JP2828761B2 - 電流ミラー回路 - Google Patents
電流ミラー回路Info
- Publication number
- JP2828761B2 JP2828761B2 JP2252220A JP25222090A JP2828761B2 JP 2828761 B2 JP2828761 B2 JP 2828761B2 JP 2252220 A JP2252220 A JP 2252220A JP 25222090 A JP25222090 A JP 25222090A JP 2828761 B2 JP2828761 B2 JP 2828761B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- diode
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、電流ミラー比を替えられる電流ミラー回路
に関するもので、特に消費電流の低減を計った電流ミラ
ー回路に関する。
に関するもので、特に消費電流の低減を計った電流ミラ
ー回路に関する。
(ロ) 従来の技術 電流ミラー比を替えられる電流ミラー回路として第2
図の如きものが考えられる。第2図において、抵抗
(1)及び(2)は等しくRとする。また、トランジス
タ(3)のエミッタ面積は、トランジスタ(4)のエミ
ッタ面積に比べm倍とし、抵抗(5)の抵抗値はR/mと
する。この状態で、入力端子(6)にI0の電流が加わ
り制御トランジスタ(7)のベースに「L」レベルの制
御信号が加わるとする。すると、トランジスタ(3)が
オンし、トランジスタ(4)のコレクタには電流I
0が、トランジスタ(3)のコレクタには電流mI0が流れ
る。そのため、出力端子(8)には電流(m+1)I0
が流れる。
図の如きものが考えられる。第2図において、抵抗
(1)及び(2)は等しくRとする。また、トランジス
タ(3)のエミッタ面積は、トランジスタ(4)のエミ
ッタ面積に比べm倍とし、抵抗(5)の抵抗値はR/mと
する。この状態で、入力端子(6)にI0の電流が加わ
り制御トランジスタ(7)のベースに「L」レベルの制
御信号が加わるとする。すると、トランジスタ(3)が
オンし、トランジスタ(4)のコレクタには電流I
0が、トランジスタ(3)のコレクタには電流mI0が流れ
る。そのため、出力端子(8)には電流(m+1)I0
が流れる。
次に制御トランジスタ(7)のベースに「H」レベル
の制御信号が加わるとする。すると、トランジスタ
(3)がオフするので、出力端子(8)には電流I0が
流れる。
の制御信号が加わるとする。すると、トランジスタ
(3)がオフするので、出力端子(8)には電流I0が
流れる。
従って、第2図の回路によれば、制御トランジスタ
(7)の動作に応じて入力端子(6)と出力端子(8)
に流れる電流の比を変化させられる。
(7)の動作に応じて入力端子(6)と出力端子(8)
に流れる電流の比を変化させられる。
(ハ) 発明が解決しようとする課題 しかしながら、第2図の回路において制御トランジス
タ(7)をオンさせていると、そのコレクタ・エミッタ
路に電流I0より大なる電流を流さなければならず、消
費電流が無駄になるという問題があった。
タ(7)をオンさせていると、そのコレクタ・エミッタ
路に電流I0より大なる電流を流さなければならず、消
費電流が無駄になるという問題があった。
(ニ) 課題を解決するための手段 本発明は上述の点に鑑みなされたもので、入力端子が
アノードに接続された第1ダイオードと、ベースが前記
入力端子に、エミッタが前記第1ダイオードのカソード
に接続された第1トランジスタと、アノードが前記第1
トランジスタのエミッタに接続された第2ダイオード
と、ベースが前記第1トランジスタのエミッタに接続さ
れた第2トランジスタと、コレクタが前記第1ダイオー
ドのカソードに接続され、ベースに電流比を切り替える
ための制御信号が印加される制御トランジスタと、前記
第1トランジスタのコレクタと、前記第2トランジスタ
のコレクタとに接続された出力端子とからなり、前記制
御トランジスタの切り替えに応じて、前記入力端子と前
記出力端子に流れる電流の比を切り替えるようにしたこ
とを特徴とする。
アノードに接続された第1ダイオードと、ベースが前記
入力端子に、エミッタが前記第1ダイオードのカソード
に接続された第1トランジスタと、アノードが前記第1
トランジスタのエミッタに接続された第2ダイオード
と、ベースが前記第1トランジスタのエミッタに接続さ
れた第2トランジスタと、コレクタが前記第1ダイオー
ドのカソードに接続され、ベースに電流比を切り替える
ための制御信号が印加される制御トランジスタと、前記
第1トランジスタのコレクタと、前記第2トランジスタ
のコレクタとに接続された出力端子とからなり、前記制
御トランジスタの切り替えに応じて、前記入力端子と前
記出力端子に流れる電流の比を切り替えるようにしたこ
とを特徴とする。
(ホ) 作用 本発明によれば、ミラー比を切り替えるための制御ト
ランジスタのコレクタが、第1ダイオードのカソードと
第1トランジスタのエミッタとの接続点につながってい
るので、制御トランジスタがオンしている時はミラー回
路の電流が流れるだけである。そのため、切り替えのた
めに必要となる電流は、制御トランジスタのベース電流
だけで済む。
ランジスタのコレクタが、第1ダイオードのカソードと
第1トランジスタのエミッタとの接続点につながってい
るので、制御トランジスタがオンしている時はミラー回
路の電流が流れるだけである。そのため、切り替えのた
めに必要となる電流は、制御トランジスタのベース電流
だけで済む。
(へ) 実施例 第1図は、本発明の一実施例を示す回路図で(9)は
入力電流I0が供給される入力端子、(10)はアノード
が入力端子(9)に接続された第1ダイオード、(11)
はベースが入力端子(9)に接続された第1トランジス
タ、(12)はアノードが第1トランジスタ(11)のエミ
ッタに接続された第2ダイオード、(13)はベースが第
1トランジスタ(11)のエミッタに接続された第2トラ
ンジスタ、(14)は第1トランジスタ(11)のコレクタ
と第2トランジスタ(13)のコレクタとの接続点につな
がった出力端子、(15)は電流ミラー比を切り替えるた
めの制御信号が印加される制御トランジスタである。
入力電流I0が供給される入力端子、(10)はアノード
が入力端子(9)に接続された第1ダイオード、(11)
はベースが入力端子(9)に接続された第1トランジス
タ、(12)はアノードが第1トランジスタ(11)のエミ
ッタに接続された第2ダイオード、(13)はベースが第
1トランジスタ(11)のエミッタに接続された第2トラ
ンジスタ、(14)は第1トランジスタ(11)のコレクタ
と第2トランジスタ(13)のコレクタとの接続点につな
がった出力端子、(15)は電流ミラー比を切り替えるた
めの制御信号が印加される制御トランジスタである。
第1図において、制御トランジスタ(15)のベースに
「H」レベル信号が印加され、オンしたとする。する
と、制御トランジスタ(15)のコレクタ・エミッタ間電
圧は、ほぼ零になるので第2トランジスタ(13)及び第
2ダイオード(12)はオフする。そして、第1トランジ
スタ(11)及び第1ダイオード(10)からなる電流ミラ
ー回路が動作し、電流2I0が制御トランジスタ(15)を
流れる。従って、出力端子(14)には電流I0が流れ
る。
「H」レベル信号が印加され、オンしたとする。する
と、制御トランジスタ(15)のコレクタ・エミッタ間電
圧は、ほぼ零になるので第2トランジスタ(13)及び第
2ダイオード(12)はオフする。そして、第1トランジ
スタ(11)及び第1ダイオード(10)からなる電流ミラ
ー回路が動作し、電流2I0が制御トランジスタ(15)を
流れる。従って、出力端子(14)には電流I0が流れ
る。
ここで、制御トランジスタ(15)に流れる電流2I
0は、元々ミラー回路に流れるものであり、消費電流の
増加に全く影響しない。
0は、元々ミラー回路に流れるものであり、消費電流の
増加に全く影響しない。
次に、制御トランジスタ(15)のベースに「L」レベ
ル信号が印加され、オフしたとする。すると、第1トラ
ンジスタ(11)及び第1ダイオード(10)からなる電流
ミラー回路の電流2I0が、第2ダイオード(12)に流れ
る。そのため、第2トランジスタ(13)のコレクタ電流
は2I0となり、出力端子(14)には電流3I0が流れる。
ル信号が印加され、オフしたとする。すると、第1トラ
ンジスタ(11)及び第1ダイオード(10)からなる電流
ミラー回路の電流2I0が、第2ダイオード(12)に流れ
る。そのため、第2トランジスタ(13)のコレクタ電流
は2I0となり、出力端子(14)には電流3I0が流れる。
従って、第1図の回路によれば、電流ミラー比を変え
るのに制御トランジスタ(15)のベース電流のみを供給
すればよい。
るのに制御トランジスタ(15)のベース電流のみを供給
すればよい。
尚、第1図の実施例で第2トランジスタ(13)のエミ
ッタ面積を変えれば、ミラー比も変えることができる。
ッタ面積を変えれば、ミラー比も変えることができる。
(卜) 発明の効果 以上述べたごとく、本発明によれば、電流ミラー回路
のミラー比を変えるのに、切り替えに伴う消費電流の増
加を防止することができる。
のミラー比を変えるのに、切り替えに伴う消費電流の増
加を防止することができる。
第1図は、本発明の一実施例を示す回路図、及び第2図
は、従来の電流ミラー回路を示す回路図である。 (10)……第1ダイオード、(11)……第1トランジス
タ、(12)……第2ダイオード、(13)……第2トラン
ジスタ(15)……制御トランジスタ
は、従来の電流ミラー回路を示す回路図である。 (10)……第1ダイオード、(11)……第1トランジス
タ、(12)……第2ダイオード、(13)……第2トラン
ジスタ(15)……制御トランジスタ
Claims (1)
- 【請求項1】入力端子がアノードに接続された第1ダイ
オードと、 ベースが前記入力端子に、エミッタが前記第1ダイオー
ドのカソードに接続された第1トランジスタと、 アノードが前記第1トランジスタのエミッタに接続され
た第2ダイオードと、 ベースが前記第1トランジスタのエミッタに接続された
第2トランジスタと、 コレクタが前記第1ダイオードのカソードに接続され、
ベースに電流比を切り替えるための制御信号が印加され
る制御トランジスタと、 前記第1トランジスタのコレクタと、前記第2トランジ
スタのコレクタとに接続された出力端子と、 からなり、前記制御トランジスタの切り替えに応じて前
記入力端子と前記出力端子に流れる電流の比を切り替え
るようにしたことを特徴とする電流ミラー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2252220A JP2828761B2 (ja) | 1990-09-21 | 1990-09-21 | 電流ミラー回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2252220A JP2828761B2 (ja) | 1990-09-21 | 1990-09-21 | 電流ミラー回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04130806A JPH04130806A (ja) | 1992-05-01 |
JP2828761B2 true JP2828761B2 (ja) | 1998-11-25 |
Family
ID=17234183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2252220A Expired - Fee Related JP2828761B2 (ja) | 1990-09-21 | 1990-09-21 | 電流ミラー回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2828761B2 (ja) |
-
1990
- 1990-09-21 JP JP2252220A patent/JP2828761B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04130806A (ja) | 1992-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2828761B2 (ja) | 電流ミラー回路 | |
JP2518393B2 (ja) | 出力切り換え機能を有する電圧・電流変換回路 | |
JPH029373Y2 (ja) | ||
US6377088B1 (en) | Sharp transition push-pull drive circuit with switching signal input circuit | |
JPH0648990Y2 (ja) | トリガ信号発生回路 | |
JP2909125B2 (ja) | スイッチ回路 | |
JPH0413696Y2 (ja) | ||
JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
JPH0422519Y2 (ja) | ||
JPH0332111Y2 (ja) | ||
JPH05102818A (ja) | デジタル回路の出力段 | |
JPH02137417A (ja) | スイッチ回路 | |
JP2797694B2 (ja) | 電子スイッチ回路 | |
JPH0158757B2 (ja) | ||
JPS6346988Y2 (ja) | ||
JP2538240Y2 (ja) | ロジック回路を具えるアナログ・スイッチ回路 | |
KR950008531Y1 (ko) | 아날로그 신호의 선택 스위칭회로 | |
KR910006183Y1 (ko) | 비디오 모드 스위칭 회로 | |
JP3312640B2 (ja) | スイッチ回路 | |
JPH0296411A (ja) | カレントミラー回路 | |
JPH09130153A (ja) | ダミー負荷回路 | |
JPH034136B2 (ja) | ||
JPH0244913A (ja) | 半導体スイッチ回路 | |
JPH0824255B2 (ja) | スイッチ回路 | |
JPH07288074A (ja) | リレー駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |