JP2518393B2 - 出力切り換え機能を有する電圧・電流変換回路 - Google Patents
出力切り換え機能を有する電圧・電流変換回路Info
- Publication number
- JP2518393B2 JP2518393B2 JP1132005A JP13200589A JP2518393B2 JP 2518393 B2 JP2518393 B2 JP 2518393B2 JP 1132005 A JP1132005 A JP 1132005A JP 13200589 A JP13200589 A JP 13200589A JP 2518393 B2 JP2518393 B2 JP 2518393B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- operational amplifier
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04113—Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6285—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only combined with selecting means
- H03K17/6292—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only combined with selecting means using current steering means
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電圧を電流に変換する回路に関し、特に演算
増幅器を応用した電圧・電流変換回路において、変換さ
れた電流の出力に関するものである。
増幅器を応用した電圧・電流変換回路において、変換さ
れた電流の出力に関するものである。
第４図は従来の演算増幅器を応用した電圧・電流変換
回路と電流スイッチとを組み合わせた回路である。第４
図を参照すると、電圧・電流変換回路を構成するPNPト
ランジスタQ6と演算増幅器A1と、抵抗R1と、電流スイッ
チ部を構成する２つのPNPトランジスタQ1,Q2とから成っ
ている。そして、演算増幅器A1の出力とトランジスタQ6
のベースは共通接続され、演算増幅器A1の反転入力端子
−とトランジスタQ6のエミッタと抵抗R1の一端が共通接
続される。又、抵抗R1の他端はGND（0V）電位に接続さ
れる。演算増幅器A1の正転入力＋は入力電圧VINに接続
される。そしてトランジスタQ6のコレクタが入力電圧V
INを抵抗R1によって変換される電流出力となり、又、電
流スイッチを構成する２つのPNPトランジスタQ1,Q2のエ
ミッタと共通接続される。そしてトランジスタQ1のベー
スには閾値電圧VTが与えられ、トランジスタQ2のベース
電圧VCを制御することによりトランジスタQ6のコレクタ
から出力されてきた電流をトランジスタQ1,Q2のいづれ
かのコレクタへ振り分ける。ここでトランジスタQ6のコ
レクタに出力される電流I0を入力電圧VINと抵抗R1との
関係式で示すと、演算増幅器A1の電圧利得が十分高くト
ランジスタQ6のエミッタ接地電流増幅率をβとして となる。そして最終電流出力となるトランジスタQ1,Q2
の各々のコレクター電流I01,I02は、トランジスタQ1,Q2
のエミッタ接地電流増幅率がトランジスタQ5と同じβで
あれば となる。
回路と電流スイッチとを組み合わせた回路である。第４
図を参照すると、電圧・電流変換回路を構成するPNPト
ランジスタQ6と演算増幅器A1と、抵抗R1と、電流スイッ
チ部を構成する２つのPNPトランジスタQ1,Q2とから成っ
ている。そして、演算増幅器A1の出力とトランジスタQ6
のベースは共通接続され、演算増幅器A1の反転入力端子
−とトランジスタQ6のエミッタと抵抗R1の一端が共通接
続される。又、抵抗R1の他端はGND（0V）電位に接続さ
れる。演算増幅器A1の正転入力＋は入力電圧VINに接続
される。そしてトランジスタQ6のコレクタが入力電圧V
INを抵抗R1によって変換される電流出力となり、又、電
流スイッチを構成する２つのPNPトランジスタQ1,Q2のエ
ミッタと共通接続される。そしてトランジスタQ1のベー
スには閾値電圧VTが与えられ、トランジスタQ2のベース
電圧VCを制御することによりトランジスタQ6のコレクタ
から出力されてきた電流をトランジスタQ1,Q2のいづれ
かのコレクタへ振り分ける。ここでトランジスタQ6のコ
レクタに出力される電流I0を入力電圧VINと抵抗R1との
関係式で示すと、演算増幅器A1の電圧利得が十分高くト
ランジスタQ6のエミッタ接地電流増幅率をβとして となる。そして最終電流出力となるトランジスタQ1,Q2
の各々のコレクター電流I01,I02は、トランジスタQ1,Q2
のエミッタ接地電流増幅率がトランジスタQ5と同じβで
あれば となる。
上述した従来の電流スイッチ付の電圧・電流変換回路
は、（２）式からもわかるようにβの影響を大きく受
け、このβによる誤差が大きいという欠点がある。又、
このβの影響を少なくするため、トランジスタQ6,Q1,Q2
の各々のトランジスタをダーリントン接続にするとトラ
ンジスタが３個も増えるという欠点がある。
は、（２）式からもわかるようにβの影響を大きく受
け、このβによる誤差が大きいという欠点がある。又、
このβの影響を少なくするため、トランジスタQ6,Q1,Q2
の各々のトランジスタをダーリントン接続にするとトラ
ンジスタが３個も増えるという欠点がある。
本発明によれば、正転入力端が入力端子に接続された
演算増幅器と、一端が基準電位点に接続され他端がこの
演算増幅器の反転入力端に接続された抵抗と、エミッタ
が相互に接続され、かつ前記演算増幅器の前記反転入力
端に接続された第１と第３の同極性のトランジスタと、
前記演算増幅器の出力端を第１のトランジスタのベース
か又は第２のトランジスタのベースかのいずれかに接続
されるように切り換える電子的なスイッチとを有してい
る出力切り換え機能を有する電圧・電流変換回路を得
る。
演算増幅器と、一端が基準電位点に接続され他端がこの
演算増幅器の反転入力端に接続された抵抗と、エミッタ
が相互に接続され、かつ前記演算増幅器の前記反転入力
端に接続された第１と第３の同極性のトランジスタと、
前記演算増幅器の出力端を第１のトランジスタのベース
か又は第２のトランジスタのベースかのいずれかに接続
されるように切り換える電子的なスイッチとを有してい
る出力切り換え機能を有する電圧・電流変換回路を得
る。
〔実施例〕 次に、本発明について図面を参照して説明する。
第１図は本発明の原理を示すブロック図である。第１
図を参照すると演算増幅器A1と、この演算増幅器A1の正
転入力端＋に接続された入力電圧VINが与えられる入力
端子10と、演算増幅器A1の反転入力端−とGND間に接続
された抵抗R1と、エミッタが抵抗R1と演算増幅器A1の反
転入力端−に共通接続された２つのPNPトランジスタQ1,
Q2と、演算増幅器A1の出力端とトランジスタQ1,Q2の各
々のベースとの接続を切り換える電子的なスイッチS1と
から構成されている。そして入力電圧VINを抵抗R1の抵
抗値で除した電流値に変換された電流出力をスイッチS1
の位置によりトランジスタQ1のコレクタかトランジスタ
Q2のコレクタかに切り換えて出力する。この出力電流は
トランジスタQ1,Q2いづれのベースが選択されても、そ
のエミッターベースは演算増幅器A1とで構成される帰還
ループ内に入る。従って、演算増幅器A1の電圧利得が十
分大きければ演算増幅器A1の正転入力電圧と反転入力電
圧は、ほぼ同電位になるから抵抗R1に流れる電流I
R1は、 となる。そして最終的に出力となるトランジスタQ1,Q2
のコレクタ電流I01,I12はトランジスタQ1,Q2のエミッタ
接地電流増幅率をβとすると となる。ここでβが１より十分大きければ（４）式は となる。（４）式においてβの影響が問題となる場合
は、トランジスタQ1,Q2を各々ダーリントン接続のもの
にするか、又はFETに変えればよい。
図を参照すると演算増幅器A1と、この演算増幅器A1の正
転入力端＋に接続された入力電圧VINが与えられる入力
端子10と、演算増幅器A1の反転入力端−とGND間に接続
された抵抗R1と、エミッタが抵抗R1と演算増幅器A1の反
転入力端−に共通接続された２つのPNPトランジスタQ1,
Q2と、演算増幅器A1の出力端とトランジスタQ1,Q2の各
々のベースとの接続を切り換える電子的なスイッチS1と
から構成されている。そして入力電圧VINを抵抗R1の抵
抗値で除した電流値に変換された電流出力をスイッチS1
の位置によりトランジスタQ1のコレクタかトランジスタ
Q2のコレクタかに切り換えて出力する。この出力電流は
トランジスタQ1,Q2いづれのベースが選択されても、そ
のエミッターベースは演算増幅器A1とで構成される帰還
ループ内に入る。従って、演算増幅器A1の電圧利得が十
分大きければ演算増幅器A1の正転入力電圧と反転入力電
圧は、ほぼ同電位になるから抵抗R1に流れる電流I
R1は、 となる。そして最終的に出力となるトランジスタQ1,Q2
のコレクタ電流I01,I12はトランジスタQ1,Q2のエミッタ
接地電流増幅率をβとすると となる。ここでβが１より十分大きければ（４）式は となる。（４）式においてβの影響が問題となる場合
は、トランジスタQ1,Q2を各々ダーリントン接続のもの
にするか、又はFETに変えればよい。
第２図は第１図における電子スイッチを実際の電子回
路で実現させた場合の回路図である。第２図において第
１図と同様のところは同一符号を付与し、その説明を省
略する。第２図を参照すると、第１図における電流スイ
ッチS1は、出力がトランジスタQ1のベースに接続された
定電流源I1と、アノードがトランジスタQ1のベースに接
続され、カソードが演算増幅器A1の出力に接続されたダ
イオードD1と、トランジスタQ2のベースと演算増幅器A1
の出力との間に接続された抵抗R2と、エミッタが電圧源
Vccに、コレクタがトランジスタQ2のベースに接続され
たPNPトランジスタQ3とから構成される。そしてトラン
ジスタQ3のベース電圧VCを制御することにより第１図に
おけるスイッチS1と等価な働きをさせることができる。
すなわち、トランジスタQ3をオフさせるようにトランジ
スタQ3のベースを制御した時、トランジスタQ1のベース
電位はトランジスタQ2のベース電位より大きくなり、ト
ランジスタQ2が能動状態になり、トランジスタQ1が遮断
状態となる。この時演算増幅器A1とトランジスタQ2と抵
抗R1とで入力電圧を電流に変換しており、トランジスタ
Q2のコレクタにI02として電流が出力される。次に、ト
ランジスタQ3をオンさせるようにトランジスタQ3のベー
ス電圧VCを制御した時、トランジスタQ1のベース電位は
トランジスタQ2のベース電位より低くなる。すると今度
はトランジスタQ1が能動状態になり、トランジスタQ2が
遮断状態となる。この時は演算増幅器A1とトランジスタ
Q1と抵抗R1とで入力電圧を電流に変換し、トランジスタ
Q1のコレクタにI01として電流が出力される。
路で実現させた場合の回路図である。第２図において第
１図と同様のところは同一符号を付与し、その説明を省
略する。第２図を参照すると、第１図における電流スイ
ッチS1は、出力がトランジスタQ1のベースに接続された
定電流源I1と、アノードがトランジスタQ1のベースに接
続され、カソードが演算増幅器A1の出力に接続されたダ
イオードD1と、トランジスタQ2のベースと演算増幅器A1
の出力との間に接続された抵抗R2と、エミッタが電圧源
Vccに、コレクタがトランジスタQ2のベースに接続され
たPNPトランジスタQ3とから構成される。そしてトラン
ジスタQ3のベース電圧VCを制御することにより第１図に
おけるスイッチS1と等価な働きをさせることができる。
すなわち、トランジスタQ3をオフさせるようにトランジ
スタQ3のベースを制御した時、トランジスタQ1のベース
電位はトランジスタQ2のベース電位より大きくなり、ト
ランジスタQ2が能動状態になり、トランジスタQ1が遮断
状態となる。この時演算増幅器A1とトランジスタQ2と抵
抗R1とで入力電圧を電流に変換しており、トランジスタ
Q2のコレクタにI02として電流が出力される。次に、ト
ランジスタQ3をオンさせるようにトランジスタQ3のベー
ス電圧VCを制御した時、トランジスタQ1のベース電位は
トランジスタQ2のベース電位より低くなる。すると今度
はトランジスタQ1が能動状態になり、トランジスタQ2が
遮断状態となる。この時は演算増幅器A1とトランジスタ
Q1と抵抗R1とで入力電圧を電流に変換し、トランジスタ
Q1のコレクタにI01として電流が出力される。
第３図は本発明の他の実施例を示すものである。本実
施例では演算増幅器A2側で２つの出力を持ち、その２つ
の出力を切り換えることで電流出力トランジスタQ1,Q2
を切り換える構成をとっている。すなわち、演算増幅器
A2と、この演増幅器A2の出力端に各々のベースが共通接
続された２つのNPNトランジスタQ4,Q5と、これらトラン
ジスタQ4,Q5の各々のエミッタのどちらかに電流を流す
電流スイッチS2と、ベースが各々トランジスタQ4,Q5の
エミッタに接続されたPNPトランジスタQ1,Q2と、抵抗R1
とから構成されている。ここで演算増幅器A2の入力側と
トランジスタQ1,Q2および抵抗R1の接続は第１図と同様
であるので、同一符号を付与し、その説明を省略する。
そして、トランジスタQ4,Q5の各々のコレクタは定電圧
源Vccに接続されている。ここで電圧が電流に変換され
る動作原理は第１図と全く同一であるので、入力電圧V
INと出力電流（トランジスタQ1,Q2のコレクタ電流）
I01,I02の関係式は第１図、第２図の場合と同様の
（４）式、（５）式で表わされる。今スイッチS2がトラ
ンジスタQ4のエミッタ側に接続されたとすると、トラン
ジスタQ1とQ4が能動状態となり、トランジスタQ2とQ5が
遮断状態となる。従って、トランジスタQ1のコレクタに
変換された電流がI01として出力される。次にスイッチS
2がトランジスタQ5のエミッタ側に接続された時は、ト
ランジスタQ2とQ5が能動状態になり、トランジスタQ1と
Q4とが遮断状態となる。従って、この時はトランジスタ
Q2のコレクタに変換された電流がI02として出力され
る。
施例では演算増幅器A2側で２つの出力を持ち、その２つ
の出力を切り換えることで電流出力トランジスタQ1,Q2
を切り換える構成をとっている。すなわち、演算増幅器
A2と、この演増幅器A2の出力端に各々のベースが共通接
続された２つのNPNトランジスタQ4,Q5と、これらトラン
ジスタQ4,Q5の各々のエミッタのどちらかに電流を流す
電流スイッチS2と、ベースが各々トランジスタQ4,Q5の
エミッタに接続されたPNPトランジスタQ1,Q2と、抵抗R1
とから構成されている。ここで演算増幅器A2の入力側と
トランジスタQ1,Q2および抵抗R1の接続は第１図と同様
であるので、同一符号を付与し、その説明を省略する。
そして、トランジスタQ4,Q5の各々のコレクタは定電圧
源Vccに接続されている。ここで電圧が電流に変換され
る動作原理は第１図と全く同一であるので、入力電圧V
INと出力電流（トランジスタQ1,Q2のコレクタ電流）
I01,I02の関係式は第１図、第２図の場合と同様の
（４）式、（５）式で表わされる。今スイッチS2がトラ
ンジスタQ4のエミッタ側に接続されたとすると、トラン
ジスタQ1とQ4が能動状態となり、トランジスタQ2とQ5が
遮断状態となる。従って、トランジスタQ1のコレクタに
変換された電流がI01として出力される。次にスイッチS
2がトランジスタQ5のエミッタ側に接続された時は、ト
ランジスタQ2とQ5が能動状態になり、トランジスタQ1と
Q4とが遮断状態となる。従って、この時はトランジスタ
Q2のコレクタに変換された電流がI02として出力され
る。
この実施例では演算増幅器A2の出力電流がトランジス
タQ4又はトランジスタQ5のベース電流だけであるので演
算増幅器A2の出力段構成が簡略化、又は省略できるとい
う利点がある。
タQ4又はトランジスタQ5のベース電流だけであるので演
算増幅器A2の出力段構成が簡略化、又は省略できるとい
う利点がある。
以上説明したように本発明は、切り換えスイッチ部ト
ランジスタを電流変換用トランジスタと共用化すること
により素子数を少なくすることができるだけでなく、信
号通過トランジスタが少ない分だけ交換精度が向上でき
るという効果がある。
ランジスタを電流変換用トランジスタと共用化すること
により素子数を少なくすることができるだけでなく、信
号通過トランジスタが少ない分だけ交換精度が向上でき
るという効果がある。
第１図は本発明の原理を示すブロック回路図、第２図は
第１図におけるスイッチS1を電子回路で具体化した一実
施例を示す回路図、第３図は本発明の他の実施例を示す
回路図、第４図は従来の切り換えスイッチ付の電圧・電
流変換回路の回路図である。 Q1,Q2,Q3,Q6……PNPトランジスタ、Q4,Q5……NPNトラン
ジスタ、D1……ダイオード、R1,R2……抵抗、S1,S2……
電子スイッチ、I1,I2……定電流源、A1,A2……演算増幅
器、VIN……入力電圧、Vcc……正電圧源、VC……制御電
圧、I01,I02……出力電流、10……入力端子。
第１図におけるスイッチS1を電子回路で具体化した一実
施例を示す回路図、第３図は本発明の他の実施例を示す
回路図、第４図は従来の切り換えスイッチ付の電圧・電
流変換回路の回路図である。 Q1,Q2,Q3,Q6……PNPトランジスタ、Q4,Q5……NPNトラン
ジスタ、D1……ダイオード、R1,R2……抵抗、S1,S2……
電子スイッチ、I1,I2……定電流源、A1,A2……演算増幅
器、VIN……入力電圧、Vcc……正電圧源、VC……制御電
圧、I01,I02……出力電流、10……入力端子。
Claims (1)
- 【請求項１】正転入力端が入力端子に接続された演算増
幅器と、一端が基準電位点に接続され他端が前記演算増
幅器の反転入力端に接続された抵抗と、エミッタが相互
に接続され、かつ前記演算増幅器の前記反転入力端に接
続された第１と第２の同極性のトランジスタと、前記演
算増幅器の出力を前記第１のトランジスタのベースか又
は前記第２のトランジスタのベースかのいずれかに接続
されるように切り換える電子的なスイッチとを具備する
ことを特徴とする出力切り換え機能を有する電圧・電流
変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132005A JP2518393B2 (ja) | 1989-05-24 | 1989-05-24 | 出力切り換え機能を有する電圧・電流変換回路 |
| US07/528,953 US5099139A (en) | 1989-05-24 | 1990-05-24 | Voltage-current converting circuit having an output switching function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132005A JP2518393B2 (ja) | 1989-05-24 | 1989-05-24 | 出力切り換え機能を有する電圧・電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02309706A JPH02309706A (ja) | 1990-12-25 |
| JP2518393B2 true JP2518393B2 (ja) | 1996-07-24 |
Family
ID=15071321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1132005A Expired - Lifetime JP2518393B2 (ja) | 1989-05-24 | 1989-05-24 | 出力切り換え機能を有する電圧・電流変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5099139A (ja) |
| JP (1) | JP2518393B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291123A (en) * | 1992-09-09 | 1994-03-01 | Hewlett-Packard Company | Precision reference current generator |
| US7740371B1 (en) | 1998-03-19 | 2010-06-22 | Charles A. Lemaire | Method and apparatus for pulsed L.E.D. illumination for a camera |
| US6095661A (en) * | 1998-03-19 | 2000-08-01 | Ppt Vision, Inc. | Method and apparatus for an L.E.D. flashlight |
| US6825619B2 (en) * | 2002-08-08 | 2004-11-30 | Datex-Ohmeda, Inc. | Feedback-controlled LED switching |
| KR20150014681A (ko) * | 2013-07-30 | 2015-02-09 | 에스케이하이닉스 주식회사 | 전류 생성 회로와 이를 포함하는 반도체 장치 및 메모리 시스템 |
| CN115268558B (zh) * | 2022-08-22 | 2024-03-22 | 苏州智而卓数字科技有限公司 | 电压与电流通用输出接口电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3870906A (en) * | 1973-06-21 | 1975-03-11 | Us Navy | Ramp/hold circuit |
| US3902806A (en) * | 1974-04-22 | 1975-09-02 | American Optical Corp | Constant current-pulse led drive circuit |
| US4302726A (en) * | 1979-07-10 | 1981-11-24 | The General Electric Company Limited | Current sources |
| DE3213838A1 (de) * | 1982-04-15 | 1983-10-27 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte schaltungsanordung mit einem spannungs-strom-wandler |
| JPS623524A (ja) * | 1985-06-28 | 1987-01-09 | Mitsubishi Electric Corp | スイツチ回路 |
| DE3643869C1 (de) * | 1986-12-22 | 1988-09-08 | Vdo Schindling | Schaltungsanordnung zur UEberwachung einer Brueckenendstufe |
| JPS6488613A (en) * | 1987-09-29 | 1989-04-03 | Nec Corp | Constant current circuit |
| JPH02116206A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 電圧電流変換回路 |
| US4864216A (en) * | 1989-01-19 | 1989-09-05 | Hewlett-Packard Company | Light emitting diode array current power supply |
-
1989
- 1989-05-24 JP JP1132005A patent/JP2518393B2/ja not_active Expired - Lifetime
-
1990
- 1990-05-24 US US07/528,953 patent/US5099139A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5099139A (en) | 1992-03-24 |
| JPH02309706A (ja) | 1990-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| US5319265A (en) | Comparator with hysteresis | |
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| US4636744A (en) | Front end of an operational amplifier | |
| US4574233A (en) | High impedance current source | |
| JP2518393B2 (ja) | 出力切り換え機能を有する電圧・電流変換回路 | |
| US4463319A (en) | Operational amplifier circuit | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| KR850004674A (ko) | 곱셈 회로 | |
| US4165494A (en) | Bi-state linear amplifier | |
| JP3273813B2 (ja) | 増幅器 | |
| JPS622722B2 (ja) | ||
| JPS6382119A (ja) | コンパレ−タ | |
| JPH027715A (ja) | 信号の低ひずみスイッチングのための回路装置 | |
| JPS6214712Y2 (ja) | ||
| JPH0445199Y2 (ja) | ||
| JPH0352031Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2797694B2 (ja) | 電子スイッチ回路 | |
| JP2536156B2 (ja) | 絶対値回路 | |
| KR970063907A (ko) | 가변 이득 증폭 회로 | |
| JPH018027Y2 (ja) | ||
| KR900000376Y1 (ko) | 윈도우 컴퍼레이터 회로 | |
| JP2710362B2 (ja) | ３値論理回路 | |
| KR840001119B1 (ko) | 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |