JP2538240Y2 - ロジック回路を具えるアナログ・スイッチ回路 - Google Patents
ロジック回路を具えるアナログ・スイッチ回路Info
- Publication number
- JP2538240Y2 JP2538240Y2 JP8697891U JP8697891U JP2538240Y2 JP 2538240 Y2 JP2538240 Y2 JP 2538240Y2 JP 8697891 U JP8697891 U JP 8697891U JP 8697891 U JP8697891 U JP 8697891U JP 2538240 Y2 JP2538240 Y2 JP 2538240Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- analog switch
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、半導体集積回路化され
たロジック回路を具えるアナログ・スイッチ回路に関す
るものであって、安定した開閉動作をすると共に、端子
ピン数の低減を図ったアナログ・スイッチ回路に係る。
たロジック回路を具えるアナログ・スイッチ回路に関す
るものであって、安定した開閉動作をすると共に、端子
ピン数の低減を図ったアナログ・スイッチ回路に係る。
【０００２】
【従来の技術】図２は、従来のアナログ・スイッチ回路
の一例を示す回路図である。図２のアナログ・スイッチ
回路は、トランジスタ差動対Ａ1 〜Ａ4 に電流源回路４
1 〜４4 がそれぞれ接続されてなるスイッチ回路であっ
て、制御端子１1 〜１4 から供給される切換信号によっ
て電流源回路４1 〜４4 をオン・オフ制御することによ
って、入力端子ＩＮ1 〜ＩＮ4 から供給される信号の選
択を行っている。各トランジスタ差動対Ａ1 〜Ａ4 の出
力が共通接続されて出力端子OUT に接続されている。
の一例を示す回路図である。図２のアナログ・スイッチ
回路は、トランジスタ差動対Ａ1 〜Ａ4 に電流源回路４
1 〜４4 がそれぞれ接続されてなるスイッチ回路であっ
て、制御端子１1 〜１4 から供給される切換信号によっ
て電流源回路４1 〜４4 をオン・オフ制御することによ
って、入力端子ＩＮ1 〜ＩＮ4 から供給される信号の選
択を行っている。各トランジスタ差動対Ａ1 〜Ａ4 の出
力が共通接続されて出力端子OUT に接続されている。
【０００３】
【考案が解決しようとする課題】図２に示すようなスイ
ッチ回路を多数具えるアナログ・スイッチ回路にあって
は、通常、入力端子IN1 〜IN4 に応じた制御端子１1 〜
１4 が具えられており、半導体集積回路化された場合
は、端子ピンの数が多くなり、このアナログ・スイッチ
回路をパッケージした場合に、外観が大きくなる欠点が
ある。
ッチ回路を多数具えるアナログ・スイッチ回路にあって
は、通常、入力端子IN1 〜IN4 に応じた制御端子１1 〜
１4 が具えられており、半導体集積回路化された場合
は、端子ピンの数が多くなり、このアナログ・スイッチ
回路をパッケージした場合に、外観が大きくなる欠点が
ある。
【０００４】本考案は、上述の如き問題点を解消する為
になされたもので、その目的は、ロジック回路を用いて
端子ピンの数を低減したアナログ・スイッチ回路を提供
するにある。他の目的は、ロジック回路を具えたとして
もアナログ・スイッチ回路の動作が安定した動作をする
アナログ・スイッチ回路を提供するにある。
になされたもので、その目的は、ロジック回路を用いて
端子ピンの数を低減したアナログ・スイッチ回路を提供
するにある。他の目的は、ロジック回路を具えたとして
もアナログ・スイッチ回路の動作が安定した動作をする
アナログ・スイッチ回路を提供するにある。
【０００５】
【課題を解決するための手段】本考案のアナログ・スイ
ッチ回路は、トランジスタ差動対と、定電流源回路から
得られる電流を電流ミラー回路を介して該トランジスタ
差動対に供給してなる第１乃至第４のアナログ・スイッ
チ回路と、第１乃至第４の電流源回路と、第１の入力端
子を介してベースに切換信号が供給される該第１の電流
源回路に接続された第１のトランジスタと、第２の入力
端子を介してベースに切換信号が供給される該第２の電
流源回路に接続された第２のトランジスタと、該第１の
トランジスタのコレクタにそれらのベースが接続された
第３乃至第５のトランジスタと、該第２のトランジスタ
のコレクタにベースが接続された第６乃至第８のトラン
ジスタと、該第３のトランジスタのコレクタに該第３の
電流源回路と共にベースが接続された第９と第１０のト
ランジスタと、該第８のトランジスタに該第４の電流源
回路と共にベースが接続された第１１と第１２のトラン
ジスタとを具え、前記第９と第１２のトランジスタのコ
レクタが該第１のアナログ・スイッチ回路の電流ミラー
回路に接続され、前記第７と第１０のトランジスタのコ
レクタが第２のアナログ・スイッチ回路の電流源回路に
接続され、前記第５と第１１のトランジスタのコレクタ
が該第３のアナログ・スイッチ回路の電流ミラー回路に
接続され、前記第４と第６のトランジスタのコレクタが
該第４のアナログ・スイッチ回路の電流源回路に接続さ
れたものである。
ッチ回路は、トランジスタ差動対と、定電流源回路から
得られる電流を電流ミラー回路を介して該トランジスタ
差動対に供給してなる第１乃至第４のアナログ・スイッ
チ回路と、第１乃至第４の電流源回路と、第１の入力端
子を介してベースに切換信号が供給される該第１の電流
源回路に接続された第１のトランジスタと、第２の入力
端子を介してベースに切換信号が供給される該第２の電
流源回路に接続された第２のトランジスタと、該第１の
トランジスタのコレクタにそれらのベースが接続された
第３乃至第５のトランジスタと、該第２のトランジスタ
のコレクタにベースが接続された第６乃至第８のトラン
ジスタと、該第３のトランジスタのコレクタに該第３の
電流源回路と共にベースが接続された第９と第１０のト
ランジスタと、該第８のトランジスタに該第４の電流源
回路と共にベースが接続された第１１と第１２のトラン
ジスタとを具え、前記第９と第１２のトランジスタのコ
レクタが該第１のアナログ・スイッチ回路の電流ミラー
回路に接続され、前記第７と第１０のトランジスタのコ
レクタが第２のアナログ・スイッチ回路の電流源回路に
接続され、前記第５と第１１のトランジスタのコレクタ
が該第３のアナログ・スイッチ回路の電流ミラー回路に
接続され、前記第４と第６のトランジスタのコレクタが
該第４のアナログ・スイッチ回路の電流源回路に接続さ
れたものである。
【０００６】
【作用】本考案のアナログ・スイッチ回路は、ロジック
回路を具えることによってアナログ・スイッチ回路に供
給されている電流源をロジック回路で制御することによ
って、端子ピン数を低減したものである。
回路を具えることによってアナログ・スイッチ回路に供
給されている電流源をロジック回路で制御することによ
って、端子ピン数を低減したものである。
【０００７】
【実施例】図１は、本考案のアナログ・スイッチ回路の
一実施例を示す回路図である。図１のアナログ・スイッ
チ回路は、アナログ・スイッチ回路Ｓ1 〜Ｓ4 と、ロジ
ック回路とで構成されている。スイッチ回路Ｓ1 〜Ｓ4
の夫々は、トランジスタ差動対Ａ1 〜Ａ4 と定電流源回
路２1 〜２4 と電流ミラー回路３1 〜３4,電流源回路４
1 〜４4 からなる電流源回路から構成されている。IN1
〜IN4 は、信号が供給されている入力端子であり、OUT
は出力端子である。
一実施例を示す回路図である。図１のアナログ・スイッ
チ回路は、アナログ・スイッチ回路Ｓ1 〜Ｓ4 と、ロジ
ック回路とで構成されている。スイッチ回路Ｓ1 〜Ｓ4
の夫々は、トランジスタ差動対Ａ1 〜Ａ4 と定電流源回
路２1 〜２4 と電流ミラー回路３1 〜３4,電流源回路４
1 〜４4 からなる電流源回路から構成されている。IN1
〜IN4 は、信号が供給されている入力端子であり、OUT
は出力端子である。
【０００８】アナログ・スイッチ回路Ｓ1 〜Ｓ4 を制御
するロジック回路は、定電流を発生する電流源回路Ｉ 5
と、電流源回路Ｉ 5 に具えられる電流ミラー回路からな
る電流源回路Ｉ1 〜Ｉ4 と、トランジスタＱ1 乃至Ｑ12
から構成されている。その構成は、電流源回路Ｉ1 にト
ランジスタＱ1 のコレクタが接続され、電流源回路Ｉ2
にトランジスタＱ2 のコレクタが接続されている。トラ
ンジスタＱ1 のコレクタには、トランジスタＱ3 乃至Ｑ
5 のベースが接続され、トランジスタＱ2 のコレクタに
は、トランジスタＱ6 乃至Ｑ8 のベースが接続されてい
る。トランジスタＱ3 のコレクタは、電流源回路Ｉ3 と
共にトランジスタＱ9,Ｑ10のベースが接続される。トラ
ンジスタＱ8 は、電流源回路Ｉ4 と共にトランジスタＱ
11, Ｑ12のベースが接続されている。且つ、トランジス
タＱ9,Ｑ12のコレクタがアナログ・スイッチ回路Ｓ1 の
電流ミラー回路３1 に接続され、トランジスタＱ7,Ｑ10
のコレクタがアナログ・スイッチ回路Ｓ2 の電流ミラー
回路３2 に接続され、トランジスタＱ5,Ｑ11のコレクタ
がアナログ・スイッチ回路Ｓ3 の電流ミラー回路３3 に
接続され、トランジスタＱ4,Ｑ6 のコレクタがアナログ
・スイッチ回路Ｓ4の電流ミラー回路３4 に接続されて
いる。又、トランジスタＱ13乃至Ｑ17，抵抗Ｒ1,ダイオ
ードＤ3 及び電流源回路Ｉ 5 は、誤動作を防止する為の
回路であり、ミュート機能を具えている。
するロジック回路は、定電流を発生する電流源回路Ｉ 5
と、電流源回路Ｉ 5 に具えられる電流ミラー回路からな
る電流源回路Ｉ1 〜Ｉ4 と、トランジスタＱ1 乃至Ｑ12
から構成されている。その構成は、電流源回路Ｉ1 にト
ランジスタＱ1 のコレクタが接続され、電流源回路Ｉ2
にトランジスタＱ2 のコレクタが接続されている。トラ
ンジスタＱ1 のコレクタには、トランジスタＱ3 乃至Ｑ
5 のベースが接続され、トランジスタＱ2 のコレクタに
は、トランジスタＱ6 乃至Ｑ8 のベースが接続されてい
る。トランジスタＱ3 のコレクタは、電流源回路Ｉ3 と
共にトランジスタＱ9,Ｑ10のベースが接続される。トラ
ンジスタＱ8 は、電流源回路Ｉ4 と共にトランジスタＱ
11, Ｑ12のベースが接続されている。且つ、トランジス
タＱ9,Ｑ12のコレクタがアナログ・スイッチ回路Ｓ1 の
電流ミラー回路３1 に接続され、トランジスタＱ7,Ｑ10
のコレクタがアナログ・スイッチ回路Ｓ2 の電流ミラー
回路３2 に接続され、トランジスタＱ5,Ｑ11のコレクタ
がアナログ・スイッチ回路Ｓ3 の電流ミラー回路３3 に
接続され、トランジスタＱ4,Ｑ6 のコレクタがアナログ
・スイッチ回路Ｓ4の電流ミラー回路３4 に接続されて
いる。又、トランジスタＱ13乃至Ｑ17，抵抗Ｒ1,ダイオ
ードＤ3 及び電流源回路Ｉ 5 は、誤動作を防止する為の
回路であり、ミュート機能を具えている。
【０００９】ロジック回路は、入力端子１1 ，１2 に論
理値「１」又は「０」の切換信号を供給することによっ
て、アナログ・スイッチ回路Ｓ1 〜Ｓ4 の何れか一つを
作動させることができる。たとえば入力端子１1 に
「０」信号が、入力端子１2 に「０」信号が供給された
とすると、トランジスタＱ1 はオフ状態となり、トラン
ジスタＱ3 〜Ｑ5 はオン状態となる。トランジスタＱ9,
Ｑ10は、オフ状態となる。一方、トランジスタＱ2 もオ
フ状態であるので、トランジスタＱ6 〜Ｑ8 はオン状態
となり、トランジスタＱ11，Ｑ12はオフ状態となる。従
って、アナログ・スイッチ回路Ｓ1 は、その電流ミラー
回路３1 がトランジスタＱ9,Ｑ12のコレクタに接続され
ており、トランジスタＱ9,Ｑ12がオフ状態であるので、
定電流源回路２1 から電流ミラー回路３1,４1 を介して
トランジスタ差動対Ａ1 に動作電流が供給され、入力端
子IN1 に音声信号が印加されていると、出力端子OUT か
ら音声信号が得られる。他のアナログ・スイッチ回路Ｓ
2 〜Ｓ 4は、定電流がロジック回路に引き込まれている
ので遮断状態となる。
理値「１」又は「０」の切換信号を供給することによっ
て、アナログ・スイッチ回路Ｓ1 〜Ｓ4 の何れか一つを
作動させることができる。たとえば入力端子１1 に
「０」信号が、入力端子１2 に「０」信号が供給された
とすると、トランジスタＱ1 はオフ状態となり、トラン
ジスタＱ3 〜Ｑ5 はオン状態となる。トランジスタＱ9,
Ｑ10は、オフ状態となる。一方、トランジスタＱ2 もオ
フ状態であるので、トランジスタＱ6 〜Ｑ8 はオン状態
となり、トランジスタＱ11，Ｑ12はオフ状態となる。従
って、アナログ・スイッチ回路Ｓ1 は、その電流ミラー
回路３1 がトランジスタＱ9,Ｑ12のコレクタに接続され
ており、トランジスタＱ9,Ｑ12がオフ状態であるので、
定電流源回路２1 から電流ミラー回路３1,４1 を介して
トランジスタ差動対Ａ1 に動作電流が供給され、入力端
子IN1 に音声信号が印加されていると、出力端子OUT か
ら音声信号が得られる。他のアナログ・スイッチ回路Ｓ
2 〜Ｓ 4は、定電流がロジック回路に引き込まれている
ので遮断状態となる。
【００１０】一方、入力端子１1 に「１」の切換信号
が、入力端子１2 に「０」の信号が供給されると、トラ
ンジスタＱ1 はオン状態となり、トランジスタＱ3 〜Ｑ
5 はオフ状態となる。トランジスタＱ9,Ｑ10は、オン状
態となる。一方、トランジスタＱ2 はオフ状態であるの
で、トランジスタＱ6 〜Ｑ8 はオン状態となり、トラン
ジスタＱ11，Ｑ12はオフ状態となる。従って、アナログ
・スイッチ回路Ｓ3 は、トランジスタＱ5,Ｑ11のコレク
タにアナログ・スイッチ回路Ｓ3 の電流源回路が接続さ
れており、トランジスタＱ5,Ｑ11がオフ状態となってい
るので、動作状態となり、入力端子IN3 に音声信号が印
加されていると、出力端子OUT から出力が得られる。他
のアナログ・スイッチ回路Ｓ1,Ｓ2,Ｓ4 は、定電流がロ
ジック回路に引き込まれるので遮断状態となる。
が、入力端子１2 に「０」の信号が供給されると、トラ
ンジスタＱ1 はオン状態となり、トランジスタＱ3 〜Ｑ
5 はオフ状態となる。トランジスタＱ9,Ｑ10は、オン状
態となる。一方、トランジスタＱ2 はオフ状態であるの
で、トランジスタＱ6 〜Ｑ8 はオン状態となり、トラン
ジスタＱ11，Ｑ12はオフ状態となる。従って、アナログ
・スイッチ回路Ｓ3 は、トランジスタＱ5,Ｑ11のコレク
タにアナログ・スイッチ回路Ｓ3 の電流源回路が接続さ
れており、トランジスタＱ5,Ｑ11がオフ状態となってい
るので、動作状態となり、入力端子IN3 に音声信号が印
加されていると、出力端子OUT から出力が得られる。他
のアナログ・スイッチ回路Ｓ1,Ｓ2,Ｓ4 は、定電流がロ
ジック回路に引き込まれるので遮断状態となる。
【００１１】このようにして入力端子１1,１2 に論理値
「１」、「０」の切換信号を印加することによって、ア
ナログ・スイッチ回路Ｓ1 〜Ｓ4 の何れか一つを作動さ
せることが可能である。従って、半導体集積回路化する
場合は、切換制御信号の入力される端子ピンは二個で良
いことになる。反面、ロジック回路が三段のトランジス
タからなる反転回路で構成されている為に、誤動作する
可能性があるが、電源投入時にミュート機能を具える回
路が付加されることによって誤動作を解消できるアナロ
グ・スイッチ回路とすることができる。
「１」、「０」の切換信号を印加することによって、ア
ナログ・スイッチ回路Ｓ1 〜Ｓ4 の何れか一つを作動さ
せることが可能である。従って、半導体集積回路化する
場合は、切換制御信号の入力される端子ピンは二個で良
いことになる。反面、ロジック回路が三段のトランジス
タからなる反転回路で構成されている為に、誤動作する
可能性があるが、電源投入時にミュート機能を具える回
路が付加されることによって誤動作を解消できるアナロ
グ・スイッチ回路とすることができる。
【００１２】即ち、ロジック回路のトランジスタＱ4,Ｑ
6 のコレクタにトランジスタＱ14のコレクタが接続さ
れ、トランジスタ（Ｑ5,Ｑ11）（Ｑ7,Ｑ10）（Ｑ
9,Ｑ12）の共通接続されたコレクタが夫々トランジスタ
Ｑ 15 乃至Ｑ17のコレクタに接続され、これらの共通接続
されたベースをダイオードＤ3 と電流ミラー回路を構成
するトランジスタＱ13のコレクタに抵抗Ｒ1 と共に接続
する。ダイオードＤ3 のアノードには定電流源回路Ｉ 5
が接続され、この定電流源回路Ｉ 5 が電流ミラー回路に
よって電流源回路Ｉ1 〜Ｉ4 を構成している。
6 のコレクタにトランジスタＱ14のコレクタが接続さ
れ、トランジスタ（Ｑ5,Ｑ11）（Ｑ7,Ｑ10）（Ｑ
9,Ｑ12）の共通接続されたコレクタが夫々トランジスタ
Ｑ 15 乃至Ｑ17のコレクタに接続され、これらの共通接続
されたベースをダイオードＤ3 と電流ミラー回路を構成
するトランジスタＱ13のコレクタに抵抗Ｒ1 と共に接続
する。ダイオードＤ3 のアノードには定電流源回路Ｉ 5
が接続され、この定電流源回路Ｉ 5 が電流ミラー回路に
よって電流源回路Ｉ1 〜Ｉ4 を構成している。
【００１３】このミュート回路は電源Ｂが投入される
と、抵抗Ｒ1 に電流が流れ、トランジスタＱ14〜Ｑ17が
オン状態となり、アナログ・スイッチ回路Ｓ1 〜Ｓ4 の
電流ミラー回路３1 〜３4 は遮断状態となる。続いて、
定電流源回路Ｉ0 が作動してダイオードＤ3 とトランジ
スタＱ13からなる電流ミラー回路に電流が流れ込み、ト
ランジスタＱ 13 がオン状態となるので、トランジスタＱ
14〜Ｑ17は遮断状態となり、アナログ・スイッチ回路は
定常状態となる。
と、抵抗Ｒ1 に電流が流れ、トランジスタＱ14〜Ｑ17が
オン状態となり、アナログ・スイッチ回路Ｓ1 〜Ｓ4 の
電流ミラー回路３1 〜３4 は遮断状態となる。続いて、
定電流源回路Ｉ0 が作動してダイオードＤ3 とトランジ
スタＱ13からなる電流ミラー回路に電流が流れ込み、ト
ランジスタＱ 13 がオン状態となるので、トランジスタＱ
14〜Ｑ17は遮断状態となり、アナログ・スイッチ回路は
定常状態となる。
【００１４】
【考案の効果】本考案のアナログ・スイッチ回路は、電
流源制御型のアナログ・スイッチ回路であって、その電
流源を制御するロジック回路を具えることによって、端
子ピンの数を低減することができるので、以て、半導体
集積回路のパッケージを小型することができる利点があ
る。本考案のアナログ・スイッチ回路は、ロジック回路
が付加されることによって発生する可能性のある誤動作
を、ミュート回路を設けることによって電源投入時の誤
動作を防止して安定した動作をする信頼性の高いアナロ
グ・スイッチ回路を提供することができる。
流源制御型のアナログ・スイッチ回路であって、その電
流源を制御するロジック回路を具えることによって、端
子ピンの数を低減することができるので、以て、半導体
集積回路のパッケージを小型することができる利点があ
る。本考案のアナログ・スイッチ回路は、ロジック回路
が付加されることによって発生する可能性のある誤動作
を、ミュート回路を設けることによって電源投入時の誤
動作を防止して安定した動作をする信頼性の高いアナロ
グ・スイッチ回路を提供することができる。
【図１】本考案のアナログ・スイッチ回路の一実施例を
示す回路図である。
示す回路図である。
【図２】従来のアナログ・スイッチ回路の一例を示す回
路図である。
路図である。
１1 〜１n 切換信号が供給される入力端子 ２1 〜２4 定電流源回路 ３1 〜３4 ，４1 〜４4 電流ミラー回路 Ａ1 〜Ａ4 トランジスタ差動対 Ｓ1 〜Ｓ4 アナログ・スイッチ回路 IN1 〜IN4 音声信号が供給される入力端子 Ｉ0 〜Ｉ4 電流源回路 OUT 出力端子
Claims (2)
- 【請求項１】 定電流源回路から得られる電流を電流ミ
ラー回路を介して信号が加えられるトランジスタ差動対
に動作電流として供給するようになされた第１乃至第４
のアナログ・スイッチ回路と、第１乃至第４の電流源回
路と、第１の入力端子を介してベースに切換信号が供給
される該第１の電流源回路に接続された第１のトランジ
スタと、第２の入力端子を介してベースに切換信号が供
給される該第２の電流源回路に接続された第２のトラン
ジスタと、該第１のトランジスタのコレクタにベースが
接続された第３乃至第５のトランジスタと、該第２のト
ランジスタのコレクタにベースが接続された第６乃至第
８のトランジスタと、該第３のトランジスタのコレクタ
に該第３の電流源回路と共にベースが接続された第９と
第１０のトランジスタと、該第８のトランジスタのコレ
クタに該第４の電流源回路と共にベースが接続された第
１１と第１２のトランジスタとを具え、前記第９と第１
２のトランジスタのコレクタが該第１のアナログ・スイ
ッチ回路の電流ミラー回路に接続され、前記第７と第１
０のトランジスタのコレクタが第２のアナログ・スイッ
チ回路の電流ミラー回路に接続され、前記第５と第１１
のトランジスタのコレクタが該第３のアナログ・スイッ
チ回路の電流ミラー回路に接続され、前記第４と第６の
トランジスタのコレクタが該第４のアナログ・スイッチ
回路の電流ミラー回路に接続されてなることを特徴とす
るロジック回路を具えるアナログ・スイッチ回路。 - 【請求項２】 定電流を発生し、前記第１乃至第４の電
流源回路を介して該定電流を分配する第５の電流源回路
と、該第５の電流源回路の動作によって作動する第１３
のトランジスタと、該第１３のトランジスタのコレクタ
にベースが接続された第１４乃至第１７のトランジスタ
とからなり、該第１４のトランジスのコレクタが前記第
４と第６のトランジスタのコレクタに接続され、該第１
５のトランジスのコレクタが前記第５と第１１のトラン
ジスタのコレクタに接続され、該第１６のトランジスの
コレクタが前記第７と第１０のトランジスタのコレクタ
に接続され、該第１７のトランジスのコレクタが前記第
９と第１２のトランジスタのコレクタに接続されている
ことを特徴とする実用新案登録請求の範囲第１項記載の
ロジック回路を具えるアナログ・スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8697891U JP2538240Y2 (ja) | 1991-09-27 | 1991-09-27 | ロジック回路を具えるアナログ・スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8697891U JP2538240Y2 (ja) | 1991-09-27 | 1991-09-27 | ロジック回路を具えるアナログ・スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0531358U JPH0531358U (ja) | 1993-04-23 |
| JP2538240Y2 true JP2538240Y2 (ja) | 1997-06-11 |
Family
ID=13901966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8697891U Expired - Lifetime JP2538240Y2 (ja) | 1991-09-27 | 1991-09-27 | ロジック回路を具えるアナログ・スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538240Y2 (ja) |
-
1991
- 1991-09-27 JP JP8697891U patent/JP2538240Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0531358U (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514582Y2 (ja) | ||
| JP2538240Y2 (ja) | ロジック回路を具えるアナログ・スイッチ回路 | |
| JP2664263B2 (ja) | Ｅｃｌ―ｔｔｌ変換回路 | |
| KR900006306Y1 (ko) | 이 음성씨스템의 음성 트랩 회로 | |
| JPH0746089A (ja) | Ｔ型フリップフロップ回路 | |
| JPH0247641Y2 (ja) | ||
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JPH0250519A (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
| KR0161472B1 (ko) | 디코더 회로 | |
| KR950008531Y1 (ko) | 아날로그 신호의 선택 스위칭회로 | |
| JPH07264047A (ja) | Ｅｃｌ回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JP2828761B2 (ja) | 電流ミラー回路 | |
| JP2674518B2 (ja) | 切換回路 | |
| JP2797694B2 (ja) | 電子スイッチ回路 | |
| JPS62108615A (ja) | 切換回路 | |
| JPS6113413B2 (ja) | ||
| JPS58111418A (ja) | 制御電圧により変化可能な伝送量を有する電子増幅器 | |
| JPH04157919A (ja) | 電流スイッチ形制御回路 | |
| JPH01248811A (ja) | 利得切換え回路 | |
| JPH0434849B2 (ja) | ||
| JPS6117412B2 (ja) | ||
| JPH0446409A (ja) | ブートストラップ回路 | |
| JPH0897696A (ja) | スイッチ回路 |