JPH0514582Y2 - - Google Patents
Info
- Publication number
- JPH0514582Y2 JPH0514582Y2 JP1986105753U JP10575386U JPH0514582Y2 JP H0514582 Y2 JPH0514582 Y2 JP H0514582Y2 JP 1986105753 U JP1986105753 U JP 1986105753U JP 10575386 U JP10575386 U JP 10575386U JP H0514582 Y2 JPH0514582 Y2 JP H0514582Y2
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- current
- circuit
- mirror circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔考案の産業上の利用分野〕
本考案は、電流ミラー回路を用いた低電圧で作
動するアナログスイツチ回路に関するものであ
る。
動するアナログスイツチ回路に関するものであ
る。
〔考案が解決しようとする問題点〕
従来、アナログスイツチ回路は、差動増幅器を
複数個用いて、その電流源用トランジスタを制御
することにより信号の開閉を行つていた。しか
し、このようなアナログスイツチ回路は素子数が
多くなり、半導体集積回路化にはかならずしも好
ましくなく、また、電源電圧が1V以下では、安
定した開閉動作をさせるのが困難である問題点が
あつた。
複数個用いて、その電流源用トランジスタを制御
することにより信号の開閉を行つていた。しか
し、このようなアナログスイツチ回路は素子数が
多くなり、半導体集積回路化にはかならずしも好
ましくなく、また、電源電圧が1V以下では、安
定した開閉動作をさせるのが困難である問題点が
あつた。
本考案は、上述の如き問題点を解消する為にな
されたもので、その主な目的は、低電圧源で作動
する素子数の少ないアナログスイツチ回路を提供
することにある。
されたもので、その主な目的は、低電圧源で作動
する素子数の少ないアナログスイツチ回路を提供
することにある。
本考案のアナログスイツチ回路は、主音声、副
音声、ステレオ音声を選択して出力とするテレビ
用音声多重信号復調器等のアナログスイツチを必
要とする半導体集積回路全般に広い用途を有す
る。
音声、ステレオ音声を選択して出力とするテレビ
用音声多重信号復調器等のアナログスイツチを必
要とする半導体集積回路全般に広い用途を有す
る。
本考案のアナログスイツチ回路は、1V以下の
低電圧源で作動するものであつて、電流ミラー回
路を用いて構成してあり、第１図に示すように第
４の電流ミラー回路１０，１２，１４のバイアス
側のトランジスタを第１の電流ミラー回路１７で
制御し、それらの出力側のトランジスタを更に第
３の電流ミラー回路１１，１３，１５で制御し、
電流ミラー回路１１，１３，１５の出力側のトラ
ンジスタが第２の電流ミラー回路１６の出力側の
トランジスタと共通接続され、かつ電流ミラー回
路１６のバイアス側のトランジスタが電流ミラー
回路１７の出力段のトランジスタに接続され、電
流ミラー回路１１，１３，１５を構成するトラン
ジスタのベース点の電位を制御することによつ
て、第１の電流ミラー回路の出力段のトランジス
タ、第３の電流ミラー回路、第４の電流ミラー回
路から構成されるスイツチ回路の開閉を行うもの
である。
低電圧源で作動するものであつて、電流ミラー回
路を用いて構成してあり、第１図に示すように第
４の電流ミラー回路１０，１２，１４のバイアス
側のトランジスタを第１の電流ミラー回路１７で
制御し、それらの出力側のトランジスタを更に第
３の電流ミラー回路１１，１３，１５で制御し、
電流ミラー回路１１，１３，１５の出力側のトラ
ンジスタが第２の電流ミラー回路１６の出力側の
トランジスタと共通接続され、かつ電流ミラー回
路１６のバイアス側のトランジスタが電流ミラー
回路１７の出力段のトランジスタに接続され、電
流ミラー回路１１，１３，１５を構成するトラン
ジスタのベース点の電位を制御することによつ
て、第１の電流ミラー回路の出力段のトランジス
タ、第３の電流ミラー回路、第４の電流ミラー回
路から構成されるスイツチ回路の開閉を行うもの
である。
第１図に基づき本考案のアナログスイツチ回路
について説明する。
について説明する。
図において、１，２乃至Ｎはスイツチ回路であ
り、３は電源端子、４は接地端子、５は定電流源
回路、６はトランジスタ等で形成されたスイツチ
６1乃至６Nからなるスイツチ群、１０乃至１７は
電流ミラー回路であり、I01乃至I0Nは入力端子、
IOUTは出力端子である。スイツチ回路は夫々１個
づつの第１の電流ミラー回路の出力段のトランジ
スタ、第３の電流ミラー回路、第４の電流ミラー
回路から構成される。例えば、スイツチ回路１
は、第１の電流ミラー回路１７の出力段のトラン
ジスタＱ５、第３の電流ミラー回路１１、第４の
電流ミラー回路１０から構成される。
り、３は電源端子、４は接地端子、５は定電流源
回路、６はトランジスタ等で形成されたスイツチ
６1乃至６Nからなるスイツチ群、１０乃至１７は
電流ミラー回路であり、I01乃至I0Nは入力端子、
IOUTは出力端子である。スイツチ回路は夫々１個
づつの第１の電流ミラー回路の出力段のトランジ
スタ、第３の電流ミラー回路、第４の電流ミラー
回路から構成される。例えば、スイツチ回路１
は、第１の電流ミラー回路１７の出力段のトラン
ジスタＱ５、第３の電流ミラー回路１１、第４の
電流ミラー回路１０から構成される。
入力端子I01乃至I0Nからスイツチ回路に入力信
号S1乃至SNが入力され、図に於いては、スイツ
チ６1がオフ状態であつて、他のスイツチ６2乃至
６Nはオン状態となつている。また、電流ミラー
回路１７は、定電流源回路５から定電流I0がトラ
ンジスタＱ１に供給されており、その出力段のト
ランジスタＱ２乃至Ｑ５にミラー電流I0が流れる
ようになされる。スイツチ６1がオフ状態である
ので、電流ミラー回路１１は作動しており、スイ
ツチ回路１はオン状態となる。一方、スイツチ６
２乃至６Nは、オン状態であるので、電流ミラー１
３，１５は、それらを構成するトランジスタのベ
ース電極が接地されている。従つて、電流ミラー
回路１３，１５は遮断状態となり、スイツチ回路
２乃至Ｎは、オフ状態となる。
号S1乃至SNが入力され、図に於いては、スイツ
チ６1がオフ状態であつて、他のスイツチ６2乃至
６Nはオン状態となつている。また、電流ミラー
回路１７は、定電流源回路５から定電流I0がトラ
ンジスタＱ１に供給されており、その出力段のト
ランジスタＱ２乃至Ｑ５にミラー電流I0が流れる
ようになされる。スイツチ６1がオフ状態である
ので、電流ミラー回路１１は作動しており、スイ
ツチ回路１はオン状態となる。一方、スイツチ６
２乃至６Nは、オン状態であるので、電流ミラー１
３，１５は、それらを構成するトランジスタのベ
ース電極が接地されている。従つて、電流ミラー
回路１３，１５は遮断状態となり、スイツチ回路
２乃至Ｎは、オフ状態となる。
入力端子I01に信号電流S1が入力されると、ト
ランジスタＱ５のコレクタに流れる電流は、一定
である為、トランジスタＱ８のコレクタ側には、
I0−S1の電流が流れる。従つて、トランジスタＱ
９を介して、I0−S1のミラー電流が電流ミラー回
路１１のダイオード接続されたトランジスタＱ１
０に流れ込む。また、電流ミラー回路１６からミ
ラー電流としてI0の電流が電流ミラー回路１１に
供給されているので、余分となる電流S1が出力端
子IOUTから流れ出る。電流ミラー回路１３，１５
は遮断状態となつているので、トランジスタＱ１
５，Ｑ１９のコレクタにはミラー電流が流れ込ま
ない。従つて、出力端子IOUTからは、出力信号電
流S2乃至SNは出力されない。
ランジスタＱ５のコレクタに流れる電流は、一定
である為、トランジスタＱ８のコレクタ側には、
I0−S1の電流が流れる。従つて、トランジスタＱ
９を介して、I0−S1のミラー電流が電流ミラー回
路１１のダイオード接続されたトランジスタＱ１
０に流れ込む。また、電流ミラー回路１６からミ
ラー電流としてI0の電流が電流ミラー回路１１に
供給されているので、余分となる電流S1が出力端
子IOUTから流れ出る。電流ミラー回路１３，１５
は遮断状態となつているので、トランジスタＱ１
５，Ｑ１９のコレクタにはミラー電流が流れ込ま
ない。従つて、出力端子IOUTからは、出力信号電
流S2乃至SNは出力されない。
第２図は、第１図のアナログスイツチ回路の概
念を示す説明図である。
念を示す説明図である。
入力端子I01乃至I0Nから入力された信号電流S1
乃至SNは、スイツチ群６によつてスイツチ回路
１を閉じることにより入力端子I01に入力された
信号電流S1が出力端子IOUTから出力される。
乃至SNは、スイツチ群６によつてスイツチ回路
１を閉じることにより入力端子I01に入力された
信号電流S1が出力端子IOUTから出力される。
このような構成は、電源端子３と接地端子４間
にトランジスタのベース・エミツタ間電圧VBEと
トランジスタのコレクタ・エミツタ間飽和電圧
VCE(sat)で構成されているので、電源電圧が1V以
下で充分作動するアナログスイツチ回路を提供で
きるものである。
にトランジスタのベース・エミツタ間電圧VBEと
トランジスタのコレクタ・エミツタ間飽和電圧
VCE(sat)で構成されているので、電源電圧が1V以
下で充分作動するアナログスイツチ回路を提供で
きるものである。
なお、電流ミラー回路は、第１図実施例に示し
たものに限定するものでなく、他の形状の電流ミ
ラー回路であつても良いことは、明らかである。
たものに限定するものでなく、他の形状の電流ミ
ラー回路であつても良いことは、明らかである。
本考案のアナログスイツチ回路は、極めて簡単
な回路によつて構成されており、しかも、1V以
下の低い電源電圧で作動するものであり、種々の
用途に利用できる極めて効果的なものである。
な回路によつて構成されており、しかも、1V以
下の低い電源電圧で作動するものであり、種々の
用途に利用できる極めて効果的なものである。
また、アナログスイツチ回路を構成する夫々の
スイツチ回路の電流は、第１の電流ミラー回路と
第２の電流ミラー回路から共通に供給できるよう
に構成されているので、全体の素子数を少なくで
きる利点がある。
スイツチ回路の電流は、第１の電流ミラー回路と
第２の電流ミラー回路から共通に供給できるよう
に構成されているので、全体の素子数を少なくで
きる利点がある。
第１図は本考案のアナログスイツチ回路の一実
施例を説明する為の回路図、第２図はその概念を
示す説明図である。 １乃至Ｎ……スイツチ回路、３……電源端子、
４……接地端子、５……定電流源回路、６……ス
イツチ群、１０乃至１７……電流ミラー回路。
施例を説明する為の回路図、第２図はその概念を
示す説明図である。 １乃至Ｎ……スイツチ回路、３……電源端子、
４……接地端子、５……定電流源回路、６……ス
イツチ群、１０乃至１７……電流ミラー回路。
Claims (1)
- バイアス側のトランジスタに定電流が供給さ
れ、（Ｎ＋１）個の出力段のトランジスタを有す
る第１の電流ミラー回路と、該第１の電流ミラー
回路の出力段のトランジスタにより電流（ミラー
電流）を供給される第２の電流ミラー回路と、該
第２の電流ミラー回路の出力側のトランジスタに
接続されたＮ個の第３の電流ミラー回路と、Ｎ個
の該第３の電流ミラー回路の夫々のバイアス側の
トランジスタに接続されたＮ個の第４の電流ミラ
ー回路と、Ｎ個の該第４の電流ミラー回路のバイ
アス側のトランジスタと該第１の電流ミラー回路
の出力側のトランジスタとの夫々接続点に接続さ
れたＮ個の入力端子と、該第２の電流ミラー回路
の出力側のトランジスタとＮ個の該第３の電流ミ
ラー回路の出力側のトランジスタとの接続点に接
続された出力端子と、第１の電流ミラー回路の出
力段のトランジスタ、第３の電流ミラー回路、第
４の電流ミラー回路から構成されるＮ個のスイツ
チ回路を第３の電流ミラー回路を構成するトラン
ジスタのベース電圧を制御することにより開閉す
るスイツチ群からなるアナログスイツチ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986105753U JPH0514582Y2 (ja) | 1986-07-10 | 1986-07-10 | |
| US07/068,523 US4767979A (en) | 1986-07-10 | 1987-07-01 | Switching circuit device using current mirror circuits |
| KR2019870011069U KR900010031Y1 (ko) | 1986-07-10 | 1987-07-07 | 전류 반사회로를 이용한 스위치 회로장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986105753U JPH0514582Y2 (ja) | 1986-07-10 | 1986-07-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6312936U JPS6312936U (ja) | 1988-01-28 |
| JPH0514582Y2 true JPH0514582Y2 (ja) | 1993-04-19 |
Family
ID=14415995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986105753U Expired - Lifetime JPH0514582Y2 (ja) | 1986-07-10 | 1986-07-10 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4767979A (ja) |
| JP (1) | JPH0514582Y2 (ja) |
| KR (1) | KR900010031Y1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5146106A (en) * | 1988-12-09 | 1992-09-08 | Synaptics, Incorporated | CMOS winner-take all circuit with offset adaptation |
| US5049758A (en) * | 1988-12-09 | 1991-09-17 | Synaptics, Incorporated | Adaptable CMOS winner-take all circuit |
| FR2649505B1 (fr) * | 1989-07-07 | 1991-10-25 | Sgs Thomson Microelectronics | Circuit integre avec oscillateur reglable a frequence independante de la tension d'alimentation |
| JP2777742B2 (ja) * | 1990-03-30 | 1998-07-23 | 株式会社小松製作所 | 光通信装置の信号伝送性能評価装置 |
| DE4122029C1 (ja) * | 1991-07-03 | 1992-11-26 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| JPH0635376U (ja) * | 1992-10-20 | 1994-05-10 | 株式会社イナックス | 浮玉締付機 |
| SE509882C2 (sv) * | 1995-11-10 | 1999-03-15 | Ericsson Telefon Ab L M | Mottagarkrets innefattande parallella ingångskretsar |
| US7504814B2 (en) * | 2006-09-18 | 2009-03-17 | Analog Integrations Corporation | Current generating apparatus and feedback-controlled system utilizing the current generating apparatus |
| CN102591392B (zh) * | 2012-02-01 | 2013-11-27 | 深圳创维－Rgb电子有限公司 | 一种低压差线性稳压器及芯片 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56169935A (en) * | 1980-06-03 | 1981-12-26 | Toshiba Corp | Digital-to-analog converting circuit |
| US4608530A (en) * | 1984-11-09 | 1986-08-26 | Harris Corporation | Programmable current mirror |
-
1986
- 1986-07-10 JP JP1986105753U patent/JPH0514582Y2/ja not_active Expired - Lifetime
-
1987
- 1987-07-01 US US07/068,523 patent/US4767979A/en not_active Expired - Fee Related
- 1987-07-07 KR KR2019870011069U patent/KR900010031Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US4767979A (en) | 1988-08-30 |
| KR900010031Y1 (ko) | 1990-10-29 |
| KR880003554U (ko) | 1988-04-14 |
| JPS6312936U (ja) | 1988-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514582Y2 (ja) | ||
| JPS6057248B2 (ja) | 増幅器の入力バイアス調整回路 | |
| JPS6315766B2 (ja) | ||
| JPH0328581Y2 (ja) | ||
| JPH027715A (ja) | 信号の低ひずみスイッチングのための回路装置 | |
| JPS6382119A (ja) | コンパレ−タ | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0535613Y2 (ja) | ||
| JPS623520A (ja) | 遅延回路 | |
| JPH03744Y2 (ja) | ||
| JP2645403B2 (ja) | ボルテージホロワ回路 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JPS612409A (ja) | 増幅回路 | |
| JPH029729B2 (ja) | ||
| JPH0478204B2 (ja) | ||
| JPS6161519A (ja) | アナログスイツチ回路 | |
| JPH04170809A (ja) | カレントミラー回路 | |
| JPH04157919A (ja) | 電流スイッチ形制御回路 | |
| JPS624037B2 (ja) | ||
| JPH02207607A (ja) | ゲイン切換回路を有する差動増幅器 | |
| JPS5848515A (ja) | 非線型増幅回路 | |
| JPS5836855B2 (ja) | スイツチング回路 | |
| JPH0475682B2 (ja) | ||
| JPH01115203A (ja) | カレントミラー回路 |