TWI529398B - 類比式最小或最大電壓選擇器電路 - Google Patents

類比式最小或最大電壓選擇器電路 Download PDF

Info

Publication number
TWI529398B
TWI529398B TW103105313A TW103105313A TWI529398B TW I529398 B TWI529398 B TW I529398B TW 103105313 A TW103105313 A TW 103105313A TW 103105313 A TW103105313 A TW 103105313A TW I529398 B TWI529398 B TW I529398B
Authority
TW
Taiwan
Prior art keywords
voltage
input
circuit
output
diode
Prior art date
Application number
TW103105313A
Other languages
English (en)
Other versions
TW201502532A (zh
Inventor
珊卓 赫蕊拉
摩西 吉爾斯坦哈伯
Original Assignee
美國亞德諾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美國亞德諾半導體公司 filed Critical 美國亞德諾半導體公司
Publication of TW201502532A publication Critical patent/TW201502532A/zh
Application granted granted Critical
Publication of TWI529398B publication Critical patent/TWI529398B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

類比式最小或最大電壓選擇器電路
在類比控制系統中，可能需要允許不同電路路徑在不同時間，於共同輸出處設置控制電壓。因此，電路可能需要可以偵測各電路路徑之控制電壓來確定總控制電壓。例如，在負反饋系統中，總控制電壓可以從多個控制電壓之中設置為最小電壓。最小電壓可以在其他應用中使用。
作為類比控制系統之實例應用，在電池調節系統中，兩個單獨電路路徑可以用於控制給電池充電及放電的電源轉換器。一個回路可為電流受控之電路路徑，而另一個可為電壓受控之電路路徑。在充電過程期間，此等回路可以競爭來藉由嘗試設置電源轉換器之控制電壓控制電池的充電電流。最小選擇器電路可以選擇哪個電路路徑控制電源轉換器。
各種最小選擇器電路或最大選擇器電路是已知的。習知最小或最大電壓偵測電路可能具有以下缺點：從電路之任何輸入至輸出的傳遞函數不易於改變。因而，需要對額外電路實施任何不同傳遞函數，因此增加整個電路及系統之複雜性及成本。
一些電路架構可能具有較長瞬變時間。其可以具有被驅動至供應軌道(例如，+/-15V)之中間輸出，該供應軌道增加從最小或最大電壓之先前輸出切換至新之輸出最小或最大電壓所需的瞬變時間。瞬變 時間上之增加可能在選擇器電路的輸出處引起電壓誤差，此可能使整個系統之性能變差。
因此，可能需要新之最小或最大電壓偵測電路及系統可以在其反饋電路中實施任何傳遞函數，同時具有切換上之較低瞬變時間及較好之及總速度性能。
5C‧‧‧補償電容器
5IB‧‧‧電流源
5IC‧‧‧電流源
5IT‧‧‧電流源
5MIRROR‧‧‧電流鏡
6C‧‧‧補償電容器
6IB‧‧‧電流源
6IC‧‧‧電流源
6IT‧‧‧電流源
6MIRROR‧‧‧電流鏡
100‧‧‧多輸入最小輸出電壓選擇器電路
110.1‧‧‧輸入子電路
112.1‧‧‧反饋電路
114.1‧‧‧二極體
116.1‧‧‧跨導單元
118.1‧‧‧電壓隨耦器
110.N‧‧‧輸入子電路
112.N‧‧‧反饋電路
114.N‧‧‧二極體
116.N‧‧‧跨導單元
118.N‧‧‧電壓隨耦器
120‧‧‧偏壓電流源
200‧‧‧多輸入最大輸出電壓選擇器電路
210.1‧‧‧輸入子電路
212.1‧‧‧反饋電路
214.1‧‧‧二極體
216.1‧‧‧跨導單元
218.1‧‧‧電壓隨耦器
210.N‧‧‧輸入子電路
212.N‧‧‧反饋電路
214.N‧‧‧二極體
216.N‧‧‧跨導單元
218.N‧‧‧電壓隨耦器
220‧‧‧偏壓電流源
300‧‧‧多輸入最小輸出電壓選擇器電路
310.1‧‧‧輸入子電路
312.1‧‧‧反饋電路
316.1‧‧‧跨導單元
318.1‧‧‧電壓隨耦器
310.N‧‧‧輸入子電路
312.N‧‧‧反饋電路
316.N‧‧‧跨導單元
318.N‧‧‧電壓隨耦器
320.1‧‧‧二極體
320.2‧‧‧二極體
322‧‧‧偏壓電流源
400‧‧‧多輸入最大輸出電壓選擇器電路
410.1‧‧‧輸入子電路
412.1‧‧‧反饋電路
416.1‧‧‧跨導單元
418.1‧‧‧電壓隨耦器
410.N‧‧‧輸入子電路
412.N‧‧‧反饋電路
416.N‧‧‧跨導單元
418.N‧‧‧電壓隨耦器
420.1‧‧‧二極體
420.2‧‧‧二極體
422‧‧‧偏壓電流源
518.1‧‧‧PNP BJT
518.3‧‧‧NPN BJT
518.4‧‧‧NPN BJT
618.1‧‧‧NPN BJT
618.3‧‧‧PNP BJT
618.4‧‧‧BJT
圖1A繪示根據本揭示內容之實施例的電路。
圖1B繪示根據本揭示內容之實施例之圖1A之電路之電壓切換特性的圖。
圖2A繪示根據本揭示內容之實施例的電路。
圖2B繪示根據本揭示內容之實施例之圖2A之電路之電壓切換特性的圖。
圖3A繪示根據本揭示內容之實施例的電路。
圖3B繪示根據本揭示內容之實施例之圖3A之電路之電壓切換特性的圖。
圖4A繪示根據本揭示內容之實施例的電路。
圖4B繪示根據本揭示內容之實施例之圖4A之電路之電壓切換特性的圖。
圖5繪示根據本揭示內容之實施例的示例性跨導單元。
圖6繪示根據本揭示內容之實施例的另一示例性跨導單元。
本發明之實施例提供一種電路，其包含具有耦接至共同輸出節點之輸出的多個輸入子電路。各輸入子電路包含跨導單元，其具有差分輸入電壓信號及輸出電流信號。二極體可以耦接於跨導單元之輸出與共同輸出節點之間。反饋電路可以耦接於共同輸出節點與跨導單元的輸入之間。電壓隨耦器可以耦接於共同輸出節點，跨導單元之輸出 與參考電壓之間，其中電壓輸入耦接至跨導單元之輸出，電壓輸出耦接至共同輸出節點且共同端子耦接至參考電壓。
本發明之其他實施例提供一種電路，其包含耦接至共同輸出節點之多個輸入子電路。各輸入子電路包含跨導單元，其具有差分輸入電壓信號及輸出電流信號。反饋電路可以耦接於共同輸出節點與跨導單元的輸入之間。電壓隨耦器可以耦接於共同輸出節點，跨導單元的輸出與參考電壓之間，其中電壓輸入耦接至跨導單元之輸出，電壓輸出耦接至共同輸出節點且共同端子耦接至參考電壓。對於各對輸入子電路，一對二極體可以並聯連接且相對於彼此反向定向來耦接於跨導單元的輸出之間。
各輸入子電路可以執行可對局部反饋電路設置之預定傳遞函數。因此，最小或最大選擇器電路之行為可以在數學上藉由下述描述：VOUT=MIN[F1(VIN1,IIN1),F2(VIN2,IIN2),F3(VIN3,IIN3),...,FN(VINN,IINN)], 方程式1
VOUT=MAX[F1(VIN1,IIN1),F2(VIN2,IIN2),F3(VIN3,IIN3),...,FN(VINN,IINN)] 方程式2
其中VIN1-VINN為電壓輸入，IIN1-IINN為電流輸入且F1-FN為輸入子電路的傳遞函數。
圖1A繪示根據本揭示內容之實施例的多輸入最小輸出電壓選擇器電路100。在實施方案中，電路100可以包含複數個共同構造之輸入子電路110.1-110.N，各耦接至各自輸入電壓信號VIN1-VINN。各輸入子電路110.1-110.N可以包含各自輸入電流信號IIN1-IINN。輸入子電路110.1-110.N可以具有耦接至共同輸出節點VOUT之輸出(分別示出為N1.1、...、NN.1)。偏壓電流源120可以耦接至共同輸出節點VOUT。在圖1A之實例中，僅詳細示出了兩個輸入子電路，但是本發明之原 理可以包含任意數量的N個輸入子電路(未示出)。
各輸入子電路(例如，級110.1)可以包含跨導單元116.1、二極體114.1、反饋電路112.1及電壓隨耦器118.1。跨導單元116.1可以具有耦接至用於輸入電壓信號VIN1之端子之非反相輸入及耦接至用於輸入電流信號IIN1之端子的反相輸入。跨導單元之輸出(示出為節點N1.2)可以耦接至電壓隨耦器118.1之電壓輸入且耦接至二極體114.1之陽極。二極體114.1之陰極(節點N1.1)可以連接至輸出節點VOUT，連接至反饋電路112.1且連接至電壓隨耦器118.1之電壓輸出。反饋電路112.1之第二端子可以連接至跨導單元116.1的反相輸入。電壓隨耦器118.1可以將注入至輸入子電路之輸出N1.1中的電流返回至示出為VEE的參考電壓。
輸入子電路110.1-110.N之反饋電路112.1-112.N可以確定施加至輸入信號VIN1-VINN及IIN1-IINN之各輸入子電路110.1-110.N之傳遞函數。因此，反饋電路112.1-112.N及輸入信號VIN1-VINN與IIN1-IINN可以確定由輸入子電路在輸出節點VOUT上驅動之電壓。各輸入子電路之傳遞函數可以包含延遲、乘法、箝位、放大、積分、微分、濾波等等。
考慮根據方程式1操作的電路100，其中輸入子電路110.1將其輸出節點N1.1朝著低於由其他輸入子電路驅動之輸出電壓之電位輸出電壓驅動。因為輸入子電路之所有輸出節點在節點VOUT處耦接在一起，所以輸入子電路將競爭來設置共同節點VOUT之總輸出電壓。由於電壓隨耦器之高電流吸收性質，各電壓隨耦器118.1-118.N可以僅主動地將共同節點VOUT之電壓朝著輸入子電路的各自電位輸出電壓下拉。因此，節點VOUT處之電壓可以僅由輸入子電路驅動之輸出電壓的最小值(在此情況下，由輸入子電路110.1驅動之輸出電壓)。因為除了110.1之外之所有輸入子電路可能嘗試將節點VOUT處之電壓 驅動至較高電位輸出電壓，所以除了110.1之外之所有輸入子電路的各自跨導單元可以供給有限電流以上拉其各自電壓隨耦器的輸入電壓。結果，電壓隨耦器118.1可以接通，而所有其他可以斷開，二極體114.1可以反向偏壓，而所有其他二極體可以正向偏壓。因此，輸入子電路110.1可以被認作作用中，而所有其他子電路可以被認作非作用中。正向偏壓二極體114.1-114.N可以使非作用中輸入子電路中之各自電壓隨耦器118.1-118.N的電壓輸入箝位於大約輸出VOUT+VF(其中VF表示各自二極體114.1-114.N之正向偏壓電壓)且可以將由跨導單元116.N供給(且來自所有其他非作用中輸入子電路的其他跨導單元)之有限電流傳輸至輸出節點VOUT及電壓隨耦器118.1的輸出。電壓隨耦器118.1可以將正向偏壓二極體114.1-114.N中之電流傳輸至電壓節點VEE。
圖1B繪示根據本揭示內容之實施例之圖1A之電路100之電壓切換特性的示例圖，其中反饋電路可為導線且存在兩個子電路，N=2。因此，電路執行兩個輸入電壓(分別VIN1及VINN)之較低者的選擇之功能。
圖1B之頂部圖繪示從1伏特掃掠至3伏特之輸入電壓VIN1及恒定保持於2伏特之VINN。圖1B之中間圖繪示在輸入電壓VIN1與輸入電壓VINN相交之後中間輸出(分別N1.2、NN.2)在電壓上快速彼此相交且在電壓上轉變。因為二極體之操作，中間輸出(分別N1.2、NN.2)亦不會在供應電壓電位附近上升或下降，且可能大致上箝位於共同輸出節點VOUT之電壓附近。圖1B之下圖繪示共同節點VOUT的電壓在輸入電壓VIN1與輸入電壓VINN相交之後之一小段瞬變時期(兩個垂直虛線之間)之後穩定於VIN1與VINN之間之最小電壓。
例如，在0微秒與5微秒之間VIN1從1伏特朝著2伏特上升時，中間輸出N1.2之電壓可以從0.3伏特朝著1.3伏特上升以大致上 追蹤至VIN1。在該時期期間，因為VINN高於VIN1，所以電壓隨耦器118.1可以接通，電壓隨耦器118.N斷開，中間輸出NN.2之電壓可以由二極體114.N箝位於大約VOUT+VF，且輸出VOUT可以設置於大約VIN1。由於二極體114.N之正向偏壓電壓VF，中間輸出NN.2之電壓可以上升至高於VINN。
在5微秒與7微秒之間，在VIN1上升至VINN之上時，跨導單元116.N之非反相端子處之電壓下降至其反相端子處的電壓之下。因此，跨導單元116.N下拉節點NN.2之電壓。相對於VOUT減少NN.2處之電壓會開啟電壓隨耦器118.N且關閉二極體114.N。電壓隨耦器118.N將節點VOUT之電壓下拉至大約等於VINN。在電壓VOUT下降至VIN1之下時，跨導單元116.1之反相端子處之電壓下降至其非反相端子處的電壓之下。因此，跨導單元116.1上拉中間輸出N1.2之電壓，電壓隨耦器118.1關閉，且二極體114.1正向偏壓。
在7微秒之後，在VIN1進一步上升至VINN之上時，中間輸出NN.2之電壓開始追蹤VOUT及VINN。在二極體114.1正向偏壓且輸入子電路110.N控制輸出VOUT時，中間輸出N1.2之電壓由二極體114.1箝位於大約VOUT+VF。
根據實施例，電壓隨耦器118.1-118.N可以包含PNP雙極性結型電晶體(PNP電晶體、電晶體、BJT)。跨導單元之輸出(分別N1.2、NN.2)可以連接至二極體(分別114.1、114.N)之陽極及PNP雙極性結型電晶體(分別118.1、118.N)的基極。BJT之集極可以連接至低電位電壓供應器(VEE)。二極體(分別114.1、114.N)之陰極可以連接至反饋網路(分別112.1、112.N)之另一個端子，連接至BJT之射極，連接至子電路之輸出(分別N1.1、NN.1)且連接至共同輸出(VOUT)。
在另一實施例中，電壓隨耦器(分別118.1、118.N)可以包含P型金屬氧化物半導體場效應電晶體(PMOSFET)或P通道結型場效應電 晶體(P-JFET)或其他類型之場效應電晶體(FET)，其中MOSFET或JFET電晶體之閘極可以連接至跨導單元的輸出，源極可以連接至共同輸出節點且汲極可以連接至參考電壓VEE。
在另一實施例中，二極體(分別114.1、114.N)可以各由二極體連接之電晶體提供。例如，各二極體可為P型MOSFET或P通道JFET(其中汲極連接至作為二極體之陰極的閘極及作為二極體之陽極的源極)，或另一選擇為，N型MOSFET或N通道JFET(其中汲極連接至作為二極體之陽極的閘極及作為二極體之陰極的源極)。各二極體可為PNP雙極性結型電晶體(其中集極及基極連接為二極體之陰極且射極連接為陽極)，或另一選擇為，NPN雙極性電晶體(其中集極及基極連接為二極體之陰極且射極連接為陽極)。
根據本揭示內容之實施例之電路的MOS電晶體實施可以藉由使用CMOS半導體製程允許半導體晶片上電路元件之整合以減少電路及整個系統之大小及成本。
各跨導單元(分別116.1、116.N)可以在其輸出節點(分別N1.1、NN.1)產生與呈現給其，至多至設計限制之差分輸入電壓成比例之輸出電流且可以限制電流供給，即，將流出跨導單元之產生的輸出電流限於明顯低於電晶體(分別118.1、118.N)之最大射極電流。在存在多於兩個子電路之情況下，各跨導單元之電流供給能力可能受到限制，使得所有子電路中之所有跨導單元的電流供給限制減去控制輸出之跨導單元之電流供給限制之及可以小於驅動輸出電壓之電晶體(此處118.1)的最大射極電流。
圖2A繪示根據本揭示內容之實施例之多輸入最大輸出電壓選擇器電路200。在實施例中，電路200可以包含複數個共同構造之輸入子電路210.1-210.N，各耦接至各自輸入電壓信號VIN1-VINN。各輸入子電路210.1-210.N可以包含各自輸入電流信號IIN1-IINN。輸入子電 路210.1-210.N可以具有耦接至共同輸出節點VOUT之輸出(分別示出為N1.1、...、NN.1)。偏壓電流源220可以耦接至共同輸出節點VOUT。在圖2A之實例中，僅詳細示出了兩個輸入子電路，但是本發明之原理可以包含任意數量的N個輸入子電路(未示出)。
各輸入子電路(例如，級210.1)可以包含跨導單元216.1、二極體214.1、反饋電路212.1及電壓隨耦器218.1。跨導單元216.1可以具有耦接至用於輸入電壓信號VIN1之端子的非反相輸入及耦接至用於輸入電流信號IIN1之端子的反相輸入。跨導單元之輸出(示出為節點N1.2)可以耦接至電壓隨耦器218.1之電壓輸入且耦接至二極體214.1之陰極。二極體214.1之陽極(節點N1.1)可以連接至輸出節點VOUT，連接至反饋電路212.1且連接至電壓隨耦器218.1之電壓輸出。反饋電路212.1之第二端子可以連接至跨導單元216.1的反相輸入。電壓隨耦器218.1可以將注入至輸入子電路之輸出N1.1中的電流返回至示出為VCC的參考電壓。
輸入子電路210.1-210.N之反饋電路212.1-212.N可以確定施加至輸入信號VIN1-VINN及IIN1-IINN之各輸入子電路210.1-210.N之傳遞函數。因此，反饋電路212.1-212.N及輸入信號VIN1-VINN與IIN1-IINN可以確定由輸入子電路在輸出節點VOUT上驅動之電壓。各輸入子電路之傳遞函數可以包含延遲、乘法、箝位、放大、積分、微分、濾波等等。
考慮根據方程式2操作之電路200，其中輸入子電路210.1將其輸出節點N1.1朝著高於由其他輸入子電路驅動之輸出電壓的電位輸出電壓驅動。因為輸入子電路之所有輸出節點在節點VOUT處耦接在一起，所以輸入子電路將競爭來設置共同節點VOUT之總輸出電壓。由於電壓隨耦器之高電流供給性質，各電壓隨耦器218.1-218.N可以僅主動地將共同節點VOUT之電壓朝著輸入子電路的各自電位輸出電壓 上拉。因此，節點VOUT處之電壓可以僅由輸入子電路驅動之輸出電壓的最大值(在此情況下，由輸入子電路210.1驅動之輸出電壓)。因為除了210.1之外的所有輸入子電路可能嘗試將節點VOUT處之電壓驅動至較低電位輸出電壓，所以除了210.1之外之所有輸入子電路之各自跨導單元可以吸收有限電流以下拉其各自電壓隨耦器之輸入電壓。結果，電壓隨耦器218.1可以接通，而所有其他可以斷開，二極體214.1可以反向偏壓，而所有其他二極體可以正向偏壓。因此，輸入子電路210.1可以被認作作用中，而所有其他子電路可以被認作非作用中。正向偏壓二極體214.1-214.N可以使非作用中輸入子電路中之各自電壓隨耦器218.1-218.N之電壓輸入箝位於大約輸出VOUT-VF(其中VF表示各自二極體214.1-214.N之正向偏壓電壓)且可以將由跨導單元216.N吸收(且來自所有其他非作用中輸入子電路之其他跨導單元)之有限電流傳輸至輸出節點VOUT及電壓隨耦器218.1的輸出。電壓隨耦器218.1可以將正向偏壓二極體214.1-214.N中之電流傳輸至電壓節點VCC。
圖2B繪示根據本揭示內容之實施例之圖2A之電路200之電壓切換特性的示例圖，其中反饋電路可為導線且存在兩個子電路，N=2。因此，電路執行兩個輸入電壓(分別VIN1及VINN)之較低者的選擇之功能。
圖2B之頂部圖繪示從3伏特掃掠至1伏特的輸入電壓VIN1及恒定保持於2伏特之VINN。圖2B之中間圖繪示在輸入電壓VIN1與輸入電壓VINN相交之後中間輸出(分別N1.2、NN.2)在電壓上快速彼此相交且在電壓上轉變。因為二極體之操作，中間輸出(分別N1.2、NN.2)亦不會在供應電壓電位附近上升或下降，且可能大致上箝位於共同輸出節點VOUT之電壓附近。圖2B之下圖繪示共同節點VOUT之電壓在輸入電壓VIN1與輸入電壓VINN相交之後的一小段瞬變時期(兩個垂直虛 線之間)之後穩定於VIN1與VINN之間之最大電壓。
例如，在0微秒與5微秒之間VIN1從3伏特朝著2伏特下降時，中間輸出N1.2之電壓可以從3.7伏特朝著2.7伏特下降以大致上追蹤至VIN1。在該時期期間，因為VINN低於VIN1，所以電壓隨耦器218.1可以接通，電壓隨耦器218.N斷開，中間輸出NN.2之電壓可以由二極體214.N箝位於大約VOUT-VF，且輸出VOUT可以設置於大約VIN1。由於二極體214.N之正向偏壓電壓VF，中間輸出NN.2之電壓可以下降至低於VINN。
在5微秒與7微秒之間，在VIN1下降至VINN之下時，跨導單元216.N之非反相端子處的電壓上升至其反相端子處之電壓之上。因此，跨導單元216.N上拉節點NN.2之電壓。相對於VOUT增加NN.2處之電壓會開啟電壓隨耦器218.N且關閉二極體214.N。電壓隨耦器218.N將節點VOUT的電壓上拉至大約等於VINN。在電壓VOUT上升至VIN1之上時，跨導單元216.1之反相端子處的電壓上升至其非反相端子處之電壓之上。因此，跨導單元216.1下拉中間輸出N1.2之電壓，電壓隨耦器218.1關閉，且二極體214.1正向偏壓。
在7微秒之後，在VIN1進一步下降至VINN之下時，中間輸出NN.2之電壓開始追蹤VOUT及VINN。在二極體214.1正向偏壓且輸入子電路210.N控制輸出VOUT時，中間輸出N1.2之電壓由二極體214.1箝位於大約VOUT-VF。
根據實施例，電壓隨耦器218.1-218.N可以包含NPN雙極性結型電晶體(NPN電晶體、電晶體、BJT)。跨導單元之輸出(分別N1.2、NN.2)可以連接至二極體(分別214.1、214.N)之陰極及NPN雙極性結型電晶體(分別218.1、218.N)的基極。BJT之集極可以連接至高電位電壓供應器(VCC)。二極體(分別214.1、214.N)之陽極可以連接至反饋電路(分別212.1、212.N)的另一個端子，連接至BJT之射極，連接 至子電路之輸出(分別N1.1、NN.1)且連接至共同輸出(VOUT)。
在另一實施例中，電壓隨耦器(分別218.1、218.N)可以包含N型金屬氧化物半導體場效應電晶體(NMOSFET)或N通道結型場效應電晶體(N-JFET)或其他類型的場效應電晶體(FET)，其中MOSFET或JFET電晶體之閘極可以連接至跨導單元之輸出，源極可以連接至共同輸出節點且汲極可以連接至參考電壓VCC。
在另一實施例中，二極體(分別214.1、214.N)可以各由二極體連接之電晶體提供。例如，各二極體可為P型MOSFET或P通道JFET(其中汲極連接至作為二極體之陰極的閘極及作為二極體之陽極的源極)，或另一選擇為，N型MOSFET或N通道JFET(其中汲極連接至作為二極體之陽極的閘極及作為二極體之陰極的源極)。各二極體可為PNP雙極性結型電晶體(其中集極及基極連接為二極體之陰極且射極連接為陽極)，或另一選擇為，NPN雙極性電晶體(其中集極及基極連接為二極體之陰極且射極連接為陽極)。
根據本揭示內容之實施例的電路之MOS電晶體實施可以藉由使用CMOS半導體製程允許半導體晶片上電路元件之整合以減少電路及整個系統的大小及成本。
各跨導單元(分別216.1、216.N)可以在其輸出節點(分別N1.1、NN.1)產生與呈現給其，至多至設計限制之差分輸入電壓成比例之輸出電流且可以限制電流吸收，即，將流入跨導單元中之產生之輸出電流限於明顯低於電晶體(分別218.1、218.N)的最大射極電流。在存在多於兩個子電路之情況下，各跨導單元之電流吸收能力可能受到限制，使得所有子電路中之所有跨導單元之電流吸收限制減去控制輸出之跨導單元的電流吸收限制之及可以小於驅動輸出電壓之電晶體(此處218.1)的最大射極電流。
圖3A繪示根據本揭示內容之實施例之多輸入最小輸出電壓選擇 器電路300。在實施例中，電路300可以包含複數個共同構造之輸入子電路310.1-310.N，各耦接至各自輸入電壓信號VIN1-VINN。各輸入子電路310.1-310.N可以包含各自輸入電流信號IIN1-IINN。輸入子電路310.1-310.N可以具有耦接至共同輸出節點VOUT之輸出(分別示出為N1.1、...、NN.1)。偏壓電流源322可以耦接至共同輸出節點VOUT。在圖3A之實例中，僅詳細示出了兩個輸入子電路，但是本發明之原理可以包含任意數量的N個輸入子電路(未示出)。
各輸入子電路(例如，級310.1)可以包含跨導單元316.1、反饋電路312.1及電壓隨耦器318.1。跨導單元316.1可以具有耦接至用於輸入電壓信號VIN1之端子的非反相輸入及耦接至用於輸入電流信號IIN1之端子之反相輸入。跨導單元之輸出(示出為節點N1.2)可以耦接至電壓隨耦器318.1之電壓輸入。節點N1.1可以連接至輸出節點VOUT，連接至反饋電路312.1且連接至電壓隨耦器318.1之電壓輸出。反饋電路312.1之第二端子可以連接至跨導單元316.1的反相輸入。電壓隨耦器318.1可以將注入至輸入子電路之輸出N1.1中之電流返回至示出為VEE的參考電壓。
除了現在多輸入選擇器電路300包含在子電路之各對組合之跨導單元的各自輸出之間並聯連接(其中各對中極性與另一個二極體相反)之二極體對(此處是作為一對的320.1、320.2)之外，其可以幾乎相同於圖1A之電路100。換句話說，如果存在具有三個跨導單元之三個子電路，可以存在連接於三對子電路之跨導單元之輸出之間之三對二極體。如果存在四個子電路，可以存在連接於六對子電路之跨導單元之輸出之間的六對二極體。
N個數量之子電路所需的二極體對之數量(表示為Xdiode_pair)可以表達為：Xdiode_pair=N！/((N-2)！ * 2)，(N>=2，其中a！=1×2×3×...×a， 且0！=1)。
輸入子電路310.1-310.N之反饋電路312.1-312.N可以確定施加至輸入信號VIN1-VINN及IIN1-IINN之各輸入子電路310.1-310.N之傳遞函數。因此，反饋電路312.1-312.N及輸入信號VIN1-VINN與IIN1-IINN可以確定由輸入子電路在輸出節點VOUT上驅動之電壓。各輸入子電路之傳遞函數可以包含延遲、乘法、箝位、放大、積分、微分、濾波等等。
考慮根據方程式1操作的電路300，其中輸入子電路310.1將其輸出節點N1.1朝著低於由其他輸入子電路驅動之輸出電壓之電位輸出電壓驅動。因為輸入子電路之所有輸出節點在節點VOUT處耦接在一起，所以輸入子電路將競爭來設置共同節點VOUT之總輸出電壓。由於電壓隨耦器之高電流吸收性質，各電壓隨耦器318.1-318.N可以僅主動地將共同節點VOUT之電壓朝著輸入子電路之各自電位輸出電壓下拉。因此，節點VOUT處之電壓可以僅由輸入子電路驅動之輸出電壓的最小值(在此情況下，由輸入子電路310.1驅動之輸出電壓)。因為除了310.1之外之所有輸入子電路可能嘗試將節點VOUT處的電壓驅動至較高電位輸出電壓，所以除了310.1之外的所有輸入子電路之各自跨導單元可以供給有限電流以上拉其各自電壓隨耦器之輸入電壓。結果，電壓隨耦器318.1可以接通，而所有其他可以斷開。因此，輸入子電路310.1可以被認作作用中，而所有其他子電路可以被認作非作用中。各二極體對中之一個二極體可以正向偏壓，而各二極體對中之另一個二極體可以反向偏壓。在此處之實例中，在二極體對320.1及320.2中，二極體320.2可以正向偏壓，而二極體320.1可以反向偏壓。各二極體對中之正向偏壓二極體可以使非作用中輸入子電路中之各自非作用中電壓隨耦器(例如，此處為318.N)之電壓輸入箝位於大約v(N1.2)+VF(其中VF表示各自二極體320.1及320.2之正向 偏壓電壓)且可以將由跨導單元316.N供給(且來自所有其他非作用中輸入子電路之其他跨導單元)之有限電流傳輸至作用中輸入子電路之跨導單元(例如，此處為316.1)的輸出。電壓隨耦器318.1可以驅動共同節點VOUT以追蹤作用中輸入子電路316.1之N1.2的電壓。
圖3B繪示根據本揭示內容之實施例之圖3A之電路300之電壓切換特性的示例圖，其中反饋電路可為導線且存在兩個子電路，N=2。因此，電路執行兩個輸入電壓(分別VIN1及VINN)之較低者的選擇之功能。
圖3B之頂部圖繪示從1伏特掃掠至3伏特之輸入電壓VIN1及恒定保持於2伏特的VINN。圖3B之中間圖繪示在輸入電壓VIN1與輸入電壓VINN相交之後中間輸出(分別N1.2、NN.2)在電壓上快速彼此相交且在電壓上轉變。因為二極體之操作，中間輸出(分別N1.2、NN.2)亦不會在供應電壓電位附近上升或下降，且可能大致上箝位於共同輸出節點VOUT之電壓附近。圖3B之下圖繪示共同節點VOUT之電壓在輸入電壓VIN1與輸入電壓VINN相交之後之一小段瞬變時期(兩個垂直虛線之間)之後穩定於VIN1與VINN之間之最小電壓。
例如，在0微秒與5微秒之間VIN1從1伏特朝著2伏特上升時，中間輸出N1.2之電壓可以從0.3伏特朝著1.3伏特上升以大致上追蹤至VIN1。在該時期期間，因為VINN高於VIN1，所以電壓隨耦器318.1可以接通，電壓隨耦器318.N可以斷開，中間輸出NN.2之電壓由二極體320.2箝位於大約v(N1.2)+VF，且輸出VOUT可以設置於大約VIN1。由於二極體320.2的正向偏壓電壓VF，中間輸出NN.2之電壓可以上升至高於VINN。
在5微秒與6.5微秒之間，在VIN1上升至VINN之上時，跨導單元316.N之非反相端子處的電壓下降至其反相端子處之電壓之下。因此，跨導單元316.N下拉節點NN.2之電壓。在電壓VOUT下降至VIN1 之下時，跨導單元316.1之反相端子處之電壓下降至其非反相端子處之電壓之下。因此，跨導單元316.1上拉中間輸出N1.2之電壓。在NN.2處之電壓下降至NN.1處的電壓之下時，二極體320.2關閉且二極體320.1正向偏壓。電壓隨耦器318.1關閉，且電壓隨耦器318.N將節點VOUT之電壓下拉至大約等於VINN。
在6.5微秒之後，在VIN1進一步上升至VINN之上時，中間輸出NN.2之電壓開始追蹤VOUT及VINN。在二極體320.1正向偏壓且輸入子電路310.N控制輸出VOUT時，中間輸出N1.2之電壓由二極體320.1箝位於大約v(NN.2)+VF。
根據實施例，電壓隨耦器318.1-318.N可以包含PNP雙極性結型電晶體(PNP電晶體、電晶體、BJT)。跨導單元之輸出(分別N1.2、NN.2)可以連接至二極體對(分別320.1、320.2)之一個端子(亦連接至子電路之額外組合對之各對額外二極體的一個端子)及PNP雙極性結型電晶體(分別318.1、318.N)之基極。二極體對(分別320.1、320.2)之另一個端子可以連接至另一個輸入子電路之跨導單元的輸出(分別N1.2、NN.2)。BJT之集極可以連接至低電位電壓供應器(VEE)。反饋電路(分別312.1、312.N)之另一個端可以連接至BJT之射極，連接至子電路之輸出(分別N1.1、NN.1)且連接至共同輸出(VOUT)。
在另一實施例中，電壓隨耦器(分別318.1、318.N)可以包含P型金屬氧化物半導體場效應電晶體(PMOSFET)或P通道結型場效應電晶體(P-JFET)或其他類型之場效應電晶體(FET)，其中MOSFET或JFET電晶體之閘極可以連接至跨導單元的輸出，源極可以連接至共同輸出節點且汲極可以連接至參考電壓VEE。
在另一實施例中，二極體(分別320.1、320.2)可以各由二極體連接之電晶體提供。例如，各二極體可為P型MOSFET或P通道JFET(其中汲極連接至作為二極體之陰極之閘極及作為二極體之陽極 的源極)，或另一選擇為，N型MOSFET或N通道JFET(其中汲極連接至作為二極體之陽極之閘極及作為二極體之陰極的源極)。各二極體可為PNP雙極性結型電晶體(其中集極及基極連接為二極體之陰極且射極連接為陽極)，或另一選擇為，NPN雙極性電晶體(其中集極及基極連接為二極體之陰極且射極連接為陽極)。
根據本揭示內容之實施例之電路之MOS電晶體實施可以藉由使用CMOS半導體製程允許半導體晶片上電路元件之整合以減少電路及整個系統之大小及成本。
各跨導單元(分別316.1、316.N)可以在其輸出節點(分別N1.1、NN.1)產生與呈現給其，至多至設計限制之差分輸入電壓成比例之輸出電流且可以限制電流供給，即，將流出跨導單元之產生之輸出電流限於明顯低於控制輸出電壓的作用中輸入子電路之跨導單元(此處318.1)之最大電流吸收限制。在存在多於兩個子電路之情況下，各跨導單元之電流供給能力可能受到限制，使得所有子電路中之所有跨導單元之電流供給限制減去控制輸出的跨導單元之電流供給限制的及可以小於控制輸出電壓之作用中輸入子電路之跨導單元(此處318.1)的最大電流吸收限制。
圖4A繪示根據本揭示內容之實施例之多輸入最大輸出電壓選擇器電路400。在實施例中，電路400可以包含複數個共同構造之輸入子電路410.1-410.N，各耦接至各自輸入電壓信號VIN1-VINN。各輸入子電路410.1-410.N可以包含各自輸入電流信號IIN1-IINN。輸入子電路410.1-410.N可以具有耦接至共同輸出節點VOUT之輸出(分別示出為N1.1、...、NN.1)。偏壓電流源422可以耦接至共同輸出節點VOUT。在圖4A之實例中，僅詳細示出了兩個輸入子電路，但是本發明之原理可以包含任意數量的N個輸入子電路(未示出)。
各輸入子電路(例如，級410.1)可以包含跨導單元416.1、反饋電 路412.1及電壓隨耦器418.1。跨導單元416.1可以具有耦接至用於輸入電壓信號VIN1之端子之非反相輸入及耦接至用於輸入電流信號IIN1之端子的反相輸入。跨導單元之輸出(示出為節點N1.2)可以耦接至電壓隨耦器418.1的電壓輸入。節點N1.1可以連接至輸出節點VOUT，連接至反饋電路412.1且連接至電壓隨耦器418.1之電壓輸出。反饋電路412.1之第二端子可以連接至跨導單元416.1的反相輸入。電壓隨耦器418.1可以將注入至輸入子電路之輸出N1.1中的電流返回至示出為VCC之參考電壓。
除了現在多輸入選擇器電路400包含在子電路之各對組合之跨導單元的各自輸出之間並聯連接(其中各對中極性與另一個二極體相反)之二極體對(此處是作為一對之420.1、420.2)之外，其可以幾乎相同於圖1A之電路100。換句話說，如果存在具有三個跨導單元之三個子電路，可以存在連接於三對子電路之跨導單元之輸出之間的三對二極體。如果存在四個子電路，可以存在連接於六對子電路之跨導單元之輸出之間的六對二極體。
N個數量之子電路所需之二極體對的數量(表示為Xdiode_pair)可以表達為：Xdiode_pair=N！/((N-2)！ * 2)，(N>=2，其中a！=1×2×3×...×a，且0！=1)。
輸入子電路410.1-410.N之反饋電路412.1-412.N可以確定施加至輸入信號VIN1-VINN及IIN1-IINN之各輸入子電路410.1-410.N的傳遞函數。因此，反饋電路412.1-412.N及輸入信號VIN1-VINN與IIN1-IINN可以確定由輸入子電路在輸出節點VOUT上驅動之電壓。各輸入子電路之傳遞函數可以包含延遲、乘法、箝位、放大、積分、微分、濾波等等。
考慮根據方程式2操作之電路400，其中輸入子電路410.1將其 輸出節點N1.1朝著高於由其他輸入子電路驅動之輸出電壓的電位輸出電壓驅動。因為輸入子電路之所有輸出節點在節點VOUT處耦接在一起，所以輸入子電路將競爭來設置共同節點VOUT的總輸出電壓。由於電壓隨耦器之高電流供給性質，各電壓隨耦器418.1-418.N可以僅主動地將共同節點VOUT之電壓朝著輸入子電路的各自電位輸出電壓上拉。因此，節點VOUT處之電壓可以僅由輸入子電路驅動之輸出電壓的最大值(在此情況下，由輸入子電路410.1驅動之輸出電壓)。因為除了410.1之外之所有輸入子電路可能嘗試將節點VOUT處之電壓驅動至較低電位輸出電壓，所以除了410.1之外之所有輸入子電路的各自跨導單元可以吸收有限電流以下拉其各自電壓隨耦器之輸入電壓。結果，電壓隨耦器418.1可以接通，而所有其他可以斷開。因此，輸入子電路410.1可以被認作作用中，而所有其他子電路可以被認作非作用中。各二極體對中之一個二極體可以正向偏壓，而各二極體對中之另一個二極體可以反向偏壓。在此處之實例中，在二極體對420.1及420.2中，二極體420.2可以正向偏壓，而二極體420.1可以反向偏壓。各二極體對中之正向偏壓二極體可以使非作用中輸入子電路中之各自非作用中電壓隨耦器(例如，此處為418.N)之電壓輸入箝位於大約v(N1.2)-VF(其中VF表示各自二極體420.1及420.2之正向偏壓電壓)且可以將由跨導單元416.N吸收(且來自所有其他非作用中輸入子電路之其他跨導單元)的有限電流傳輸至作用中輸入子電路之跨導單元(例如，此處為416.1)的輸出。電壓隨耦器418.1可以驅動共同節點VOUT以追蹤作用中輸入子電路416.1之N1.2的電壓。
圖4B繪示根據本揭示內容之實施例之圖4A之電路400之電壓切換特性的示例圖，其中反饋電路可為導線且存在兩個子電路，N=2。因此，電路執行兩個輸入電壓(分別VIN1及VINN)之較低者的選擇之功能。
圖4B之頂部圖繪示從3伏特掃掠至1伏特之輸入電壓VIN1及恒定保持於2伏特的VINN。圖4B之中間圖繪示在輸入電壓VIN1與輸入電壓VINN相交之後中間輸出(分別N1.2、NN.2)在電壓上快速彼此相交且在電壓上轉變。因為二極體之操作，中間輸出(分別N1.2、NN.2)還不會在供應電壓電位附近上升或下降，且可能大致上箝位於共同輸出節點VOUT之電壓附近。圖4B之下圖繪示共同節點VOUT之電壓在輸入電壓VIN1與輸入電壓VINN相交之後的一小段瞬變時期(兩個垂直虛線之間)之後穩定於VIN1與VINN之間之最大電壓。
例如，在0微秒與5微秒之間VIN1從3伏特朝著2伏特下降時，中間輸出N1.2的電壓可以從3.7伏特朝著2.7伏特下降以大致上追蹤至VIN1。在該時期期間，因為VINN低於VIN1，所以電壓隨耦器418.1可以接通，電壓隨耦器418.N可以斷開，中間輸出NN.2之電壓由二極體420.1箝位於大約v(N1.2)-VF，且輸出VOUT可以設置於大約VIN1。由於二極體420.2之正向偏壓電壓VF，中間輸出NN.2之電壓可以下降至低於VINN。
在5微秒與6.5微秒之間，在VIN1下降至VINN之下時，跨導單元416.N之非反相端子處之電壓上升至其反相端子處的電壓之上。因此，跨導單元416.N上拉節點NN.2之電壓。在電壓VOUT上升至VIN1之上時，跨導單元416.1之反相端子處之電壓上升至其非反相端子處之電壓之上。因此，跨導單元416.1下拉中間輸出N1.2之電壓。在NN.2處之電壓上升至NN.1處之電壓之上時，二極體420.1關閉且二極體420.2正向偏壓。電壓隨耦器418.1關閉，且電壓隨耦器418.N將節點VOUT之電壓上拉至大約等於VINN。
在7微秒之後，在VIN1進一步下降至VINN之下時，中間輸出NN.2之電壓開始追蹤VOUT及VINN。在二極體420.2正向偏壓且輸入子電路410.N控制輸出VOUT時，中間輸出N1.2之電壓由二極體420.2 箝位於大約v(NN.2)-VF。
根據實施例，電壓隨耦器418.1-418.N可以包含NPN雙極性結型電晶體(NPN電晶體、電晶體、BJT)。跨導單元之輸出(分別N1.2、NN.2)可以連接至二極體對(分別420.1、420.2)之一個端子(還連接至子電路之額外組合對之各對額外二極體的一個端子)及NPN雙極性結型電晶體(分別418.1、418.N)之基極。二極體對(分別420.1、420.2)之另一個端子可以連接至另一輸入子電路之跨導單元的輸出(分別N1.2、NN.2)。BJT之集極可以連接至高電位電壓供應器(VCC)。反饋電路(分別412.1、412.N)之另一個端可以連接至BJT之射極，連接至子電路之輸出(分別N1.1、NN.1)且連接至共同輸出(VOUT)。
在另一實施例中，電壓隨耦器(分別418.1、418.N)可以包含N型金屬氧化物半導體場效應電晶體(NMOSFET)或N通道結型場效應電晶體(N-JFET)或其他類型之場效應電晶體(FET)，其中MOSFET或JFET電晶體的閘極可以連接至跨導單元之輸出，源極可以連接至共同輸出節點且汲極可以連接至參考電壓VCC。
在另一實施例中，二極體(分別420.1、420.2)可以各由二極體連接之電晶體提供。例如，各二極體可為P型MOSFET或P通道JFET(其中汲極連接至作為二極體之陰極之閘極及作為二極體的陽極之源極)，或另一選擇為，N型MOSFET或N通道JFET(其中汲極連接至作為二極體之陽極之閘極及作為二極體的陰極之源極)。各二極體可為PNP雙極性結型電晶體(其中集極及基極連接為二極體之陰極且射極連接為陽極)，或另一選擇為，NPN雙極性電晶體(其中集極及基極連接為二極體之陰極且射極連接為陽極)。
根據本揭示內容之實施例之電路的MOS電晶體實施可以藉由使用CMOS半導體製程允許半導體晶片上電路元件之整合以減少電路及整個系統的大小及成本。
各跨導單元(分別416.1、416.N)可以在其輸出節點(分別N1.1、NN.1)產生與呈現給其，至多至設計限制之差分輸入電壓成比例之輸出電流且可以限制電流吸收，即，將流出跨導單元之產生的輸出電流限於明顯低於控制輸出電壓之作用中輸入子電路之跨導單元(此處418.1)之最大電流供給限制。在存在多於兩個子電路之情況下，各跨導單元之電流吸收能力可能受到限制，使得所有子電路中之所有跨導單元的電流吸收限制減去控制輸出之跨導單元之電流吸收限制的及可以小於控制輸出電壓的作用中輸入子電路之跨導單元(此處418.1)之最大電流供給限制。
圖5繪示根據本揭示內容之實施例的示例性跨導單元。
圖5繪示根據本揭示內容之實施例之用於在示例性電路中(諸如圖1A及圖3A中)使用的示例性兩級跨導單元500。
示例性跨導單元500可以由正電壓供應器(VCC)及負電壓供應器(VEE)供電且可以具有非反相電壓輸入(VP)及反相電壓輸入(VN)。跨導單元500可以具有一對PNP BJT(分別518.1、518.N)，其中其各自射極彼此連接且連接至電流源(5IT)，該電流源可以連接至VCC。BJT(518.1及518.N)之基極可以分別連接至反相及非反相電壓輸入(VP及VN)。BJT(518.1及518.N)之集極可以分別連接至電流鏡(5MIRROR)之輸入及輸出端子，該電流鏡可以連接至VEE。
NPN BJT(518.3)可以使其基極連接至電流鏡(5MIRROR)之輸出端子。BJT(518.3)之射極可以連接至電流源(5IB)，該電流源可以連接至VEE。BJT(518.3)之集極可以連接至VCC。
NPN BJT(518.4)可以使其基極連接至BJT(518.3)之射極，其射極連接至VEE且其集極連接至電流源(5IC)，該電流源可以連接至VCC。補償電容器(5C)可以具有連接至BJT(518.3)之基極的一個端子及連接至BJT(518.4)之集極的另一個端子。BJT(518.4)之集極可以連 接至輸出節點(IOUT)。
在此示例性跨導單元500中，電流源(5IC)可以如圖1A及圖3A中之示例性電路(100、300)中所描述，根據本揭示內容之實施例限制電流供給(藉由5IC從VCC流動至IOUT之電流)。
圖6繪示根據本揭示內容之實施例的另一示例性跨導單元。
圖6繪示根據本揭示內容之實施例之用於在示例性電路中(諸如圖2A及圖4A中)使用之示例性兩級跨導單元600。
示例性跨導單元600可以由正電壓供應器(VCC)及負電壓供應器(VEE)供電且可以具有非反相電壓輸入(VP)及反相電壓輸入(VN)。跨導單元600可以具有一對NPN BJT(分別618.1、618.N)，其中其各自射極彼此連接且連接至電流源(6IT)，該電流源可以連接至VEE。BJT(618.1及618.N)之基極可以分別連接至反相及非反相電壓輸入(VP及VN)。BJT(618.1及618.N)之集極可以分別連接至電流鏡(6MIRROR)之輸入及輸出端子，該電流鏡可以連接至VCC。
PNP BJT(618.3)可以使其基極連接至電流鏡(6MIRROR)之輸出端子。BJT(618.3)之射極可以連接至電流源(6IB)，該電流源可以連接至VEE。BJT(618.3)之集極可以連接至VCC。
PNP BJT(618.4)可以使其基極連接至BJT(618.3)之射極，其射極連接至VEE且其集極連接至電流源(6IC)，該電流源可以連接至VCC。補償電容器(6C)可以具有連接至BJT(618.3)之基極的一個端子及連接至BJT(618.4)之集極的另一個端子。BJT(618.4)之集極可以連接至輸出節點(IOUT)。
在此示例性跨導單元600中，電流源(6IC)可以如圖2A及圖4A中之示例性電路(200、400)中所描述，根據本揭示內容之實施例限制電流吸收(通過6IC從IOUT流動至VEE的電流)。
在另一實施例中，NPN BJT可以被N型金屬氧化物半導體場效 應電晶體(NMOSFET)或N通道結型場效應電晶體(N-JFET)或其他類型之場效應電晶體(FET)替換，且PNP BJT可以被P型金屬氧化物半導體場效應電晶體(PMOSFET)或P通道結型場效應電晶體(P-JFET)或其他類型之場效應電晶體(FET)替換。
根據本揭示內容之實施例之電路的MOS電晶體實施可以藉由使用CMOS半導體製程允許半導體晶片上電路元件之整合以減少電路及整個系統的大小及成本。
應理解，本揭示內容並不限於所描述之實施例，且可存在任何數量的情景及實施例。
雖然已參考若干示例性實施例描述本揭示內容，但是應理解，已使用之詞為描述及繪示之詞，而非限制詞。可以在本揭示內容之各態樣不脫離於本揭示內容的範疇及精神下，在目前陳述及修改之隨附申請專利範圍的範圍內作出改變。雖然已參考特定方法、材料及實施例描述本揭示內容，但是本揭示內容並非旨在限於所揭示之細節；而是本揭示內容延伸至諸如在隨附申請專利範圍之範疇內的所有功能上等效之結構、方法及用途。
雖然本申請案描述可以實施為電腦可讀媒體中之程式碼片段之特定實施例，但是應理解，專屬硬體實施(諸如專用積體電路、可程式化邏輯陣列及其他硬體裝置)可以被構造來實施本文描述之一或多個實施例。可以包含本文提出之不同實施例之申請案可以廣泛地包含各種電子及電腦系統。因此，本申請案可以涵蓋軟體、固件及硬體實施或其組合。
本說明書描述可以參考特定標準及協議實施於特定實施例中之元件及功能，本揭示內容並不限於這樣之標準及協議。這樣之標準定期被具有本質上相同功能之更快或更有效的等效物所取代。因此，具有相同或類似功能之替換標準及協定被認作其等效物。
本文描述之實施例之圖式旨在提供不同實施例的大致理解。繪示並非旨在用作利用本文描述之結構或方法之設備及系統的所有元件及特徵之完整描述。許多其他實施例對回顧本揭示內容之後之此項技術者是顯而易見的。其他實施例可以被利用且源自於本揭示內容，使得可在不脫離於本揭示內容之範疇下作出結構及邏輯替代及改變。此外，繪示僅具代表性且不能按照比例繪製。圖式內的某些比例可以被放大，而其他比例可以被最小化。因此，本揭示內容及圖將被視為說明性，而非限制性。
本揭示內容之一或多個實施例可以在本文中被個別及/或集體地由術語「揭示內容」指稱，此僅僅為了方便起見，而並非旨在自行將本申請案之範疇限於任何特定揭示內容或本發明的概念。而且，雖然在本文中已繪示及描述特定實施例，但是應理解，被設計來實現相同或類似目之任何隨後配置可以被所示的特定實施例所代替。本揭示內容旨在涵蓋不同實施例之任何及所有隨後改動或變化。以上實施例及未在本文中明確描述的其他實施例之組合對回顧描述之後之此項技術者將是顯而易見的。
此外，在前述具體實施方式中，為了本揭示內容之風格的目的，不同特徵可以被聚合在一起或描述於單個實施例中。本揭示內容將不被解釋為反應以下意圖：要求之實施例需要比各條申請專利範圍中明白敘述的更多的特徵。相反，如以下申請專利範圍中所反應，本發明之標的可以涉及少於任何揭示之實施例之所有特徵。因此，以下申請專利範圍被併入至具體實施方式中，其中各條申請專利範圍獨立地定義單獨要求的標的。
以上揭示之標的將被認作說明性，而非限制性，且隨附申請專利範圍旨在涵蓋所有此類修改、增強及屬於本揭示內容之真正精神及範疇內的其他實施例。因此，在由法律所允許之最大範圍內，本揭示 內容之範疇將由以下申請專利範圍及其等效物之最廣泛的可允許解釋所確定，且不應由前述具體實施方式限定或限制。
100‧‧‧多輸入最小輸出電壓選擇器電路
110.1‧‧‧輸入子電路
112.1‧‧‧反饋電路
114.1‧‧‧二極體
116.1‧‧‧跨導單元
118.1‧‧‧電壓隨耦器
110.N‧‧‧輸入子電路
112.N‧‧‧反饋電路
114.N‧‧‧二極體
116.N‧‧‧跨導單元
118.N‧‧‧電壓隨耦器
120‧‧‧偏壓電流源

Claims (20)

  1. 一種電路系統，其包括：複數個輸入子電路，其耦接至共同輸出節點，各輸入子電路包括：一跨導單元，其具有用於複數個輸入信號之一各自輸入信號之一第一輸入及用於一輸出電流信號之一輸出，一二極體，其耦接於該跨導單元之一輸出與該共同輸出節點之間，一反饋電路，其耦接於該共同輸出節點與該跨導單元之一第二輸入之間，及一電壓隨耦器，其具有耦接至該共同輸出節點之一輸出、耦接至該跨導單元之該輸出之一輸入及耦接至一參考電壓的一共同端子。
  2. 如請求項1之電路系統，其進一步包括耦接至一共同輸出節點之一電流源；其中該參考電壓係一電壓供應器，其接收注入至該共同輸出節點之電流。
  3. 如請求項1之電路系統，其中各輸入子電路之該反饋電路在啟動時，處理該各自第一輸入及該第二輸入以將該共同輸出節點朝著一各自電位輸出電壓驅動。
  4. 如請求項3之電路系統，其中該二極體被定向來引導電流僅從該跨導單元流動至該共同輸出節點。
  5. 如請求項4之電路系統，其中該電路系統在所有該等各自電位輸出電壓之中選擇最小電壓。
  6. 如請求項3之電路系統，其中該二極體被定向來引導電流僅從 該共同輸出節點流動至該跨導單元。
  7. 如請求項6之電路系統，其中該電路系統在所有該等各自電位輸出電壓之中選擇最大電壓。
  8. 如請求項1之電路系統，其中該電壓隨耦器係一雙極性結型電晶體、一金屬氧化物半導體(MOS)電晶體及一結型場效應電晶體(JFET)之一者。
  9. 如請求項1之電路系統，其中該二極體係一結型二極體或一二極體連接之電晶體。
  10. 如請求項1之電路系統，其中該跨導單元之該輸出電流信號係受限制的電流。
  11. 如請求項1之電路系統，其中該反饋電路執行延遲、乘法、箝位、放大、積分、微分及濾波之至少一者。
  12. 一種電路系統，其包括：至少兩個輸入子電路，其耦接至共同輸出節點，各輸入子電路包括：一跨導單元，其具有用於複數個輸入信號之一各自輸入信號之一第一輸入及用於一輸出電流信號之一輸出，一反饋電路，其耦接於該共同輸出節點與該跨導單元之一第二輸入之間，及一電壓隨耦器，其具有耦接至該共同輸出節點之一輸出、耦接至該跨導單元之該輸出之一輸入及耦接至一參考電壓的一共同端子；及複數個二極體，其彼此並聯連接且相對於彼此相反地定向、耦接於各對輸入子電路之中之該跨導單元的輸出之間。
  13. 如請求項12之電路系統，其進一步包括耦接至一共同輸出節點之一電流源；其中該參考電壓係一電壓供應器，其接收注入至 該共同輸出節點之電流。
  14. 如請求項12之電路系統，其中各輸入子電路之該反饋電路在啟動時，處理該各自第一輸入及該第二輸入以將該共同輸出節點朝著一各自電位輸出電壓驅動。
  15. 如請求項14之電路系統，其中該電路系統在所有該等各自電位輸出電壓之中選擇最小電壓。
  16. 如請求項14之電路系統，其中該電路系統在所有該等各自電位輸出電壓之中選擇最大電壓。
  17. 如請求項12之電路系統，其中該電壓隨耦器係一雙極性結型電晶體、一金屬氧化物半導體(MOS)電晶體及一結型場效應電晶體(JFET)之一者。
  18. 如請求項12之電路系統，其中該二極體係一結型二極體或一二極體連接之電晶體。
  19. 如請求項12之電路系統，其中該跨導單元之該輸出電流信號係受限制的電流。
  20. 如請求項12之電路系統，其中該反饋電路執行延遲、乘法、箝位、放大、積分、微分及濾波之至少一者。
TW103105313A 2013-02-19 2014-02-18 類比式最小或最大電壓選擇器電路 TWI529398B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/770,880 US8872549B2 (en) 2013-02-19 2013-02-19 Analog minimum or maximum voltage selector circuit

Publications (2)

Publication Number Publication Date
TW201502532A TW201502532A (zh) 2015-01-16
TWI529398B true TWI529398B (zh) 2016-04-11

Family

ID=51264056

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105313A TWI529398B (zh) 2013-02-19 2014-02-18 類比式最小或最大電壓選擇器電路

Country Status (5)

Country Link
US (1) US8872549B2 (zh)
JP (1) JP5781175B2 (zh)
CN (1) CN103997324B (zh)
DE (1) DE102014101840B4 (zh)
TW (1) TWI529398B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306552B1 (en) 2014-09-08 2016-04-05 Linear Technology Corporation High voltage maximum voltage selector circuit with no quiescent current
CN106972848B (zh) * 2016-01-14 2020-04-28 瑞昱半导体股份有限公司 电压选择电路
US10620299B2 (en) 2017-03-21 2020-04-14 Linear Technology Corporation Unity gain buffer with two states
CN114389450A (zh) * 2020-10-21 2022-04-22 圣邦微电子（北京）股份有限公司 自举式开关变换器及其驱动电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609565A (en) * 1969-12-29 1971-09-28 Ibm Extreme level detector
US3758867A (en) * 1971-10-04 1973-09-11 Us Navy Analog voltage selector circuit with selected voltage detection
US3858199A (en) * 1973-01-03 1974-12-31 Westinghouse Electric Corp Tracking level detector
JPH0656394B2 (ja) * 1983-06-03 1994-07-27 株式会社日立製作所 信号選択回路
JPS62114323A (ja) * 1985-11-13 1987-05-26 Omron Tateisi Electronics Co 出力制御回路
JPH01222583A (ja) * 1988-03-02 1989-09-05 Canon Inc 光電変換装置並びに該装置の蓄積動作を制御する蓄積制御装置
JPH01243720A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 半導体回路とその駆動方法
US5432478A (en) * 1994-01-21 1995-07-11 Analog Devices, Inc. Linear interpolation circuit
JP2000050293A (ja) * 1998-07-30 2000-02-18 Canon Inc 撮像センサ、画像信号処理方法、画像信号処理システム、撮像装置及び記録媒体
JP4323599B2 (ja) * 1998-12-16 2009-09-02 キヤノン株式会社 信号処理装置及び撮像装置
US6496525B1 (en) * 1998-09-21 2002-12-17 Matsushita Electric Industrial Co., Ltd. Laser driver and optical transceiver
US6958644B2 (en) * 2001-01-10 2005-10-25 The Trustees Of Columbia University In The City Of New York Active filter circuit with dynamically modifiable gain
KR100804643B1 (ko) * 2006-11-30 2008-02-20 삼성전자주식회사 전압 레귤레이터, 이를 포함하는 디지털 앰프 및 전압 조절방법

Also Published As

Publication number Publication date
CN103997324A (zh) 2014-08-20
DE102014101840A1 (de) 2014-08-21
DE102014101840B4 (de) 2021-03-18
TW201502532A (zh) 2015-01-16
JP2014161011A (ja) 2014-09-04
US8872549B2 (en) 2014-10-28
JP5781175B2 (ja) 2015-09-16
CN103997324B (zh) 2017-07-04
US20140232435A1 (en) 2014-08-21
DE102014101840A8 (de) 2014-10-30

Similar Documents

Publication Publication Date Title
WO2008013724A2 (en) Improved controller for oring field effect transistor
TWI529398B (zh) 類比式最小或最大電壓選擇器電路
KR20070009712A (ko) 과전류 검출 회로 및 이것을 갖는 전원 장치
JP4842614B2 (ja) 電流検出回路
US20130093474A1 (en) Systems and methods for driving transistors with high threshold voltages
CN104578026A (zh) 半导体装置
US9374074B2 (en) Voltage selection circuit and semiconductor integrated circuit device having the same
US9276534B2 (en) High speed amplifier
US10274981B2 (en) Voltage dropping apparatus, voltage switching apparatus, and internal voltage supply apparatus using the same
US9748946B2 (en) Power supply switching circuit and semiconductor device
JP2012203528A (ja) ボルテージ・レギュレータ
US7642502B2 (en) Photo relay having an insulated gate field effect transistor with variable impedance
US8773168B2 (en) Maximum voltage selection circuit and method and sub-selection circuit
CN108089627B (zh) 参考电压缓冲电路
JP2020036147A (ja) 負荷駆動回路
JP2022531197A (ja) ゲート電流再使用を伴うＧａＮレーザダイオード駆動ＦＥＴ
JP2011199961A (ja) 電源用逆流阻止回路
JP7199325B2 (ja) スイッチ回路
JP5759787B2 (ja) 温度検出回路
JP5524717B2 (ja) 整流回路及び該整流回路の制御回路
TWI664814B (zh) 單向導通裝置
CN117767733A (zh) 半导体装置
CN115706579A (zh) 半导体装置
JP5763970B2 (ja) 電圧検出回路
JP2004145702A (ja) 電圧発生回路