CN107579729B - 差动式开关电路 - Google Patents
差动式开关电路 Download PDFInfo
- Publication number
- CN107579729B CN107579729B CN201610521202.XA CN201610521202A CN107579729B CN 107579729 B CN107579729 B CN 107579729B CN 201610521202 A CN201610521202 A CN 201610521202A CN 107579729 B CN107579729 B CN 107579729B
- Authority
- CN
- China
- Prior art keywords
- transistor
- signal
- terminal
- control
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明提出一种差动式开关电路,其包含:第一电晶体,其第一端耦接第一输入端、第二端耦接第一输出端、且控制端耦接开关信号接收端;第二电晶体,其第一端耦接第二输入端、第二端耦接第二输出端、且控制端耦接开关信号接收端;中央开关元件,位在第一电晶体与第二电晶体两者的控制端之间的信号路径上;以及开关元件控制电路,用于依据开关信号控制中央开关元件。当开关信号导通第一电晶体及第二电晶体时,开关元件控制电路关断中央开关元件,而当开关信号关断第一电晶体及第二电晶体时,开关元件控制电路导通中央开关元件。
Description
技术领域
本发明有关开关电路,尤指一种兼具输入损耗(insertion loss)低与信号隔离度(isolation)高两种优点的差动式开关电路。
背景技术
差动式开关电路是许多电路装置中重要的基本电路。理想上,当开关电路处于导通(on)状态时,信号的输入损耗(insertion loss)应该愈小愈好;而当开关电路处于关断(off)状态时,信号输入端与信号输出端之间的信号隔离度则要愈高愈好。
然而,传统的差动式开关电路难以兼顾低输入损耗与高信号隔离度两种要求,经常会影响到整体电路的运作效能。
发明内容
有鉴于此,如何使差动式开关电路能同时兼具输入损耗低与信号隔离度高两种优点,实为业界有待解决的问题。
本说明书提供一种差动式开关电路的实施例,其包含:一对差动式信号输入端,其包含一第一输入端和一第二输入端;一对差动式信号输出端,其包含一第一输出端和一第二输出端;一开关信号接收端,用于接收控制该差动式开关电路的一开关信号;一第一电晶体,其中,该第一电晶体的一第一端耦接于该第一输入端,该第一电晶体的一第二端耦接于该第一输出端,且该第一电晶体的一控制端耦接于该开关信号接收端;一第二电晶体,其中,该第二电晶体的一第一端耦接于该第二输入端,该第二电晶体的一第二端耦接于该第二输出端,且该第二电晶体的一控制端耦接于该开关信号接收端;一中央开关元件,设置于该第一电晶体与该第二电晶体两者的控制端之间的信号路径上;以及一开关元件控制电路,耦接于该开关信号接收端与该中央开关元件的一控制端之间,能够依据该开关信号产生一控制信号,以控制该中央开关元件;其中,当该开关信号导通该第一电晶体并导通该第二电晶体时,该开关元件控制电路利用该控制信号关断该中央开关元件,而当该开关信号关断该第一电晶体并关断该第二电晶体时,该开关元件控制电路利用该控制信号导通该中央开关元件。
上述实施例的优点之一,是差动式开关电路能够在处于导通状态时将输入信号的输入损耗降到最低,并能够在处于关断状态时将信号隔离度有效提高。
本发明的其他优点将搭配以下的说明和图式进行更详细的解说。
附图说明
图1至图6为本发明不同实施例的差动式开关电路简化后的功能方块图。
符号说明
100、400 差动式开关电路(differential switch circuit)
112 第一输入端(first input terminal)
114 第二输入端(second input terminal)
122 第一输出端(first output terminal)
124 第二输出端(second output terminal)
130 开关信号接收端(switch signal receiving terminal)
140、440 第一电晶体(first transistor)
150、450 第二电晶体(second transistor)
160 中央开关元件(central switch element)
170 开关元件控制电路(switch element control circuit)
CTL 控制信号(control circuit)
SIN 第一输入信号(first input signal)
SIP 第二输入信号(second input signal)
SON 第一输出信号(first output signal)
SOP 第二输出信号(second output signal)
SW 开关信号(switch signal)
具体实施方式
以下将配合相关图式来说明本发明的实施例。在图式中,相同的标号表示相同或类似的元件或方法流程。
图1为本发明一实施例的差动式开关电路100简化后的功能方块图。
如图1所示,差动式开关电路100包含由一第一输入端112和一第二输入端114所组成的一对差动式信号输入端,以及由一第一输出端122和一第二输出端124所组成的一对差动式信号输出端。另外,差动式开关电路100还包含一开关信号接收端130、一第一电晶体140、一第二电晶体150、一中央开关元件160、以及一开关元件控制电路170。
开关信号接收端130用于接收控制差动式开关电路100的一开关信号SW。第一电晶体140的一第一端耦接于第一输入端112,第一电晶体140的一第二端耦接于第一输出端122,且第一电晶体140的一控制端耦接于开关信号接收端130。第二电晶体150的一第一端耦接于第二输入端114,第二电晶体150的一第二端耦接于第二输出端124,且第二电晶体150的一控制端耦接于开关信号接收端130。中央开关元件160设置于第一电晶体140与第二电晶体150两者的控制端之间的信号路径上,并受控于一控制信号CTL。开关元件控制电路170耦接于开关信号接收端130与中央开关元件160的一控制端之间,能够依据开关信号SW产生控制信号CTL,以控制中央开关元件160。
在运作时,第一输入端112和第二输入端114分别用来接收一对差动式输入信号中的一第一输入信号SIN和一第二输入信号SIP。当差动式开关电路100被导通时,第一输出端122和第二输出端124分别用来输出一第一输出信号SON和一第二输出信号SOP,以形成一对差动式输出信号。
当开关信号SW被用来导通差动式开关电路100时,开关信号SW会导通第一电晶体140并同时导通第二电晶体150,使得第一输出端122和第二输出端124分别输出第一输出信号SON和第二输出信号SOP。此时,开关元件控制电路170会利用控制信号CTL关断中央开关元件160,以使得第一电晶体140与第二电晶体150两者的控制端之间形成断路而无法导通。在此情况下,相当于是第一电晶体140与第二电晶体150两者的控制端之间具有很大的电阻值。
如此一来,第一电晶体140与第二电晶体150两者的控制端之间就不会形成虚拟接地(virtual ground),可有效降低第一电晶体140和第二电晶体150的寄生效应,进而降低差动式开关电路100在导通状态时的输入损耗。
当开关信号SW被用来关断差动式开关电路100时,开关信号SW会关断第一电晶体140并同时关断第二电晶体150,使得第一输出端122和第二输出端124停止输出前述的差动式输出信号。此时,开关元件控制电路170会利用控制信号CTL导通中央开关元件160,以使得第一电晶体140与第二电晶体150两者的控制端之间形成通路。在此情况下,第一电晶体140与第二电晶体150两者的控制端之间会形成虚拟接地的效果,能够有效提升第一电晶体140和第二电晶体150的等效对地寄生电容的大小。
如此一来,流经第一电晶体140与第二电晶体150的残余信号会流向前述的虚拟接地处而互相抵销,因此不会流向差动式开关电路100的第一输出端122和一第二输出端124,所以能有效提升差动式开关电路100在关断状态时的信号隔离度。
实作上,前述的第一电晶体140可用各种类型的电晶体来实现,而第二电晶体150则可用与第一电晶体140相同类型的电晶体来实现。中央开关元件160可以用各种能实现开关功能的电路元件来实现,例如各种类型的电晶体。
例如,第一电晶体140和第二电晶体150可用相同类型的N通道(n-channel)场效电晶体来实现。前述的N通道场效电晶体可以是N通道接面场效电晶体(Junction Field-effect Transistor,JFET)或是N通道金氧半场效电晶体(Metal-Oxide-SemiconductorField-Effect Transistor,MOSFET)。
如图2所示,中央开关元件160也可用一N通道场效电晶体来实现,但不局限中央开关元件160的类型是否与第一电晶体140和第二电晶体150相同。
在图2的实施例中,开关元件控制电路170可产生极性与开关信号SW相反的信号,以作为控制信号CTL。如此一来,中央开关元件160便能够在第一电晶体140和第二电晶体150导通时处于关断状态,并在第一电晶体140和第二电晶体150关断时处于导通状态。实作上,开关元件控制电路170可用一反向器(inverter)或一反闸(NOT gate)来实现。
如图3所示,中央开关元件160也可改用一P通道(p-channel)场效电晶体来实现。前述的P通道场效电晶体可以是P通道接面场效电晶体或是P通道金氧半场效电晶体。
在图3的实施例中,开关元件控制电路170可产生极性与开关信号SW相同的信号,以作为控制信号CTL。如此一来,中央开关元件160便能够在第一电晶体140和第二电晶体150导通时处于关断状态,并在第一电晶体140和第二电晶体150关断时处于导通状态。实作上,开关元件控制电路170可用一单纯的导线、两个串连的反向器、一缓冲电路、或其他适当的电路来实现。
图4为本发明另一实施例的差动式开关电路400简化后的功能方块图。差动式开关电路400利用第一电晶体440和第二电晶体450来取代前述的第一电晶体140和第二电晶体150,且第一电晶体440和第二电晶体450都是用P通道场效电晶体来实现。
前述有关图1中的元件的连接关系、实施方式、运作方式、以及相关优点等说明,亦适用于图4的实施例。为简洁起见,在此不重复叙述。
与前述实施例类似,当开关信号SW被用来导通差动式开关电路400时,开关信号SW会导通第一电晶体440并同时导通第二电晶体450,使得第一输出端122和第二输出端124分别输出第一输出信号SON和第二输出信号SOP。此时,开关元件控制电路170会利用控制信号CTL关断中央开关元件160,以使得第一电晶体440与第二电晶体450两者的控制端之间形成断路而无法导通。在此情况下,相当于是第一电晶体440与第二电晶体450两者的控制端之间具有很大的电阻值。
如此一来,第一电晶体440与第二电晶体450两者的控制端之间就不会形成虚拟接地,可有效降低第一电晶体440和第二电晶体450的寄生效应,进而降低差动式开关电路400在导通状态时的输入损耗。
当开关信号SW被用来关断差动式开关电路400时,开关信号SW会关断第一电晶体440并同时关断第二电晶体450,使得第一输出端122和第二输出端124停止输出前述的差动式输出信号。此时,开关元件控制电路170会利用控制信号CTL导通中央开关元件160,以使得第一电晶体440与第二电晶体450两者的控制端之间形成通路。在此情况下,第一电晶体440与第二电晶体450两者的控制端之间会形成虚拟接地的效果,能够有效提升第一电晶体440和第二电晶体450的等效对地寄生电容的大小。
如此一来,流经第一电晶体440与第二电晶体450的残余信号会流向前述的虚拟接地处而互相抵销,因此不会流向差动式开关电路400的第一输出端122和一第二输出端124,所以能有效提升差动式开关电路400在关断状态时的信号隔离度。
如图5所示,差动式开关电路400的中央开关元件160也可用一P道场效电晶体来实现,但不局限中央开关元件160的类型是否与第一电晶体440和第二电晶体450相同。在此情况下,与图2的实施例相同,开关元件控制电路170可产生极性与开关信号SW相反的信号,以作为控制信号CTL,使得中央开关元件160能够在第一电晶体440和第二电晶体450导通时处于关断状态,并在第一电晶体440和第二电晶体450关断时处于导通状态。
如图6所示,差动式开关电路400的中央开关元件160也可改用一N通道场效电晶体来实现。在此情况下,与图3的实施例相同,开关元件控制电路170可产生极性与开关信号SW相同的信号,以作为控制信号CTL,使得中央开关元件160能够在第一电晶体440和第二电晶体450导通时处于关断状态,并在第一电晶体440和第二电晶体450关断时处于导通状态。
在说明书及申请专利范围中使用了某些词汇来指称特定的元件,而本领域内的技术人员可能会用不同的名词来称呼同样的元件。本说明书及申请专利范围并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的基准。在说明书及申请专利范围中所提及的「包含」为开放式的用语,应解释成「包含但不限定于」。另外,「耦接」一词在此包含任何直接及间接的连接手段。因此,若文中描述第一元件耦接于第二元件,则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件,或通过其它元件或连接手段间接地电性或信号连接至第二元件。
以上仅为本发明的较佳实施例,凡依本发明请求项所做的等效变化与修改,皆应属本发明的涵盖范围。
Claims (9)
1.一种差动式开关电路(100;400),包含:
一对差动式信号输入端,其包含一第一输入端(112)和一第二输入端(114);
一对差动式信号输出端,其包含一第一输出端(122)和一第二输出端(124);
一开关信号接收端(130),用于接收控制该差动式开关电路(100;400)的一开关信号(SW);
一第一电晶体(140;440),其中,该第一电晶体(140;440)的一第一端耦接于该第一输入端(112),该第一电晶体(140;440)的一第二端耦接于该第一输出端(122),且该第一电晶体(140;440)的一控制端耦接于该开关信号接收端(130);
一第二电晶体(150;450),其中,该第二电晶体(150;450)的一第一端耦接于该第二输入端(114),该第二电晶体(150;450)的一第二端耦接于该第二输出端(124),且该第二电晶体(150;450)的一控制端耦接于该开关信号接收端(130);
一中央开关元件(160),设置于该第一电晶体(140;440)与该第二电晶体(150;450)两者的控制端之间的信号路径上;以及
一开关元件控制电路(170),耦接于该开关信号接收端(130)与该中央开关元件(160)的一控制端之间,能够依据该开关信号(SW)产生一控制信号(CTL),以控制该中央开关元件(160);
其中,当该开关信号(SW)导通该第一电晶体(140;440)并导通该第二电晶体(150;450)时,该开关元件控制电路(170)利用该控制信号(CTL)关断该中央开关元件(160),而当该开关信号(SW)关断该第一电晶体(140;440)并关断该第二电晶体(150;450)时,该开关元件控制电路(170)利用该控制信号(CTL)导通该中央开关元件(160)。
2.根据权利要求1所述的差动式开关电路(100;400),其中,该第一电晶体(140)和该第二电晶体(150)都是N通道场效电晶体,而该中央开关元件(160)也是一N通道场效电晶体。
3.根据权利要求2所述的差动式开关电路(100;400),其中,该开关元件控制电路(170)能够产生一极性与该开关信号(SW)相反的信号,以作为该控制信号(CTL)。
4.根据权利要求1所述的差动式开关电路(100;400),其中,该第一电晶体(140)和该第二电晶体(150)都是N通道场效电晶体,而该中央开关元件(160)是一P通道场效电晶体。
5.根据权利要求4所述的差动式开关电路(100;400),其中,该开关元件控制电路(170)能够产生一极性与该开关信号(SW)相同的信号,以作为该控制信号(CTL)。
6.根据权利要求1所述的差动式开关电路(100;400),其中,该第一电晶体(140)和该第二电晶体(150)都是P通道场效电晶体,而该中央开关元件(160)也是一P通道场效电晶体。
7.根据权利要求6所述的差动式开关电路(100;400),其中,该开关元件控制电路(170)能够产生一极性与该开关信号(SW)相反的信号,以作为该控制信号(CTL)。
8.根据权利要求1所述的差动式开关电路(100;400),其中,该第一电晶体(140)和该第二电晶体(150)都是P通道场效电晶体,而该中央开关元件(160)是一N通道场效电晶体。
9.根据权利要求8所述的差动式开关电路(100;400),其中,该开关元件控制电路(170)能够产生一极性与该开关信号(SW)相同的信号,以作为该控制信号(CTL)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610521202.XA CN107579729B (zh) | 2016-07-04 | 2016-07-04 | 差动式开关电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610521202.XA CN107579729B (zh) | 2016-07-04 | 2016-07-04 | 差动式开关电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107579729A CN107579729A (zh) | 2018-01-12 |
CN107579729B true CN107579729B (zh) | 2021-11-26 |
Family
ID=61049305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610521202.XA Active CN107579729B (zh) | 2016-07-04 | 2016-07-04 | 差动式开关电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107579729B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806802A (en) * | 1986-08-29 | 1989-02-21 | Mitsubishi Denki Kabushiki Kaisha | CMOS circuit having shoot through current control |
US7705669B2 (en) * | 2008-05-06 | 2010-04-27 | Himax Media Solutions, Inc. | Preamplifier and method for calibrating offsets therein |
CN101803200A (zh) * | 2008-10-06 | 2010-08-11 | 松下电器产业株式会社 | 差动开关、d/a转换器、半导体集成电路及通信机器 |
CN103001618A (zh) * | 2012-11-02 | 2013-03-27 | 长沙景嘉微电子股份有限公司 | 一种寄生效应低品质因数高的差分开关电容结构 |
CN103620960A (zh) * | 2011-06-23 | 2014-03-05 | 松下电器产业株式会社 | 差动开关驱动电路以及电流舵型数字/模拟变换器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008084583A1 (ja) * | 2007-01-10 | 2008-07-17 | Panasonic Corporation | 電流スイッチ回路及びそれを用いたd/aコンバータ、半導体集積回路及び通信機器 |
JP2009303121A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 演算増幅器回路、その演算増幅器回路を用いた液晶表示装置の駆動方法 |
-
2016
- 2016-07-04 CN CN201610521202.XA patent/CN107579729B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806802A (en) * | 1986-08-29 | 1989-02-21 | Mitsubishi Denki Kabushiki Kaisha | CMOS circuit having shoot through current control |
US7705669B2 (en) * | 2008-05-06 | 2010-04-27 | Himax Media Solutions, Inc. | Preamplifier and method for calibrating offsets therein |
CN101803200A (zh) * | 2008-10-06 | 2010-08-11 | 松下电器产业株式会社 | 差动开关、d/a转换器、半导体集成电路及通信机器 |
CN103620960A (zh) * | 2011-06-23 | 2014-03-05 | 松下电器产业株式会社 | 差动开关驱动电路以及电流舵型数字/模拟变换器 |
CN103001618A (zh) * | 2012-11-02 | 2013-03-27 | 长沙景嘉微电子股份有限公司 | 一种寄生效应低品质因数高的差分开关电容结构 |
Also Published As
Publication number | Publication date |
---|---|
CN107579729A (zh) | 2018-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6529435B2 (ja) | ワイドコモンモードレンジ送信ゲート | |
US8212604B2 (en) | T switch with high off state isolation | |
US8149042B2 (en) | Analog switch for signal swinging between positive and negative voltages | |
US8847667B2 (en) | RF switch circuit including a series connection of a plurality of transistors, RF switch including an RF switch circuit and method for switching RF signals | |
USRE46490E1 (en) | Semiconductor device | |
US10103722B2 (en) | Differential switch circuit | |
US20160094217A1 (en) | Driver circuit including driver transistors with controlled body biasing | |
US8710541B2 (en) | Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices | |
US9209800B2 (en) | High freuency semiconductor switch and wireless device | |
JP2014042239A5 (zh) | ||
US20130249621A1 (en) | Methods and apparatus for voltage selection for a mosfet switch device | |
CN107579729B (zh) | 差动式开关电路 | |
JP2012065185A (ja) | レベルシフト回路 | |
US20170026042A1 (en) | Level shifting circuit and method for the same | |
US20120319671A1 (en) | Power generating circuit and switching circuit | |
JP2013179571A (ja) | レベルシフト回路 | |
US20160269023A1 (en) | Semiconductor switch and switching system | |
US9772640B2 (en) | Voltage selecting circuit capable of successfully turning on internal transistor even if the difference between input voltages is less than threshold voltage of internal transistor | |
US9374047B2 (en) | Buffer circuit | |
JP2008109591A (ja) | 半導体スイッチ集積回路 | |
JP5498825B2 (ja) | 半導体スイッチ集積回路 | |
JP2007295570A5 (zh) | ||
US8742813B2 (en) | Inverter and switching circuit | |
US10601423B2 (en) | Low-voltage differential signaling (differential signaling) driver circuit and method of enabling and disabling a differential signaling driver circuit | |
US8040172B2 (en) | Logic level converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |