CN107102673B - 具有迟滞功能的欠压锁定电路 - Google Patents

具有迟滞功能的欠压锁定电路 Download PDF

Info

Publication number
CN107102673B
CN107102673B CN201710481501.XA CN201710481501A CN107102673B CN 107102673 B CN107102673 B CN 107102673B CN 201710481501 A CN201710481501 A CN 201710481501A CN 107102673 B CN107102673 B CN 107102673B
Authority
CN
China
Prior art keywords
nmos tube
tube
drain electrode
nmos
gate terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710481501.XA
Other languages
English (en)
Other versions
CN107102673A (zh
Inventor
胡水根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201710481501.XA priority Critical patent/CN107102673B/zh
Publication of CN107102673A publication Critical patent/CN107102673A/zh
Application granted granted Critical
Publication of CN107102673B publication Critical patent/CN107102673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种电路，尤其是一种具有迟滞功能的欠压锁定电路，属于欠压锁定电路的技术领域。按照本发明提供的技术方案，所述具有迟滞功能的欠压锁定电路，包括用于连接工作电源并判断所述工作电源是否处于欠压工作状态的比较器电路以及用于形成工作电源的上升电压与下降电压之间迟滞的迟滞电路，所述比较器电路通过迟滞电路与输出缓冲电路电连接，所述输出缓冲电路能对迟滞电路输出的迟滞电压进行整形缓冲后输出。本发明结构简单，功耗小，能有效节约芯片面积，与CMOS工艺兼容性好，能有效防止芯片出现的反复开启与关断，安全可靠。

Description

具有迟滞功能的欠压锁定电路
技术领域
本发明涉及一种电路，尤其是一种具有迟滞功能的欠压锁定电路，属于欠压锁定电路的技术领域。
背景技术
电源管理类芯片的目的是为应用系统提供稳定可靠的电源供应，任何供电不稳定的现象都可能对应用系统造成严重影响。尤其在电源管理芯片的启动过程中，最容易出现供电不稳定的现象，原因在于：电源管理芯片启动过程中，外部电源通过电源管理芯片对输入端的电容进行充电，使电源管理芯片电源电压稳定上升，当升至其开启电压时，电源管理芯片开始工作，电源管理芯片的内部电路或者负载从充电电容抽取电流，可能将电源管理芯片的电源电压拉低至开启电压以下，导致电源管理芯片出现误动作现象。
为了保证电源管理芯片顺利启动并稳定工作，需要欠压锁定(UVLO)电路检测电源管理芯片的供电电源，在电源足以驱动电源管理芯片稳定工作之前，锁定电源管理芯片的内部控制信号，使其不动作。欠压锁定就是指当电源电压低于某一值时，电源管理芯片不工作，处于保护状态。
在电源管理芯片中，电压的稳定尤为重要，因此需要在电源管理芯片内部集成欠压锁定电路来提高电源的可靠性和安全性。而对于其它的集成电路，为提高电路的可靠性和稳定性，欠压锁定电路同样十分重要。
传统的欠压锁定电路要求简单、实用，但忽略了欠压锁定电路的功耗，使系统在正常工作时，任然有较大的静态功耗，这样就降低了电源的工作效率，且增加了电源管理芯片散热系统的负担，影响系统的稳定性。具体来说，传统的欠压锁定电路一般将采样的芯片电源电压与基准电压通过比较器进行比较来判断是否欠压，此方法的缺点是需要实现基准电路和比较器电路，电路结构复杂，功耗较大。为了简化电路，人们提出了多种结构，但这些新型电路结构大多采用了双极型晶体管，与现在的主流CMOS工艺兼容性不佳。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有迟滞功能的欠压锁定电路，其结构简单，功耗小，能有效节约芯片面积，与CMOS工艺兼容性好，能有效防止芯片出现的反复开启与关断，安全可靠。
按照本发明提供的技术方案，所述具有迟滞功能的欠压锁定电路，包括用于连接工作电源并判断所述工作电源是否处于欠压工作状态的比较器电路以及用于形成工作电源的上升电压与下降电压之间迟滞的迟滞电路，所述比较器电路通过迟滞电路与输出缓冲电路电连接，所述输出缓冲电路能对迟滞电路输出的迟滞电压进行整形缓冲后输出。
所述比较器电路包括由NMOS管MN1与NMOS管MN2构成的差分对，所述NMOS管MN1的源极端接地，NMOS管MN1的栅极端与NMOS管MN2的栅极端、NMOS管MN1的漏极端以及电阻R1的一端连接，电阻R1的另一端与PMOS管MP1的源极端、PMOS管MP2的源极端、电阻R3的一端以及工作电源VDD连接；
PMOS管MP1的栅极端与PMOS管MP1的漏极端、NMOS管MN2的漏极端以及PMOS管MP2的栅极端连接，NMOS管MN2的源极端接地，PMOS管MP2的漏极端与NMOS管MN3的漏极端以及迟滞电路的一输入端连接，NMOS管MN3的源极端接地，NMOS管MN3的栅极端与电阻R2的一端、电阻R3的另一端、NMOS管NM4的栅极端以及迟滞电路的另一输入端连接，电阻R2的另一端接地，NMOS管MN4的源极端接地。
所述迟滞电路包括NMOS管MN5以及NMOS管MN6，NMOS管MN6的源极端接地，NMOS管MN6的漏极端与NMOS管MN5的源极端连接，NMOS管MN5的漏极端与反相器NV1的输入端连接，反相器NV1的输出端与输出缓冲电路的输入端以及NMOS管MN5的栅极端连接，NMOS管MN6的栅极端、NMOS管MN5的漏极端分别与比较器电路连接。
所述反相器NV1包括上拉PMOS管MP以及下拉NMOS管MN，上拉PMOS管的源极端与工作电源VDD连接，上拉PMOS管MP的栅极端与下拉NMOS管MN的栅极端连接，下拉NMOS管MN的源极端接地，下拉NMOS管MN的漏极端与上拉PMOS管MP的漏极端连接后与NMOS管MN5的栅极端以及输出缓冲电路连接，上拉PMOS管MP的栅极端、下拉NMOS管MN的栅极端与NMOS管MN5的漏极端连接。
所述输出缓冲电路包括PMOS管MP3、NMOS管MN7以及NMOS管MN8，所述PMOS管MP3的栅极端与迟滞电路的输出端连接，PMOS管MP3的源极端与电容C1的一端以及工作电源，电容C1的另一端与反相器INV2的输入端、PMOS管MP3的漏极端、NMOS管MN7的漏极端、NMOS管MN7的栅极端以及NMOS管MN8的栅极端连接，NMOS管MN7的源极端与NMOS管MN8的漏极端连接，NMOS管MN8的源极端接地，反相器INV2的输出端与反相器INV3的输入端连接，反相器INV3的输出端与反相器INV4的输入端连接，反相器INV4的输出端输出整形缓冲后的电压。
本发明的优点：所述的欠压锁定电路利用电阻分压及反相器自身的翻转阈值作为参考，去掉了传统欠压锁定电路所需的基准电路，并将比较器电路中的双极型晶体管改为CMOS管，从而不仅简化了欠压锁定电路结构，减小了电路功耗和芯片版图面积，同时还与主流CMOS工艺完全兼容，大大提高了该电路的应用范围，从而使该电路不仅适用于电源管理芯片，也适用于其他需要进行欠压保护的集成电路。
附图说明
图1为本发明的结构框图。
图2为本发明的电路原理图。
图3为本发明反相器的电路原理图。
图4为本发明实现迟滞能力的仿真示意图。
附图标记说明：1-比较器电路、2-迟滞电路以及3-输出缓冲电路。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：为了能有效防止芯片出现的反复开启与关断，本发明包括用于连接工作电源并判断所述工作电源是否处于欠压工作状态的比较器电路1以及用于形成工作电源的上升电压与下降电压之间迟滞的迟滞电路2，所述比较器电路1通过迟滞电路2与输出缓冲电路3电连接，所述输出缓冲电路3能对迟滞电路2输出的迟滞电压进行整形缓冲后输出。
具体地，由于工作电源的输入工作电压存在一定的波动，通过迟滞电路2能免受输入工作电压的小幅波动影响，通过输出缓冲电路3能使得输出的电压能满足后续电路的工作要求。
如图2所示，所述比较器电路1包括由NMOS管MN1与NMOS管MN2构成的差分对，所述NMOS管MN1的源极端接地，NMOS管MN1的栅极端与NMOS管MN2的栅极端、NMOS管MN1的漏极端以及电阻R1的一端连接，电阻R1的另一端与PMOS管MP1的源极端、PMOS管MP2的源极端、电阻R3的一端以及工作电源VDD连接；
PMOS管MP1的栅极端与PMOS管MP1的漏极端、NMOS管MN2的漏极端以及PMOS管MP2的栅极端连接，NMOS管MN2的源极端接地，PMOS管MP2的漏极端与NMOS管MN3的漏极端以及迟滞电路2的一输入端连接，NMOS管MN3的源极端接地，NMOS管MN3的栅极端与电阻R2的一端、电阻R3的另一端、NMOS管NM4的栅极端以及迟滞电路2的另一输入端连接，电阻R2的另一端接地，NMOS管MN4的源极端接地。
本发明实施例中，NMOS管MN1与NMOS管MN2构成差分对，PMOS管MP1与PMOS管MP2也构成差分对，同时，NMOS管NM3与NMOS管MN4也构成差分对。NMOS管MN1的栅极端与NMOS管MN2的栅极端、NMOS管MN1的漏极端以及电阻R1的一端连接后形成节点A；PMOS管MP1的栅极端与PMOS管MP1的漏极端、PMOS管MP2的栅极端以及NMOS管MN2的漏极端相互连接后形成节点B，PMOS管MP2的漏极端与NMOS管MN3的漏极端连接后形成节点C，NMOS管MN3的栅极端与电阻R2的一端、NMOS管MN4的栅极端、NMOS管MN4的漏极端以及电阻R3的另一端相互连接后形成节点D。具体实施时，通过调整电阻R1的阻值、电阻R2的阻值、电阻R3的阻值以及NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、PMOS管MP1、PMOS管MP2对应的长宽比能得到比较器电路1的不同比较点电压。对于一个确定或使用的比较器电路1，上述电阻R1的阻值、电阻R2的阻值、电阻R3的阻值以及NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、PMOS管MP1、PMOS管MP2对应的长宽比在确定后保持不变。
进一步地，所述迟滞电路2包括NMOS管MN5以及NMOS管MN6，NMOS管MN6的源极端接地，NMOS管MN6的漏极端与NMOS管MN5的源极端连接，NMOS管MN5的漏极端与反相器NV1的输入端连接，反相器NV1的输出端与输出缓冲电路3的输入端以及NMOS管MN5的栅极端连接，NMOS管MN6的栅极端、NMOS管MN5的漏极端分别与比较器电路1连接。
本发明实施例中，NMOS管MN5的漏极端与节点C连接，NMOS管MN6的栅极端与节点D连接。比较器电路1比较后，迟滞电路2通过设置NMOS管MN5和NMOS管MN6的宽长比及反相器INV1的尺寸，则可以设置合适的迟滞电压值，在设定一定的迟滞电压值后，工作电源VDD的电压在电压上升和电压下降过程中的开启点存在迟滞，从而可以使电源电压出现的波动小于迟滞电压值时，欠压锁定电压保持原先的工作状态，不会出现频繁的状态切换，从而避免了电路的异常工作。
具体实施时，所述反相器NV1包括上拉PMOS管MP以及下拉NMOS管MN，上拉PMOS管的源极端与工作电源VDD连接，上拉PMOS管MP的栅极端与下拉NMOS管MN的栅极端连接，下拉NMOS管MN的源极端接地，下拉NMOS管MN的漏极端与上拉PMOS管MP的漏极端连接后与NMOS管MN5的栅极端以及输出缓冲电路3连接，上拉PMOS管MP的栅极端、下拉NMOS管MN的栅极端与NMOS管MN5的漏极端连接。
本发明实施例中，上拉PMOS管MP的栅极端与下拉NMOS管MN的栅极端相互连接后形成反相器INV1的输入端，上拉PMOS管MP的漏极端与下拉NMOS管MN的漏极端相互连接后形成反相器INV1的输出端。
所述输出缓冲电路3包括PMOS管MP3、NMOS管MN7以及NMOS管MN8，所述PMOS管MP3的栅极端与迟滞电路2的输出端连接，PMOS管MP3的源极端与电容C1的一端以及工作电源，电容C1的另一端与反相器INV2的输入端、PMOS管MP3的漏极端、NMOS管MN7的漏极端、NMOS管MN7的栅极端以及NMOS管MN8的栅极端连接，NMOS管MN7的源极端与NMOS管MN8的漏极端连接，NMOS管MN8的源极端接地，反相器INV2的输出端与反相器INV3的输入端连接，反相器INV3的输出端与反相器INV4的输入端连接，反相器INV4的输出端输出整形缓冲后的电压。
本发明实施例中，反相器INV2、反相器INV3以及反相器INV4具体可以采用与反相器INV1相同的电路结构，具体可以参考上述的说明，此处不再赘述。PMOS管MP3的栅极端与反相器INV1的输出端以及NMOS管MN5的栅极端连接后形成节点E，电容C1与反相器INV2的输入端、PMOS管MP3的漏极端、NMOS管MN7的漏极端、NMOS管MN7的栅极端以及NMOS管MN8的栅极端相互连接后形成节点F。
具体地，节点D通过串接在工作电源VDD与地之间的电阻R2、电阻R3分压，并通过NMOS管MN4的导通电压设定了一个比较电压值，同时可以起到电路起始工作时提供初始工作电压的作用，节点A与节点D点设定的比较电压值通过镜像进行比较，当工作电源VDD的电压低于设定的比较电压值时，即电路工作在欠压状态时，流经NMOS管MN2支路的电流大于流经NMOS管MN3支路的电流，节点B的电压被拉低为低电平，相应地PMOS管MP2导通，将节点C电压上拉为高电平，经过反相器INV1后的节点E则为低电平，此时PMOS管MP3管导通，将节点F上拉为高电平，节点F经过反相器INV2、反相器INV3以及反相器INV4后转化为低电平输出，即VOUT输出电压为低电平，此时，电路工作在欠压状态；当工作电源VDD的电压高于设定的比较电压值时，即电路工作脱离欠压状态进入正常工作状态时，VOUT输出电压为高电平，NMOS管MN5、NMOS管MN6以及反相器INV1构成了比较器电路1的迟滞，通过设置NMOS管MN5和NMOS管MN6的宽长比及反相器INV1的尺寸，则可以设置合适的迟滞电压值，以避免工作电源VDD的电压出现轻微波动时干扰欠压锁定电路正常工作。
输出缓冲电路3通过反相器INV2、反相器INV3以及反相器INV4对输出波形进行整形，使输出较为平缓的高低电平波形形状整形为更为理想的输出波形，以便满足更为高速的信号传输要求，同时多级反相器提供了缓冲作用，为后续电路的输出驱动提供了较好的调节余地。
如图4所示，为本发明所述的具有迟滞功能的欠压锁定电路其仿真结果，通过该仿真结果波形图可以表明，该电路具有欠压锁定功能，同时上升锁定电压VTHUP与下降锁定电压VTHDOWN的不同表明该电路兼具迟滞功能，其迟滞电压为上述两者的差值VTHHYS。具体地，仿真时模拟实际应用中的电源电压上升速度，通过设置以一定斜率上升及下降的电源电压波形来进行模拟仿真，并查看VOUT点的输出电平何时出现翻转，从而确定上升锁定电压VTHUP与下降锁定电压VTHDOWN，通过调节NMOS管MN5和NMOS管MN6以及反相器INV1的尺寸则可以设置相应的迟滞电压值，该迟滞电压为上升锁定电压和下降锁定电压的差值。
本发明所述的欠压锁定电路利用电阻分压及反相器自身的翻转阈值作为参考，去掉了传统欠压锁定电路所需的基准电路，并将比较器电路中的双极型晶体管改为CMOS管，从而不仅简化了欠压锁定电路结构，减小了电路功耗和芯片版图面积，同时还与主流CMOS工艺完全兼容，大大提高了该电路的应用范围，从而使该电路不仅适用于电源管理芯片，也适用于其他需要进行欠压保护的集成电路。

Claims (4)

1.一种具有迟滞功能的欠压锁定电路，其特征是：包括用于连接工作电源VDD并判断所述工作电源VDD是否处于欠压工作状态的比较器电路（1）以及用于形成工作电源VDD的上升电压与下降电压之间迟滞的迟滞电路（2），所述比较器电路（1）通过迟滞电路（2）与输出缓冲电路（3）电连接，所述输出缓冲电路（3）能对迟滞电路（2）输出的迟滞电压进行整形缓冲后输出；
所述迟滞电路（2）包括NMOS管MN5以及NMOS管MN6，NMOS管MN6的源极端接地，NMOS管MN6的漏极端与NMOS管MN5的源极端连接，NMOS管MN5的漏极端与反相器NV1的输入端连接，反相器NV1的输出端与输出缓冲电路（3）的输入端以及NMOS管MN5的栅极端连接，NMOS管MN6的栅极端、NMOS管MN5的漏极端分别与比较器电路（1）连接。
2.根据权利要求1所述的具有迟滞功能的欠压锁定电路，其特征是：所述比较器电路（1）包括由NMOS管MN1与NMOS管MN2构成的差分对，所述NMOS管MN1的源极端接地，NMOS管MN1的栅极端与NMOS管MN2的栅极端、NMOS管MN1的漏极端以及电阻R1的一端连接，电阻R1的另一端与PMOS管MP1的源极端、PMOS管MP2的源极端、电阻R3的一端以及工作电源VDD连接；
PMOS管MP1的栅极端与PMOS管MP1的漏极端、NMOS管MN2的漏极端以及PMOS管MP2的栅极端连接，NMOS管MN2的源极端接地，PMOS管MP2的漏极端与NMOS管MN3的漏极端以及迟滞电路（2）的一输入端连接，NMOS管MN3的源极端接地，NMOS管MN3的栅极端与电阻R2的一端、电阻R3的另一端、NMOS管MN4的栅极端以及迟滞电路（2）的另一输入端连接，电阻R2的另一端接地，NMOS管MN4的源极端接地。
3.根据权利要求1所述的具有迟滞功能的欠压锁定电路，其特征是：所述反相器NV1包括上拉PMOS管MP以及下拉NMOS管MN，上拉PMOS管的源极端与工作电源VDD连接，上拉PMOS管MP的栅极端与下拉NMOS管MN的栅极端连接，下拉NMOS管MN的源极端接地，下拉NMOS管MN的漏极端与上拉PMOS管MP的漏极端连接后与NMOS管MN5的栅极端以及输出缓冲电路（3）连接，上拉PMOS管MP的栅极端、下拉NMOS管MN的栅极端与NMOS管MN5的漏极端连接。
4.根据权利要求1所述的具有迟滞功能的欠压锁定电路，其特征是：所述输出缓冲电路（3）包括PMOS管MP3、NMOS管MN7以及NMOS管MN8，所述PMOS管MP3的栅极端与迟滞电路（2）的输出端连接，PMOS管MP3的源极端与电容C1的一端以及工作电源VDD，电容C1的另一端与反相器INV2的输入端、PMOS管MP3的漏极端、NMOS管MN7的漏极端、NMOS管MN7的栅极端以及NMOS管MN8的栅极端连接，NMOS管MN7的源极端与NMOS管MN8的漏极端连接，NMOS管MN8的源极端接地，反相器INV2的输出端与反相器INV3的输入端连接，反相器INV3的输出端与反相器INV4的输入端连接，反相器INV4的输出端输出整形缓冲后的电压。
CN201710481501.XA 2017-06-22 2017-06-22 具有迟滞功能的欠压锁定电路 Active CN107102673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710481501.XA CN107102673B (zh) 2017-06-22 2017-06-22 具有迟滞功能的欠压锁定电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710481501.XA CN107102673B (zh) 2017-06-22 2017-06-22 具有迟滞功能的欠压锁定电路

Publications (2)

Publication Number Publication Date
CN107102673A CN107102673A (zh) 2017-08-29
CN107102673B true CN107102673B (zh) 2018-07-20

Family

ID=59663975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710481501.XA Active CN107102673B (zh) 2017-06-22 2017-06-22 具有迟滞功能的欠压锁定电路

Country Status (1)

Country Link
CN (1) CN107102673B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109842093B (zh) * 2019-03-26 2024-08-09 江苏集萃微纳自动化系统与装备技术研究所有限公司 一种欠压锁定电路及开关电源芯片
CN112349234B (zh) * 2019-08-09 2024-04-26 奇景光电股份有限公司 源极驱动器及其输出缓冲器
CN111509694B (zh) * 2020-04-02 2022-08-05 无锡艾为集成电路技术有限公司 芯片、欠压锁存电路及其工作方法
CN111506149B (zh) * 2020-04-24 2021-12-07 江苏芯力特电子科技有限公司 一种高精度高可靠性欠压保护电路
CN113783160B (zh) * 2021-11-11 2022-04-01 浙江大学 欠压保护电路及功率模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202443265U (zh) * 2012-01-04 2012-09-19 浙江商业职业技术学院 一种带有温度补偿和基准电压电路的欠压锁定电路
CN102830743A (zh) * 2012-09-17 2012-12-19 电子科技大学 一种欠压锁定电路
CN105024354A (zh) * 2015-08-06 2015-11-04 电子科技大学 一种具有低功耗特性的欠压锁定电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000073B2 (en) * 2008-03-11 2011-08-16 Polar Semiconductor, Inc. Current-mode under voltage lockout circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202443265U (zh) * 2012-01-04 2012-09-19 浙江商业职业技术学院 一种带有温度补偿和基准电压电路的欠压锁定电路
CN102830743A (zh) * 2012-09-17 2012-12-19 电子科技大学 一种欠压锁定电路
CN105024354A (zh) * 2015-08-06 2015-11-04 电子科技大学 一种具有低功耗特性的欠压锁定电路

Also Published As

Publication number Publication date
CN107102673A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
CN107102673B (zh) 具有迟滞功能的欠压锁定电路
CN105529909B (zh) 功率管栅驱动电路及分段驱动方法
CN106325344B (zh) 具有辅助电路的低压差稳压器电路
CN202486643U (zh) 高带宽低压差线性稳压源及系统级芯片
CN105680520B (zh) 一种电动车车载锂电池组的放电电流硬件保护电路
CN102790516B (zh) 用于电源管理的反馈箝位功率mos管驱动电路
CN101571727A (zh) 一种电流型带隙基准源电路启动电路
WO2021008357A1 (zh) 电池保护控制器及电池充放电保护电路
CN103633617B (zh) 一种应用于大功率电机驱动芯片的过流保护检测电路
WO2024174851A1 (zh) 一种具有限流功能的ldo电路、芯片及电子设备
CN109116908A (zh) 一种应用于稳压器的限流电路
CN105988495A (zh) 一种ldo过冲保护电路
CN206074715U (zh) 一种直流掉电检测电路
CN103618456B (zh) 一种boost型dc-dc转换器的电源切换电路
CN105024354B (zh) 一种具有低功耗特性的欠压锁定电路
CN203983941U (zh) 一种应用于大功率电机驱动芯片的过流保护检测电路
CN107528579A (zh) 高速、低功耗电平移位电路
CN102830743B (zh) 一种欠压锁定电路
CN107911110A (zh) 基于输入控制二极管的电平移位电路
CN103631303A (zh) 用于稳压电源芯片的软启动电路
CN207398813U (zh) 过流保护电路和电子设备
CN110308759A (zh) 一种新型电平移位器电路
CN108762360A (zh) 一种功率传输电路
CN107728764A (zh) 电压调节器
CN207117476U (zh) 基于mos管开关电源冷启动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant