CN111506149B - 一种高精度高可靠性欠压保护电路 - Google Patents

Abstract

本发明公开了一种高精度高可靠性的欠压保护电路。包括分压电路、比较电路和输出整形电路，分压电路线性检测电源电压VCC的大小，然后利用比较电路与带隙基准电压进行比较，再将比较结果进行输出整形，得到一个欠压与否的逻辑控制信号。所述欠压保护电路的比较电路采用高精度迟滞比较器，比较速度快精度高，可使用内部比较器产生欠压阈值迟滞区间，电流比较级配合下拉电阻R4的使用，解决了当电源电压VCC过低时比较器可能由于偏置电流和参考电压的异常而输出错误的情况。所述欠压保护增加外部控制信号EN，可关断欠压保护电路。所述欠压保护电路兼具精度高、速度快的优势，电路的高稳定性及可靠性也使其应用范围广泛、可移植性强。

Description

一种高精度高可靠性欠压保护电路

技术领域

本发明涉及模拟集成电路技术领域，尤其涉及一种高精度高可靠性欠压保护电路。

背景技术

近几年来，集成电路在便携式消费电子产品、医疗器械设备、工业控制、汽车电子等领域的应用越来越广泛。集成电路都离不开电源供电，而电源电压过低将导致某些电路模块不能正常工作，如果电路长时间处于不正常工作状态可能会对芯片产生不可逆的损害。因此，芯片里面如果集成欠压保护模块，当电源电压低于某个预设的值时输出一个逻辑控制信号关断其他电路系统，可以降低芯片的失效几率，提高整个系统的稳定性。

图1为一种传统的欠压保护电路典型结构。它将电源用电阻分压再与带隙提供的基准电压进行比较来判断电源电压是否正常。这种结构在电源电压过低时，带隙产生的基准电压和偏置电流不可靠，会导致比较器不正常工作而输出错误的逻辑信号，且响应速度受输出级电流分配大小的影响。

除了传统电压比较的欠压保护电路，使用电流比较或利用MOS管的阈值电压产生欠压阈值等方式也可生成欠压保护电路，但这些结构容易受温度影响，精度和可靠性较低。

发明内容

针对现有技术的不足，本发明的目的在于提供一种高精度高可靠性的欠压保护电路，以解决现有技术中存在的精度和可靠性较低的问题。

为实现以上目的，本发明的技术方案如下：

一种高精度高可靠性的欠压保护电路，包括：

分压电路，用于线性检测电源电压VCC的大小；

比较电路，用于将检测到的电源电压VCC与带隙基准电压进行比较；

输出整形电路，用于对电源电压的比较结果进行整形。

进一步的，所述分压电路包括电阻R1、电阻R2、电阻R3、PMOS管MP7和NMOS管MN7；所述电阻R1的第一端接PMOS管MP7的漏端，第二端分别接电阻R2的第一端和比较电路；所述电阻R2的第二端接电阻R3的第一端；所述PMOS管MP7的栅端接使能控制信号EN；所述NMOS管MN7的栅端与输出整形电路连接，漏端接电阻R2的第二端和电阻R3的第一端之间。

进一步的，所述电阻R3的第二端接地GND；所述NMOS管MN7的源端接地GND；所述PMOS管MP7的源端接电源电压VCC。

进一步的，所述比较电路包括电阻R4、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5和PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5和NMOS管MN6；所述电阻R4的第一端分别与PMOS管MP6的漏端、NMOS管MN5的漏端和输出整形电路连接； PMOS管MP1的栅端、PMOS管MP2的漏端、PMOS管MP4的栅端和漏端、PMOS管MP6的栅端和NMOS管MN2的漏端相互连接；PMOS管MP2的栅端、PMOS管MP1的漏端、PMOS管MP3的栅端和漏端、PMOS管MP5的栅端和NMOS管MN1的漏端相互连接；PMOS管MP5的漏端、NMOS管MN4的漏端、NMOS管MN4的栅端和NMOS管MN5的栅端相互连接；PMOS管MP6的漏端和NMOS管MN5的漏端连接；NMOS管MN6的栅端接使能控制信号EN，漏端接NMOS管MN3的栅端和带隙基准电流镜像点Ibias；NMOS管MN1的栅端接带隙基准电压Vref；NMOS管MN2的栅端接分压电路电阻R1的第二端和电阻R2的第一端之间；所述NMOS管MN1和MN2的源端与MN3的漏端相互连接。

进一步的，所述电阻R4的第二端接地GND；所述PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5和PMOS管MP6的源端均与电源电压VCC连接；所述NMOS管MN3、NMOS管MN4、NMOS管MN5和NMOS管MN6的源端均接地。

进一步的，所述输出整形电路包括PMOS管MP8、PMOS管MP9、NMOS管MN8和NMOS管MN9；所述PMOS管MP8的栅端分别与PMOS管MP6的漏端、NMOS管MN5的漏端和R4的第一端连接；所述NMOS管MN8的栅端分别与PMOS管MP6的漏端、NMOS管MN5的漏端和R4的第一端连接；所述PMOS管MP8的漏端、MP9的栅端、NMOS管MN8的漏端和MN9的栅端相互连接；所述PMOS管MP8的漏端、MP9的栅端、NMOS管MN8的漏端和MN9的栅端同时连接至NMOS管MN7的栅端；所述PMOS管MP9的漏端连接NMOS管MN9的漏端。

进一步的，所述PMOS管MP8和MP9的源端都接电源电压VCC；所述NMOS管MN8和MN9的源端均接地GND；所述PMOS管MP9的漏端和NMOS管MN9的漏端之间设置有输出节点VOUT。

与现有技术相比，本发明具有以下显著优势：

1、本发明通过分压电路和比较电路的设置，将保护电路设置为高速高精度迟滞比较器结构，欠压比较速度快精度高，欠压的阈值门限精确；2、传统电压比较的欠压保护结构在VCC很低时会出现因带隙不能提供正常的基准电压和偏置电流而使比较器不能正常工作的情况，通过在比较电路上增加电流比较级和下拉电阻，解决了此问题。

附图说明

图1为传统的欠压保护电路结构图。

图2为本实施实例中欠压保护电路的具体电路结构图。

图3为本实施实例中欠压保护电路的工作波形图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图进行详细描述。

图2为本发明的欠压保护电路具体电路结构。它包括分压电路、比较电路、输出整形电路。分压电路，用于线性检测电源电压VCC的大小。比较电路，将检测到的电源电压VCC与带隙基准电压进行比较，检测电源电压VCC是否低于某个预设的值。输出整形电路，将前级的比较结果进行整形，输出一个欠压与否的逻辑电平，并驱动后级电路的运行。

分压电路包括电阻R1~R3（即电阻R1、电阻R2、电阻R3）、PMOS管MP7和NMOS管MN7。

分压电路具体连接方式为：电阻R1的第一端接PMOS管MP7的漏端，第二端接电阻R2的第一端和比较电路NMOS管MN2的栅端；电阻R2的第一端接所述电阻R1的第二端，第二端接所述电阻R3的第一端；电阻R3的第一端接所述电阻R2的第二端，第二端接地GND；PMOS管MP7源端接电源电压VCC，栅端接使能控制信号EN，漏端接所述电阻R1的第一端；NMOS管MN7源端接地GND，栅端与输出整形电路PMOS管MP8的漏端MP9的栅端、NMOS管MN8的漏端MN9的栅端相互连接，漏端接电阻R2的第二端和电阻R3的第一端。

比较电路包括电阻R4、PMOS管MP1~MP6（即PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5和PMOS管MP6）、NMOS管MN1~MN6（即NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5和NMOS管MN6）。

比较电路具体连接方式为：所述电阻R4的第二端接地GND，第一端和PMOS管MP6的漏端、NMOS管MN5的漏端以及输出整形电路PMOS管MP8的栅端、NMOS管MN8的栅端相互连接；所述PMOS管MP1~MP6的源端都接电源电压VCC；PMOS管MP1的栅端、PMOS管MP2的漏端、PMOS管MP4的栅端和漏端、PMOS管MP6的栅端以及NMOS管MN2的漏端相互连接；PMOS管MP2的栅端、PMOS管MP1的漏端、PMOS管MP3的栅端和漏端、PMOS管MP5的栅端以及NMOS管MN1的漏端相互连接；PMOS管MP5的漏端、NMOS管MN4的漏端和栅端以及NMOS管MN5的栅端相互连接；PMOS管MP6的漏端连接NMOS管MN5的漏端；NMOS管MN3~MN6的源端都接地；NMOS管MN6的栅端接使能控制信号EN，漏端接NMOS管MN3的栅端和带隙基准电流镜像点Ibias；NMOS管MN1的栅端接带隙基准电压Vref；NMOS管MN2的栅端接分压电路电阻R1的第二端和电阻R2的第一端；所述NMOS管MN1和MN2的源端与MN3的漏端相互连接。

输出整形电路包括PMOS管MP8和MP9、NMOS管MN8和MN9。

输出整形电路具体连接方式为：所述PMOS管MP8和MP9的源端都接电源电压VCC；所述PMOS管MP8的栅端分别与PMOS管MP6的漏端、NMOS管MN5的漏端和R4的第一端连接；NMOS管MN8的栅端分别与PMOS管MP6的漏端、NMOS管MN5的漏端和R4的第一端连接；所述PMOS管MP8的漏端、MP9的栅端和NMOS管MN8的漏端、MN9的栅端相互连接并连接至分压电路NMOS管MN7的栅端；所述PMOS管MP9的漏端连接NMOS管MN9的漏端并做为输出节点VOUT。

图3为本发明的欠压保护电路工作波形图。假设电源电压VCC下降，当其大于欠压阈值时，输出为逻辑高电平（等于电源电压VCC），当电源电压VCC小于欠压阈值时，输出为逻辑低电平（等于地电压GND）；而当电源电压VCC回升时，输出会由逻辑低电平跳回逻辑高电平，跳变点为欠压阈值加上迟滞区间的大小。

本实施例的具体工作原理为：

分压电路线性检测输入电源电压VCC，将检测出来的分压点通过比较电路与基准电压Vref进行比较，电阻R1和R2之间的连接点即为分压点。PMOS管MP7为分压电路支路的开关，外部使能信号EN为逻辑电平高时，断开此支路即可避免产生电流（比较电路的电流也可通过EN为高电平时关断）；EN为低时，PMOS管MP7将会导通，可近似为一个阻值很低的线性区电阻。NMOS管MN7的作用是形成迟滞区间，当电源电压VCC大于欠压阈值时，NMOS管MN7的栅极电压为低管子截止，分压比例由电阻R1、R2和R3决定。当电源电压VCC小于欠压阈值时，NMOS管MN7的栅极为高管子导通且处于线性区，分压的比例主要由电阻R1和R2决定。所以调节电阻R1比上R2加R3的比值即可调整欠压阈值的大小，调节电阻R3的阻值即可调节迟滞区间的大小。

比较电路比较电源电压VCC的线性分压与带隙基准电压Vref的大小，这里将比较电路分为两级：PMOS管MP1、MP2、MP3、MP4和NMOS管MN1、MN2、MN3构成第一级电压比较，通过把MP1和MP2的栅极交叉互连实现正反馈，以提高判断电路增益，并加快电路的比较速度。改变PMOS管MP1、MP2、MP3、MP4的宽长比可将比较器调整为迟滞比较器或者高增益无迟滞的比较器，如果MP3的宽长比小于MP1的宽长比，比较器具有迟滞功能，如果MP3的宽长比大于MP1的宽长比，比较器则没有迟滞功能。

PMOS管MP5、MP6和NMOS管MN4、MN5为第二级电流比较，也将双端输入转换为单端输出。电阻R4是一个起下拉作用的电阻，当电源电压VCC低于欠压阈值时，首先假设带隙正常工作，NMOS管MN5通过电流镜复制过来的电流大于PMOS管MP6通过电流镜复制过来的电流，PMOS管MP6近乎截止，输出为低电平；如果电源电压VCC过低带隙不正常工作，因为下拉电阻R4的存在，MP6无法提供足够的上拉能力，所以输出仍会为低电平。当电源电压VCC高于欠压阈值时，PMOS管MP6的电流会受限于NMOS管MN5的电流加上电阻R4的电流，输出为高电平。以上所述可知，所述欠压保护电路的电源电压VCC可以对带隙基准进行供电，并且充分利用带隙基准低温漂的优势。

最后一级的输出整形电路对比较电路产生的输出信号进行整形，使其在阈值点变成边沿陡峭的信号，并驱动后级电路的运行。

所述欠压保护电路的迟滞区间具有很强的可调整性，可以单独使用比较器内部的迟滞而去掉NMOS管MN7，这样比较器在相同的功耗面积下，增益会降低。可以只使用NMOS管MN7和电阻R3形成的迟滞而将比较器做成高速高精度无迟滞的形式，也可以两种产生的迟滞方式共同使用以增大迟滞区间。

通过以上分析可知，所提出的欠压保护电路精度高速度快，欠压阈值具有高度可调整的迟滞特性，欠压阈值点精度高且不受温度影响，可对带隙基准电源电压进行监控和保护，而且具备使能控制信号，提供外部关断功能。

本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。以上仅为本发明的优选实例，本领域的技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的专利保护范围内。

Claims (5)

1.一种高精度高可靠性的欠压保护电路，其特征在于，包括：

分压电路，用于线性检测电源电压VCC的大小；

比较电路，用于将检测到的电源电压VCC与带隙基准电压进行比较；

输出整形电路，用于对电源电压的比较结果进行整形；

所述分压电路包括电阻R1、电阻R2、电阻R3、PMOS管MP7和NMOS管MN7；所述电阻R1的第一端接PMOS管MP7的漏端，第二端分别接电阻R2的第一端和比较电路；所述电阻R2的第二端接电阻R3的第一端；所述PMOS管MP7的栅端接使能控制信号EN；所述NMOS管MN7的栅端与输出整形电路连接，漏端接电阻R2的第二端和电阻R3的第一端之间；

所述比较电路包括电阻R4、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5和PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5和NMOS管MN6；所述电阻R4的第一端分别与PMOS管MP6的漏端、NMOS管MN5的漏端和输出整形电路连接； PMOS管MP1的栅端、PMOS管MP2的漏端、PMOS管MP4的栅端和漏端、PMOS管MP6的栅端和NMOS管MN2的漏端相互连接；PMOS管MP2的栅端、PMOS管MP1的漏端、PMOS管MP3的栅端和漏端、PMOS管MP5的栅端和NMOS管MN1的漏端相互连接；PMOS管MP5的漏端、NMOS管MN4的漏端、NMOS管MN4的栅端和NMOS管MN5的栅端相互连接；PMOS管MP6的漏端和NMOS管MN5的漏端连接；NMOS管MN6的栅端接使能控制信号EN，漏端接NMOS管MN3的栅端和带隙基准电流镜像点Ibias；NMOS管MN1的栅端接带隙基准电压Vref；NMOS管MN2的栅端接分压电路电阻R1的第二端和电阻R2的第一端之间；所述NMOS管MN1和MN2的源端与MN3的漏端相互连接。

2.根据权利要求1所述的一种高精度高可靠性的欠压保护电路，其特征在于，所述电阻R3的第二端接地GND；所述NMOS管MN7的源端接地GND；所述PMOS管MP7的源端接电源电压VCC。

3.根据权利要求1所述的一种高精度高可靠性的欠压保护电路，其特征在于，所述电阻R4的第二端接地GND；所述PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5和PMOS管MP6的源端均与电源电压VCC连接；所述NMOS管MN3、NMOS管MN4、NMOS管MN5和NMOS管MN6的源端均接地。

4.根据权利要求1所述的一种高精度高可靠性的欠压保护电路，其特征在于，所述输出整形电路包括PMOS管MP8、PMOS管MP9、NMOS管MN8和NMOS管MN9；所述PMOS管MP8的栅端分别与PMOS管MP6的漏端、NMOS管MN5的漏端和R4的第一端连接；所述NMOS管MN8的栅端分别与PMOS管MP6的漏端、NMOS管MN5的漏端和R4的第一端连接；所述PMOS管MP8的漏端、MP9的栅端、NMOS管MN8的漏端和MN9的栅端相互连接；所述PMOS管MP8的漏端、MP9的栅端、NMOS管MN8的漏端和MN9的栅端同时连接至NMOS管MN7的栅端；所述PMOS管MP9的漏端连接NMOS管MN9的漏端。

5.根据权利要求4所述的一种高精度高可靠性的欠压保护电路，其特征在于，所述PMOS管MP8和MP9的源端都接电源电压VCC；所述NMOS管MN8和MN9的源端均接地GND；所述PMOS管MP9的漏端和NMOS管MN9的漏端之间设置有输出节点VOUT。

Images