CN113098456B - 用于高压集成电路的高性能芯片状态监测保护电路 - Google Patents

Abstract

本发明公开了一种用于高压集成电路的高性能芯片状态监测保护电路，该电路包括：高精度宽电压范围过温保护电路、高精度高可靠欠压保护电路、高精度高可靠过流保护电路和错误处理逻辑电路。本发明所提供的高性能芯片状态监测保护电路，一方面，在温度保护电路中采用共模干扰检测电路，避免共模噪声干扰，在共模噪声超过阈值的情况下提前锁定温度保护信号；另一方面，在欠压保护电路中采用电源毛刺检测电路，在异常情况下输出复位信号提前锁定欠压保护信号；此外，输出整形电路采用RC低通滤波和施密特触发器组合滤波，以滤除高频噪声的影响，保持了一定的迟滞量，从而产生稳定可靠的保护输出信号稳定性。

Description

用于高压集成电路的高性能芯片状态监测保护电路

技术领域

本发明涉及一种用于高压集成电路的高性能芯片状态监测保护电路，属于集成电路技术领域。

背景技术

在智能电网、移动通信以及新能源汽车等新兴产业的牵引下，电力电子应用系统要求进一步提高系统的效率、小型化和增加功能，特别要求系统装备在尺寸、质量、功率和效率之间的权衡，比如服务器电源管理、电池充电器和太阳能电场的微逆变器。新一代电力电子整机系统对其内部高压集成电路(HVIC)的可靠性、速度、智能化提出了更高的需求，从而进一步提高整机可靠性，并降低整机系统设计复杂度。高压集成电路作为系统信号处理部分和执行部分的桥梁，将高压功率器件与控制电路、外围接口电路及保护电路等集成在一起，需要在功率集成技术就是需要在有限的芯片面积上实现高低压兼容、高性能、高效率与高可靠性。

由于高压电路控制对象通常为大功率半导体器件，需要在整机系统出现异常时快速关闭系统控制信号。如果外界因素例如故障元件、负载电流突变、或者工作环境温度的变化，这些导致芯片上的电流增加，会在一些电阻等无源器件上产生热量，如果芯片的散热能力不足，那么功率损耗会造成芯片内部的有源区及结温度上升，使得MOS管、二极管、电阻和电容等可靠性降低，导致热失效，甚至有可能使芯片内部器件造成不可恢复的损坏，无法安全的工作，减少芯片的使用寿命，同时芯片的功率损耗増加，致使效率下降，所以必须限制芯片的温度。当供电电源模块或电网出现异常时，也会导致相对应电路系统工作出现异常，尤其是当电子产品的电路板各功能模块工作在最小工作电源电压值情况下，虽然不会损坏功能模块电路，但此时电路系统不能稳定运行，导致系统出现逻辑控制异常、数据处理错误等问题，这些问题都会给设备运行现场带来较严重的损失。通常需要在高压集成电路内部集成过温、欠压及过压保护等各类保护电路欠压保护电路是高压集成电路常用的另外一种保护功能电路，当芯片监测状态低于设定阈值时关闭系统，要求保护电路输出保护信号，以关闭芯片其他功能模块。

图1示出了电力电子应用系统中最常用的一种高压集成电路，该电路为典型高压半桥栅驱动芯片及应用系统电路框图。典型半桥驱动电路分为高侧和低侧两路通道驱动电路，高侧驱动电路采用自举升压的方式实现信号传输控制，两路低压输入HI和LI，分别进入高侧和低侧两路通道。在低侧LI输入高电平期间，LO输出高电平，开关ML导通，开关节点(SW)被下拉至地，此时HB点电压通过自举二极管给自举电容充电使得自举电容两端电压差接近芯片电源电压VDD。当高侧HI输入高电平期间，HO输出高电平，高侧管MH开启，开关节点电压上升至VH，即SW上升至VH。由于自举电容两端电压不变，故自举电压VHB被自举到SW+VDD。高侧电路始终保持VHB–SW≈VDD，SW在0和VH之间摆动，导致高侧电路电源电压和衬底电位存在巨大的波动，产生非常严重的共模噪声。因此，高压集成电路内部使用的各类保护电路，需要在电压摆幅波动和衬底噪声大等恶劣环境因素下实现高可靠工作，提供高精度的芯片状态监测和保护功能。

发明内容

本发明的目的是针对高压集成电路的系统应用需求，提供一种可在电压摆幅波动和衬底噪声恶劣的环境下，实现芯片状态高精度监测和保护的高性能监测保护电路。

按照本发明提供的技术方案，所述的用于高压集成电路的高性能芯片状态监测保护电路包括：高精度宽电压范围过温保护电路、高精度高可靠欠压保护电路、高精度高可靠过流保护电路和错误处理逻辑电路，所述高精度宽电压范围过温保护电路输出的温度保护信号OTLock、高精度高可靠欠压保护电路输出的欠压保护信号UVLock和高精度高可靠过流保护电路输出的过流保护信号OCLock，均连接到错误处理逻辑电路的输入端，经逻辑处理得到芯片状态输出信号Error；当温度保护信号OTLock、欠压保护信号UVLock和过流保护信号OCLock中的任意一个或多个信号出现异常时，芯片状态输出信号Error将会输出错误状态信号，否则将会输出正常状态信号。

具体的，所述高精度宽电压范围过温保护电路包括依次连接的钳位电路、温度检测电路、宽电压范围比较器电路和第一输出整形电路，所述温度检测电路根据钳位电路提供的偏置电压Vb，得到第一温度检测输出信号Vin1和第二温度检测输出信号Vin2；所述宽电压范围比较器电路将第一温度检测输出信号Vin1和第二温度检测输出信号Vin2进行比较，得到比较输出信号Vo1；所述第一输出整形电路将比较输出信号Vo1进行处理输出温度保护信号OTLock，OTLock为数字逻辑信号，OTLock将连接到钳位电路的输入端用于控制偏置电压Vb大小，OTLock同时还作为一个控制信号输出给高压集成电路的其他电路模块。

具体的，当芯片温度正常时，温度保护信号OTLock为高电平，将控制钳位电路产生一个偏置电压；当芯片温度异常时，温度保护信号OTLock改变为低电平逻辑信号，将控制钳位电路产生另一个偏置电压，进一步锁定OTLock为低电平信号。

具体的，所述温度检测电路包括：PMOS管M21、PMOS管M22、电阻R21、三极管Q1和三极管Q2；三极管Q1和三极管Q2的基极相连，并连接到所述钳位电路的偏置电压Vb输出节点；三极管Q1的发射极连接到PMOS管M21的栅极和漏极，并作为第一温度检测输出信号Vin1的输出节点；三极管Q2的发射极连接到PMOS管M22的栅极和漏极，并作为第二温度检测输出信号Vin2的输出节点；PMOS管M21的源极和PMOS管M22的源极连接到电源电压VCC，三极管Q2的集电极连接到电阻R21的上端，电阻R21的下端、三极管Q1的集电极连接到地电压GND；其中，PMOS管M21和PMOS管M22的宽长比相等，三极管Q1和三极管Q2的基极面积比为1：N，N为任意自然数。

具体的，所述宽电压范围比较器电路包括：PMOS管M31、PMOS管M33、PMOS管M35、PMOS管M36、PMOS管M37、PMOS管M39、NMOS管M32、NMOS管M34、NMOS管M38、NMOS管M310和共模检测电路；PMOS管M31的栅极连接到第一温度检测输出信号Vin1，PMOS管M33的栅极连接到第二温度检测输出信号Vin2；PMOS管M31的漏极连接到NMOS管M32的漏极和栅极、NMOS管M34的栅极以及NMOS管M310的栅极；PMOS管M33的漏极连接到NMOS管M34的漏极和PMOS管M37的栅极；PMOS管M37的漏极连接到NMOS管M38的漏极和栅极，PMOS管M37的源极连接到PMOS管M39的栅极和PMOS管M36的漏极；PMOS管M36的源极连接到PMOS管M35的漏极，PMOS管M36和PMOS管M35的栅极都连接到共模检测电路输出的控制信号；PMOS管M39的漏极与NMOS管M310的漏极相连，并输出比较输出信号Vo1；PMOS管M31、PMOS管M33、PMOS管M35和PMOS管M39的源极同时连接到电源电压VCC；NMOS管M32、NMOS管M34、NMOS管M38和NMOS管M310的源极同时连接到地电压GND；

所述共模检测电路自动检测电源电压和衬底电位产生的共模噪声，并在共模噪声超过一定阈值时改变共模控制信号Vcm_det；当共模噪声未超过阈值时，共模控制信号Vcm_det为高电平，PMOS管M36和PMOS管M35均处于关断状态，PMOS管M39的栅极受PMOS管M37的源极控制；当共模噪声超过阈值时，共模控制信号Vcm_det为低电平，PMOS管M36和PMOS管M35均处于导通状态，PMOS管M39进入关闭状态，比较输出信号Vo1将被钳位到低电平，防止共模噪声影响比较器的正常工作。

具体的，所述共模检测电路包括：PMOS管M61、PMOS管M62和NMOS管M63；其中，PMOS管M61的栅极和漏极相连，并连接到PMOS管M62的漏极和NMOS管M63的栅极；PMOS管M62的栅极和NMOS管M63的漏极相连，并作为共模检测信号Vcm_det的输出节点；PMOS管M61和PMOS管M62的源极连接电源电压VCC，NMOS管M63的源极连接到地电压GND。

具体的，所述第一输出整形电路包括：一个带RC滤波功能的缓冲器、一个施密特触发器和一个输出反相器；所述带RC滤波功能的缓冲器的输入端连接到所述宽电压范围比较器电路的比较输出信号Vo1，带RC滤波功能的缓冲器的输出端连接到施密特触发器的输入端，施密特触发器的输出端连接到输出反相器的输入端，输出反相器的输出即为温度保护信号OTLock。

具体的，所述带RC滤波功能的缓冲器内部电路包括：PMOS管M41、PMOS管M43、NMOS管M42、NMOS管M44、电阻R41、电阻R42和电容C41；其中，PMOS管M41和NMOS管M42的栅极同时连接到所述宽电压范围比较器电路的比较输出信号Vo1，PMOS管M41和NMOS管M42的漏极同时连接到PMOS管M43和NMOS管M44的栅极，PMOS管M43的漏极连接到电阻R41的上端，电阻R41的下端连接到电阻R42的上端、电容C41的上端和施密特触发器的输入端，电阻R42的下端连接到NMOS管M44的漏极，PMOS管M41源极和PMOS管M43源极连接到电源电压VCC，NMOS管M42源极、NMOS管M44源极以及电容C41的下端连接到地电压GND。

具体的，所述高精度高可靠欠压保护电路包括：电压检测电路、比较器电路、第二输出整形电路和电源毛刺检测电路；所述电压检测电路根据电源电压VCC产生电源电压检测信号Vin3，输出到比较器电路；所述比较器电路将参考电压信号Vref和电源电压检测信号Vin3进行比较，得到比较输出信号Vo3，输出到第二输出整形电路；所述第二输出整形电路将比较输出信号Vo3进行整形处理得到欠压保护信号UVLock，欠压保护信号UVLock再连接到电压检测电路的输入端，UVLock是一种数字逻辑信号，用于控制电源电压检测信号Vin3的大小，欠压保护信号UVLock同时还作为一个控制信号输出给错误处理逻辑电路；所述电源毛刺检测电路将电源电压毛刺信号先通过两级输入放大器放大后，再经施密特触发器、第三级反相器和第四级反相器整形转换为数字逻辑信号VC1和VC2，信号VC1连接到电压检测电路、比较器电路，信号VC2连接到比较器电路、第二输出整形电路，信号VC1和信号VC2为反相信号，用于控制并协助所述电压检测电路、比较器电路和第二输出整形电路产生更可靠的欠压保护信号UVLock；

当芯片电源电压正常时，电源毛刺检测电路输出信号VC1为高电平，VC2为低电平，电路正常工作，欠压保护信号UVLock为低电平，UVLock低电平将控制电压检测电路产生一个较高的电源电压检测信号Vin3；

当芯片电源电压异常时，欠压保护信号UVLock改变为高电平逻辑信号，UVLock高电平将控制电压检测电路产生一个较低的电源电压检测信号Vin3，锁定信号Vo3为高电平信号；此时电源毛刺检测电路输出信号VC1为低电平，VC2为高电平，也会进一步协同锁定UVLock为高电平。

具体的，所述电源毛刺检测电路包括依次连接的输入放大电路、施密特触发器、第三级反相器和第四级反相器；所述输入放大电路由两级放大电路组成，输入放大电路的输入端分别连接到第二偏置电压信号Vb2、第三偏置电压信号Vb3、第四偏置电压信号Vb4的输出节点，第三级反相器的输出端输出信号VC1，信号VC1进入第四级反相器反相后输出信号VC2。

本发明的优点是：本发明所提供的高性能芯片状态监测保护电路，一方面，在温度保护电路中采用共模干扰检测电路，避免共模噪声干扰，在共模噪声超过阈值的情况下提前锁定温度保护信号；另一方面，在欠压保护电路中采用电源毛刺检测电路，在异常情况下输出复位信号提前锁定欠压保护信号；此外，输出整形电路采用RC低通滤波和施密特触发器组合滤波，以滤除高频噪声的影响，保持了一定的迟滞量，从而产生稳定可靠的保护输出信号稳定性。

附图说明

图1为一种典型半桥栅驱动电路及应用系统结构图。

图2为本发明高性能芯片状态监测保护电路框图。

图3为本发明高精度宽电压范围过温保护电路结构框图。

图4为钳位电路的实施例。

图5为温度检测电路的实施例。

图6为宽电压范围比较器电路实施例。

图7为共模检测电路实施例。

图8为图7所示电路的工作波形。

图9为输出整形电路实施例。

图10为本发明高精度高可靠欠压保护电路结构框图。

图11为比较器电路的实施例。

图12为电源毛刺检测电路实施例。

图13为本发明高精度高可靠过流保护电路结构框图。

图14为本发明错误处理逻辑电路实施例。

具体实施方式

下面结合附图和实施例对本发明进行进一步详细的说明。

如图2所示，本发明包括：高精度宽电压范围过温保护电路1、高精度高可靠欠压保护电路2、高精度高可靠过流保护电路3和错误处理逻辑电路4；高精度宽电压范围过温保护电路1输出的温度保护信号OTLock、高精度高可靠欠压保护电路2输出的欠压保护信号UVLock和高精度高可靠过流保护电路3输出的过流保护信号OCLock，同时连接到错误处理逻辑电路4的输入端，经逻辑处理得到芯片状态输出信号Error。当温度保护信号OTLock、欠压保护信号UVLock和过流保护信号OCLock中的任意一个或多个信号出现异常时，芯片状态输出信号Error将会输出错误状态信号，否则Error将会输出正常状态信号。

图3是本发明高精度宽电压范围过温保护电路1结构图。该电路包括一个钳位电路101、温度检测电路102、宽电压范围比较器电路103和第一输出整形电路104。所述温度检测电路102根据钳位电路101提供的偏置电压Vb，得到第一温度检测输出信号Vin1和第二温度检测输出信号Vin2；所述宽电压范围比较器电路103将第一温度检测输出信号Vin1和第二温度检测输出信号Vin2进行比较，得到比较输出信号Vo1；所述第一输出整形电路104将比较输出信号Vo1进行处理得到温度保护信号OTLock，OTLock为数字逻辑信号，OTLock将连接到钳位电路101用于控制偏置电压Vb大小，OTLock同时还作为一个控制输入信号输出给错误处理逻辑电路4。

当芯片温度正常时，温度保护信号OTLock为高电平，OTLock高电平将控制钳位电路101产生一个较高的偏置电压Vb；温度检测电路102根据偏置电压Vb和温度信号产生第一温度检测输出信号Vin1和第二温度检测输出信号Vin2。正常情况下宽电压范围比较器电路103根据第一温度检测输出信号Vin1和第二温度检测输出信号Vin2得到的比较输出信号Vo1应该为高电平信号；第一输出整形电路104将比较输出信号Vo1进行处理得到温度保护信号OTLock也为高电平逻辑信号。

当芯片温度异常时，温度检测电路102产生的第一温度检测输出信号Vin1和第二温度检测输出信号Vin2将会出现变化，宽电压范围比较器电路103根据第一温度检测输出信号Vin1和第二温度检测输出信号Vin2得到的比较输出信号Vo1变为低电平信号，第一输出整形电路104得到的温度保护信号OTLock也改变为低电平逻辑信号，温度保护信号OTLock变为低电平，OTLock低电平将控制钳位电路101产生一个较低的偏置电压Vb，偏置电压Vb将会进一步改变第一温度检测输出信号Vin1和第二温度检测输出信号Vin2的大小，使得宽电压范围比较器电路103的比较输出信号Vo1进一步锁定为低电平信号。

由于高压栅驱动芯片正常工作时，其电源电压和衬底电位通常存在巨大的波动，产生非常严重的共模噪声。本发明为克服共模噪声的严重影响，一方面采用宽电压范围比较器电路103将温度检测电路102产生的第一温度检测输出信号Vin1和第二温度检测输出信号Vin2进行比较，所述宽电压范围比较器电路103可自动检测电源电压和衬底电位产生的共模噪声，并在共模噪声超过一定阈值时自动关闭宽电压范围比较器电路103的输出，使得比较输出信号Vo1的有效性不受共模噪声的影响。另一方面，第一输出整形电路104进一步采用RC低通滤波和施密特触发器组合滤波，以滤除高频噪声的影响，从而产生稳定可靠的温度保护信号OTLock。

图4为本发明钳位电路101的一种实现方式，该电路由PMOS管M11、NMOS管M12、NMOS管M13、电阻R11、电阻R12和电阻R13组成；PMOS管M11的源极连接电阻R11的上端，并同时连接到电源电压VCC；PMOS管M11的栅极连接NMOS管M12的栅极，并同时连接到温度保护信号OTLock；PMOS管M11的漏极连接NMOS管M12的漏极，并同时连接到NMOS管M13的栅极；NMOS管M12的源极连接电阻R13的下端和NMOS管M13的源极，并同时连接到地电压GND；NMOS管M13的漏极同时连接电阻R13的上端和电阻R12的下端；电阻R12的上端和电阻R11的下端相连，并作为钳位电路101的偏置电压Vb输出节点。

所述的钳位电路101中电源电压VCC被分压电阻R11，R12和R13实时分压检测，分压得到的电压值Vb输入温度检测电路102，R13电阻值受M13控制，而M13的开和关受OTLock信号控制。当OTLock信号为高电平时，M13的栅极为低，M13处于关闭状态，R13为大电阻，分压得到的电压值Vb为较高的偏置电压；当OTLock信号为低电平时，M13的栅极为高，M13处于导通状态，R13被M13短路为很小电阻，此时分压得到的电压值Vb为较低的偏置电压。

图5为本发明温度检测电路102的一种实现方式，该电路由PMOS管M21、PMOS管M22、电阻R21、三极管Q1和三极管Q2组成；三极管Q1和三极管Q2的基极相连，并连接到钳位电路101的偏置电压Vb输出节点；三极管Q1的发射极连接到PMOS管M21的栅极和漏极，其节点电压作为第一温度检测输出信号Vin1；三极管Q2的发射极连接到PMOS管M22的栅极和漏极，其节点电压作为第二温度检测输出信号Vin2；PMOS管M21的源极和PMOS管M22的源极相连，并连接到电源电压VCC；三极管Q2的集电极连接到电阻R21的上端；电阻R21的下端连接到三极管Q1的集电极，并连接到地电压GND。其中，PMOS管M21和PMOS管M22的宽长比相等，三极管Q1和三极管Q2的基极面积比为1：N(N为自然数)。

图5电路的温度检测的原理为三极管Vbe结电压具有负温度系数特性，并且不同电流密度的Vbe结的负温度系数不同，因此在相同的偏置电压条件下，不同电流密度的两个Vbe结上产生的电压随温度变化会产生一个电压差，并且该电压差随温度变化成线性增大关系。图5中三极管Q1和三极管Q2的基极面积比为1：N，二者发射极分别输出电压，第一温度检测输出信号Vin1和第二温度检测输出信号Vin2将会产生一个随温度线性变化的压差Vt＝Vin1-Vin2。通过调整电阻R21的大小，当温度较低时，设置Vt为小于0的一个负值；则温度升高时，由于三极管Q2的基极面积更大，第二温度检测输出信号Vin2值将会以更快的速度降低，压差Vt将会随温度升高而升高；当温度超过一定值时，Vt将会由负电压转为正电压，此时所述宽电压范围比较器电路103的比较输出电压Vo1将发生变化，输出电压Vo1产生一个由高到低的变化。当三极管Q1和三极管Q2的基极电压Vb降低时，压差Vt将会进一步增大，从而锁定比较输出电压Vo1。

图6为本发明宽电压范围比较器电路103实现方式，该电路由PMOS管M31、PMOS管M33、PMOS管M35、PMOS管M36、PMOS管M37、PMOS管M39、NMOS管M32、NMOS管M34、NMOS管M38、NMOS管M310和共模检测电路1031构成。PMOS管M31的栅极连接到第一温度检测输出信号Vin1，PMOS管M33的栅极连接到第二温度检测输出信号Vin2；PMOS管M31的漏极连接到NMOS管M32的漏极和栅极、NMOS管M34的栅极以及NMOS管M310的栅极；PMOS管M33的漏极连接到NMOS管M34的漏极和PMOS管M37的栅极；PMOS管M37的漏极连接到NMOS管M38的漏极和栅极，PMOS管M37的源极连接到PMOS管M39的栅极和PMOS管M36的漏极；PMOS管M36的源极连接到PMOS管M35的漏极，PMOS管M36和PMOS管M35的栅极都连接到共模检测电路1031的输出控制信号；PMOS管M39的漏极连接到NMOS管M310的漏极，并输出比较输出电压Vo1；PMOS管M31、PMOS管M33、PMOS管M35和PMOS管M39的源极同时连接到电源电压VCC；NMOS管M32、NMOS管M34、NMOS管M38和NMOS管M310的源极同时连接到地电压GND。

根据图1所示的半桥驱动电路工作原理，高侧电路的电源电压VHB由自举电容在SW电位基础上自举浮动，保持电容两端电压不变，故正常工作时自举电压VHB＝SW+VDD。由于半桥输出SW在0和VH之间摆动，而电容自举充电也需要一定的充电时间，在电容充电过程中，VHB不能完全同步SW的波动，这势必导致高侧电路电源电压和衬底电位存在巨大的波动，产生非常严重的共模噪声。为克服该噪声的影响，本发明图6中设置了共模检测电路1031在共模噪声超过一定阈值时锁定电路有效输出，防止噪声影响正常输出。

图6所示的电路中，PMOS管M36和PMOS管M35的栅极控制信号为相同的共模控制信号Vcm_det，所述共模检测电路1031可自动检测电源电压和衬底电位产生的共模噪声，并在共模噪声超过一定阈值时改变共模控制信号Vcm_det。当共模噪声幅度和影响有限，未超过阈值时，共模控制信号Vcm_det为高电平，PMOS管M36和PMOS管M35均处于关断状态，PMOS管M39的栅极受PMOS管M37的源极控制；当共模噪声幅度异常，超过阈值时，共模控制信号Vcm_det为低电平，PMOS管M36和PMOS管M35均处于导通状态，PMOS管M39的栅被拉高并进入关闭状态，比较输出电压Vo1将被钳位到低电平，防止共模噪声影响比较器的正常工作。图6中各单级放大电路的负载电阻均采用有源二极管实现，因此可以工作在很宽的电源电压条件，从而进一步扩展了电路的适用电压条件。

图7为本发明共模检测电路1031实现方式。所述共模检测电路1031用于检测电源和衬底噪声，并在噪声大于一定阈值时改变共模检测信号Vcm_det的大小，以控制PMOS管M36和PMOS管M35的开启和关闭。所述共模检测电路1031由PMOS管M61、PMOS管M62和NMOS管M63构成；PMOS管M61的栅极和漏极相连，并连接到PMOS管M62的漏极和NMOS管M63的栅极；PMOS管M62的栅极和NMOS管M63的漏极相连，并作为共模检测信号Vcm_det的输出节点；PMOS管M61和PMOS管M62的源极连接电源电压VCC，NMOS管M63的源极连接到地电压GND。

图8中给出了共模检测电路1031的工作波形，假设电路工作在半桥驱动的高侧电路中，电源电压VCC来自图1所示HB点的自举电压VHB，GND连接半桥输出SW，则GND信号在0和VH之间摆动，VCC为高侧电路的电源电压，由自举电容在SW电位基础上自举浮动，故正常工作时自举电压VCC＝AHB＝SW+VDD。由于电容自举充电也需要一定的充电时间，在电容充电过程中，VCC不能完全同步SW的波动，这势必导VCC相对SW存在一定的延时，在延时区间内电源和低之间的压差不严格等于VDD，相当于电源共模噪声，该噪声幅度足够大时势必影响电路功能，产生比较器的误触发。

如图8的波形，在半桥输出SW稳定时，VCC和GND电压处于稳定状态，M61导通，M63导通，Vcm_det将会被M63拉低到GND，处于低电平；当半桥输出SW由0向VH切换时，GND电压同步向VH切换，但是VCC存在一定延时，产生一定的延时区间，在延时区间内VCC还未达到VH+VDD，M63的栅极电压不足以让M63导通，M63将关闭，在寄生电容的作用下Vcm_det将会受GND影响产生一个尖峰高脉冲，直到VCC达到VH+VDD，此时M63重新导通，Vcm_det将会被M63拉低到GND。Vcm_det将会受GND影响产生的尖峰高脉冲，将会控制PMOS管M36和PMOS管M35的开启和关闭，起到保护功能。

图9为本发明输出整形电路实现方式，包括PMOS管M41、PMOS管M43、PMOS管M45、PMOS管M46、PMOS管M49、PMOS管M411、NMOS管M42、NMOS管M44、NMOS管M47、NMOS管M48、NMOS管M410、NMOS管M412、电阻R41、电阻R42和电容C41。

其中，PMOS管M41、PMOS管M43、NMOS管M42、NMOS管M44、电阻R41、电阻R42和电容C41组成一个带RC滤波功能的缓冲器；PMOS管M45、PMOS管M46、PMOS管M49、NMOS管M47、NMOS管M48、NMOS管M410组成一个施密特触发器；PMOS管M411和NMOS管M412组成一个输出反相器。所述带RC滤波功能的缓冲器的输入端连接到所述宽电压范围比较器电路103的比较输出电压Vo1，带RC滤波功能的缓冲器的输出端连接到施密特触发器的输入端，施密特触发器的输出端连接到输出反相器的输入端，输出反相器的输出端即为温度保护信号OTLock。

所述带RC滤波功能的缓冲器内部电路连接关系为：PMOS管M41和NMOS管M42的栅极同时连接到所述宽电压范围比较器电路103的比较输出电压Vo1，PMOS管M41和NMOS管M42的漏极同时连接到PMOS管M43和NMOS管M44的栅极，PMOS管M43的漏极连接到电阻R41的上端，电阻R41的下端连接到电阻R42的上端、电容C41的上端和施密特触发器的输入端，电阻R42的下端连接到NMOS管M44的漏极，PMOS管M41和PMOS管M43的同时源极连接到电源电压VCC，NMOS管M42和NMOS管M44的源极以及电容C41的下端同时连接到地电压GND。

图9所示的输出整形电路，一方面是提供一个标准的数字逻辑信号，将比较输出电压Vo1转为标准的数字逻辑信号温度保护信号OTLock；另外一方面是滤除共模噪声和温度波动引起的高频干扰影响。输出整形电路采用RC低通滤波和施密特触发器组合滤波，保持了一定的迟滞量是为了有效的防止温度的热震荡，防止在某个温度点工作时，频繁的开启和关断系统，对系统造成不利影响。所述高精度宽电压范围过温保护电路1、高精度高可靠欠压保护电路2和高精度高可靠过流保护电路3中都采用图9所示的输出整形电路。

图10是本发明的高精度高可靠欠压保护电路2，其结构包括：电压检测电路201、比较器电路202、第二输出整形电路203和电源毛刺检测电路204。所述电压检测电路201得到电源电压检测输出信号Vin3；所述比较器电路202将参考电压信号Vref和电源电压检测输出信号Vin3进行比较，得到第三比较输出信号Vo3；所述第二输出整形电路203将第三比较输出信号Vo3进行处理得到欠压保护信号UVLock，UVLock为数字逻辑信号，UVLock将连接到电压检测电路201用于控制电源电压检测输出信号Vin3大小，UVLock同时还作为一个控制输入信号输出给错误处理逻辑电路4。

当芯片电源电压正常时，欠压保护信号UVLock为低电平，UVLock低电平将控制电压检测电路201产生一个较高的电源电压检测输出信号Vin3；正常情况下比较器电路202根据参考电压Vref和电源电压检测输出信号Vin得到的输出信号Vo3应该为高电平信号；第二输出整形电路203将Vo3进行处理得到欠压保护信号UVLock为低电平逻辑信号。当芯片电源电压异常时，电压检测电路201检测到的电源电压检测输出信号Vin3将会出现变化，产生一个较低的电源电压检测输出信号Vin3；比较器电路202根据参考电压Vref和电源电压检测输出信号Vin3得到的输出信号Vo3变为低电平信号，第二输出整形电路203得到的欠压保护信号UVLock改变为高电平逻辑信号，UVLock高电平将控制电压检测电路201产生一个较低的电源电压检测输出信号Vin3，电压Vin将会使得比较器电路202的比较输出信号Vo3进一步锁定为高电平信号。

所述电源毛刺检测电路204将电源电压毛刺信号先通过两级输入放大器放大后，再经施密特触发器、第三级反相器和第四级反相器整形转换为数字逻辑信号VC1和VC2，信号VC1连接到电压检测电路201、比较器电路202，信号VC2连接到比较器电路202、第二输出整形电路203，信号VC1和信号VC2为反相信号，用于控制并协助所述电压检测电路201、比较器电路202和第二输出整形电路203产生更可靠的欠压保护信号UVLock。

由于供电电源模块或电网出现异常时可能会导致电源电压不足，严重影响高压集成电路正常工作。本发明为克服电源欠压所造成的严重影响，一方面采用带复位功能的两级比较器电路，当电源毛刺检测电路204输出的复位信号VC1和VC2有效时，会协同锁定比较器输出信号Vo3，进一步锁定欠压保护信号UVLock；另一方面，输出整形电路采用RC低通滤波和施密特触发器组合滤波，以滤除高频噪声的影响，保持了一定的迟滞量，从而产生稳定可靠的欠压保护信号UVLock。

电压检测电路201的具体实现方式可以采用图4所示的电路结构，在此不再描述。

图11为比较器电路202的一种实现方式，该电路由PMOS管M121、NMOS管M122、PMOS管M123、PMOS管M124、NMOS管M125、PMOS管M126、PMOS管M127、PMOS管M128、NMOS管M129、NMOS管M1210、NMOS管M1211、NMOS管M1212、PMOS管M1213、NMOS管M1214、电阻R121、电容C121组成。PM1OS管M121的栅极连接到第一偏置电压信号Vb1的输出节点，PM1OS管M121的漏极连接NM1OS管M122的漏极、NM1OS管M125的栅极，PM1OS管M121的源极、PM1OS管M123的源极、PM1OS管M124的源极、PM1OS管M126的源极和PM1OS管M1213的源极共同连接到内部低压电源VCCL；NM1OS管M122的栅极、NM1OS管M129的栅极、NM1OS管M1212的栅极同时连接到电源毛刺检测电路204输出的信号VC2；NM1OS管M122的源极、NM1OS管M125的源极、NM1OS管M129的源极、NM1OS管M1210的源极、NM1OS管M1211的源极、NM1OS管M1212的源极、NM1OS管M1214的源极、电阻R121的下端和电容C121的下端共同连接到地电压GND；PM1OS管M123的栅极连接到电源毛刺检测电路204输出的信号VC1；PM1OS管M123的漏极连接到PM1OS管M124的栅极和漏极、NM1OS管M125的漏极、PM1OS管M126的栅极以及PM1OS管M1213的栅极；PM1OS管M126的漏极连接PM1OS管M127的源极和PM1OS管M128的源极；PM1OS管M127的栅极连接参考电压信号Vref；PM1OS管M127的漏极连接到NM1OS管M129的漏极、NM1OS管M1210的漏极和栅极、NM1OS管M1211的栅极；PM1OS管M128的栅极连接电压检测电路201输出的检测信号Vin3，PM1OS管M128的漏极连接NM1OS管M1211的漏极、NM1OS管M1212的漏极、NM1OS管M1214的栅极，PM1OS管M1213的漏极连接NM1OS管M1214的漏极、电阻R121的上端和电容C121的上端，并作为比较器电路202的输出信号Vo3输出节点。

所述比较器电路202是由带复位功能的第一级比较器和第二级共源放大器组成。PMOS管M126、PMOS管M127、PMOS管M128、NMOS管M129、NMOS管M1210、NMOS管M1211、NMOS管M1212构成的带复位功能的第一级比较器和PMOS管M1213、NMOS管M1214的第二级共源放大器组成。当电源毛刺检测电路204输出信号VC1为高电平，VC2为低电平时，比较器电路202正常工作：若Vin3大于参考电压Vref，则第一级比较器电路202输出为低电平，Vo3为高电平；若输入电压Vin小于参考电压Vref，即欠压状态，则第一级比较器电路202输出为高电平，Vo3为低电平。当电源毛刺检测电路204输出信号VC1为低电平，VC2为高电平时，第一级比较器电路202单端输出信号被拉低为低电平，第二级放大器输出Vo3被锁定为高电平。

图12为本发明电源毛刺检测电路204的一种实现方式，该电路由PMOS管M141、PMOS管M142、NMOS管M143、PMOS管M144、NMOS管M145、PMOS管M146、PMOS管M147、PMOS管M148、NMOS管M149、NMOS管M1410、PMOS管M1411、NMOS管M1412、PMOS管M1413、NMOS管M1414、PMOS管M1415、NMOS管M1416、电阻R141、电容C141、电阻R142、电容C142构成。

PMOS管M141的栅极连接到第二偏置电压信号Vb2的输出节点；PMOS管M141的源极连接芯片电源电压VDD；PMOS管M141的漏极连接PMOS管M142的源极；PMOS管M142的栅极连接到第三偏置电压信号Vb3的输出节点；PMOS管M142的漏极连接到NMOS管M143的漏极和栅极、NMOS管M145的栅极；NMOS管M143的源极连接到NMOS管M145的源极、电阻R142的下端、电容C142下端、NMOS管M1410的源极、PMOS管M1411的源极、NMOS管M1414的源极、NMOS管M1416的源极，并同时连接到地电压GND；PMOS管M144的栅极连接到第一四偏置电压信号Vb4的输出节点；PMOS管M144的源极连接电阻R141的下端、电容C141的下端、PMOS管M146的栅极；PMOS管M144的漏极连接NMOS管M145的漏极；PMOS管M146的源极连接到电阻R141的上端、电容C141的上端、PMOS管M147的源极、NMOS管M1412的源极、PMOS管M1413的源极、PMOS管M1415的源极，并同时连接到内部低压电源VCCL；PMOS管M146的漏极连接到电阻R142的上端、电容C142上端、PMOS管M147的栅极、PMOS管M148的栅极、NMOS管M149的栅极、NMOS管M1410的栅极；PMOS管M147的漏极连接PMOS管M48的源极、PMOS管M1411的漏极；PMOS管M148的漏极连接NMOS管M149的漏极、PMOS管M1411的栅极、NMOS管M1412的栅极、PMOS管M1413的栅极、NMOS管M1414的栅极；NMOS管M149的源极连接NMOS管M1410的漏极、NMOS管M1412的漏极；PMOS管M1413的漏极连接到NMOS管M1414的漏极、PMOS管M1415的栅极、NMOS管M1416的栅极，并作为电源毛刺检测电路204的控制信号VC1的输出节点。PMOS管M1415的漏极和NMOS管M1416的漏极相连，并作为电源毛刺检测电路204的控制信号VC2的输出节点。

所述内部低压电源VCCL由芯片电源电压VDD经过降压电路产生，通常为不高于芯片电源电压VDD的电压。

图12所述电源毛刺检测电路204由输入放大电路、施密特触发器和第三级反相器和第四级反相器构成。其中，输入放大电路由PMOS管M141、PMOS管M142、NMOS管M143、PMOS管M144、NMOS管M145、PMOS管M146、电阻R141、电容C141、电阻R142、电容C142组成；施密特触发器由PMOS管M147、PMOS管M148、NMOS管M149、NMOS管M1410、PMOS管M1411、NMOS管M1412组成；第三级反相器由PMOS管M1413、NMOS管M1414组成；第四级反相器由PMOS管M1415、NMOS管M1416组成。

所述输入放大电路输入端连接到第二偏置电压信号Vb2、第三偏置电压信号Vb3、第四偏置电压信号Vb4的输出节点；输入放大电路输出端连接施密特触发器的输入端；施密特触发器输出端连接第三级反相器输入端；第三级反相器输出连接第四级反相器输入端，并同时作为电源毛刺检测电路204的输出信号VC1；第四级反相器输出端作为电源毛刺检测电路204的输出信号VC2。

图12所述电源毛刺检测电路204中输入放大电路由两级放大电路组成，第一级是由PMOS管M144和NMOS管M145构成的共源共栅放大电路，第二级是由PMOS管M146构成的共源放大电路，用于放大芯片电源电压VDD的波动信号。该电路中电阻R141、电容C141、电阻R142、电容C142主要用于滤除高频干扰。当芯片电源电压VDD出现毛刺或快速波动，该信号会通过两级输入放大器放大后，再经施密特触发器、第三级反相器和第四级反相器整形转换为数字逻辑信号VC1和VC2，用于控制并协助所述电压检测电路201、比较器电路202和第二输出整形电路203产生更可靠的欠压保护信号。

图13为本发明高精度高可靠过流保护电路3结构图，该电路结构与图3给出的本发明高精度宽电压范围过温保护电路1结构类似，包括依次连接的钳位电路、电流检测电路、宽电压范围比较器电路和输出整形电路。将高精度宽电压范围过温保护电路1中的温度检测电路102替换为电流检测电路即可。过流保护电路的结构与图3给出的过温保护电路相比，不同的是采用电流采样电路检测输出功率器件电流的大小，得到的采样电流通常经过一个电阻转换为电压，该电压输出到宽电压范围比较器电路与参考电压信号进比较，再输入到输出整形电路进行处理，最后输出过流保护信号OClock。

图14为本发明错误处理逻辑电路4实现方式，该电路由组合逻辑门构成。错误处理逻辑电路4的作用在于综合芯片状态监测信号，对电路是否正常做出判断，当芯片异常时关断数据输出。该电路实现的控制过程如下：当电路发生过流OCLock、过温OTLock或者电源电压欠压UVLock时，错误逻辑电路输出低电平信号，指示电路发生异常；当解除过流及过温警报、电源恢复正常工作电压时，错误逻辑电路立即输出高电平信号，指示电路工作正常。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.用于高压集成电路的高性能芯片状态监测保护电路，其特征是，包括：高精度宽电压范围过温保护电路(1)、高精度高可靠欠压保护电路(2)、高精度高可靠过流保护电路(3)和错误处理逻辑电路(4)，所述高精度宽电压范围过温保护电路(1)输出的温度保护信号OTLock、高精度高可靠欠压保护电路(2)输出的欠压保护信号UVLock和高精度高可靠过流保护电路(3)输出的过流保护信号OCLock，均连接到错误处理逻辑电路(4)的输入端，经逻辑处理得到芯片状态输出信号Error；当温度保护信号OTLock、欠压保护信号UVLock和过流保护信号OCLock中的任意一个或多个信号出现异常时，芯片状态输出信号Error将会输出错误状态信号，否则将会输出正常状态信号；

所述高精度宽电压范围过温保护电路(1)包括依次连接的钳位电路(101)、温度检测电路(102)、宽电压范围比较器电路(103)和第一输出整形电路(104)，所述温度检测电路(102)根据钳位电路(101)提供的偏置电压Vb，得到第一温度检测输出信号Vin1和第二温度检测输出信号Vin2；所述宽电压范围比较器电路(103)将第一温度检测输出信号Vin1和第二温度检测输出信号Vin2进行比较，得到比较输出信号Vo1；所述第一输出整形电路(104)将比较输出信号Vo1进行处理输出温度保护信号OTLock，OTLock为数字逻辑信号，OTLock将连接到钳位电路(101)的输入端用于控制偏置电压Vb大小，OTLock同时还作为一个控制信号输出给高压集成电路的其他电路模块；

所述宽电压范围比较器电路(103)包括：PMOS管M31、PMOS管M33、PMOS管M35、PMOS管M36、PMOS管M37、PMOS管M39、NMOS管M32、NMOS管M34、NMOS管M38、NMOS管M310和共模检测电路(1031)；PMOS管M31的栅极连接到第一温度检测输出信号Vin1，PMOS管M33的栅极连接到第二温度检测输出信号Vin2；PMOS管M31的漏极连接到NMOS管M32的漏极和栅极、NMOS管M34的栅极以及NMOS管M310的栅极；PMOS管M33的漏极连接到NMOS管M34的漏极和PMOS管M37的栅极；PMOS管M37的漏极连接到NMOS管M38的漏极和栅极，PMOS管M37的源极连接到PMOS管M39的栅极和PMOS管M36的漏极；PMOS管M36的源极连接到PMOS管M35的漏极，PMOS管M36和PMOS管M35的栅极都连接到共模检测电路(1031)输出的控制信号；PMOS管M39的漏极与NMOS管M310的漏极相连，并输出比较输出信号Vo1；PMOS管M31、PMOS管M33、PMOS管M35和PMOS管M39的源极同时连接到电源电压VCC；NMOS管M32、NMOS管M34、NMOS管M38和NMOS管M310的源极同时连接到地电压GND；

所述共模检测电路(1031)自动检测电源电压和衬底电位产生的共模噪声，并在共模噪声超过一定阈值时改变共模控制信号Vcm_det；当共模噪声未超过阈值时，共模控制信号Vcm_det为高电平，PMOS管M36和PMOS管M35均处于关断状态，PMOS管M39的栅极受PMOS管M37的源极控制；当共模噪声超过阈值时，共模控制信号Vcm_det为低电平，PMOS管M36和PMOS管M35均处于导通状态，PMOS管M39进入关闭状态，比较输出信号Vo1将被钳位到低电平，防止共模噪声影响比较器的正常工作。

2.根据权利要求1所述的用于高压集成电路的高性能芯片状态监测保护电路，其特征是，当芯片温度正常时，温度保护信号OTLock为高电平，将控制钳位电路(101)产生一个偏置电压；当芯片温度异常时，温度保护信号OTLock改变为低电平逻辑信号，将控制钳位电路(101)产生另一个偏置电压，进一步锁定OTLock为低电平信号。

3.根据权利要求1所述的用于高压集成电路的高性能芯片状态监测保护电路，其特征是，所述温度检测电路(102)包括：PMOS管M21、PMOS管M22、电阻R21、三极管Q1和三极管Q2；三极管Q1和三极管Q2的基极相连，并连接到所述钳位电路(101)的偏置电压Vb输出节点；三极管Q1的发射极连接到PMOS管M21的栅极和漏极，并作为第一温度检测输出信号Vin1的输出节点；三极管Q2的发射极连接到PMOS管M22的栅极和漏极，并作为第二温度检测输出信号Vin2的输出节点；PMOS管M21的源极和PMOS管M22的源极连接到电源电压VCC，三极管Q2的集电极连接到电阻R21的上端，电阻R21的下端、三极管Q1的集电极连接到地电压GND；其中，PMOS管M21和PMOS管M22的宽长比相等，三极管Q1和三极管Q2的基极面积比为1：N，N为任意自然数。

4.根据权利要求1所述的用于高压集成电路的高性能芯片状态监测保护电路，其特征是，所述共模检测电路(1031)包括：PMOS管M61、PMOS管M62和NMOS管M63；其中，PMOS管M61的栅极和漏极相连，并连接到PMOS管M62的漏极和NMOS管M63的栅极；PMOS管M62的栅极和NMOS管M63的漏极相连，并作为共模检测信号Vcm_det的输出节点；PMOS管M61和PMOS管M62的源极连接电源电压VCC，NMOS管M63的源极连接到地电压GND。

5.根据权利要求1所述的用于高压集成电路的高性能芯片状态监测保护电路，其特征是，所述第一输出整形电路(104)包括：一个带RC滤波功能的缓冲器、一个施密特触发器和一个输出反相器；所述带RC滤波功能的缓冲器的输入端连接到所述宽电压范围比较器电路(103)的比较输出信号Vo1，带RC滤波功能的缓冲器的输出端连接到施密特触发器的输入端，施密特触发器的输出端连接到输出反相器的输入端，输出反相器的输出即为温度保护信号OTLock。

6.根据权利要求5所述的用于高压集成电路的高性能芯片状态监测保护电路，其特征是，所述带RC滤波功能的缓冲器内部电路包括：PMOS管M41、PMOS管M43、NMOS管M42、NMOS管M44、电阻R41、电阻R42和电容C41；其中，PMOS管M41和NMOS管M42的栅极同时连接到所述宽电压范围比较器电路(103)的比较输出信号Vo1，PMOS管M41和NMOS管M42的漏极同时连接到PMOS管M43和NMOS管M44的栅极，PMOS管M43的漏极连接到电阻R41的上端，电阻R41的下端连接到电阻R42的上端、电容C41的上端和施密特触发器的输入端，电阻R42的下端连接到NMOS管M44的漏极，PMOS管M41源极和PMOS管M43源极连接到电源电压VCC，NMOS管M42源极、NMOS管M44源极以及电容C41的下端连接到地电压GND。

7.根据权利要求1所述的用于高压集成电路的高性能芯片状态监测保护电路，其特征是，所述高精度高可靠欠压保护电路(2)包括：电压检测电路(201)、比较器电路(202)、第二输出整形电路(203)和电源毛刺检测电路(204)；所述电压检测电路(201)根据电源电压VCC产生电源电压检测信号Vin3，输出到比较器电路(202)；所述比较器电路(202)将参考电压信号Vref和电源电压检测信号Vin3进行比较，得到比较输出信号Vo3，输出到第二输出整形电路(203)；所述第二输出整形电路(203)将比较输出信号Vo3进行整形处理得到欠压保护信号UVLock，欠压保护信号UVLock再连接到电压检测电路(201)的输入端，UVLock是一种数字逻辑信号，用于控制电源电压检测信号Vin3的大小，欠压保护信号UVLock同时还作为一个控制信号输出给错误处理逻辑电路(4)；所述电源毛刺检测电路(204)将电源电压毛刺信号先通过两级输入放大器放大后，再经施密特触发器、第三级反相器和第四级反相器整形转换为数字逻辑信号VC1和VC2，信号VC1连接到电压检测电路(201)、比较器电路(202)，信号VC2连接到比较器电路(202)、第二输出整形电路(203)，信号VC1和信号VC2为反相信号，用于控制并协助所述电压检测电路(201)、比较器电路(202)和第二输出整形电路(203)产生更可靠的欠压保护信号UVLock；

当芯片电源电压正常时，电源毛刺检测电路(20 4)输出信号VC1为高电平，VC2为低电平，电路正常工作，欠压保护信号UVLock为低电平，UVLock低电平将控制电压检测电路(1)产生一个较高的电源电压检测信号Vin3；

当芯片电源电压异常时，欠压保护信号UVLock改变为高电平逻辑信号，UVLock高电平将控制电压检测电路(1)产生一个较低的电源电压检测信号Vin3，锁定信号Vo3为高电平信号；此时电源毛刺检测电路(20 4)输出信号VC1为低电平，VC2为高电平，也会进一步协同锁定UVLock为高电平。

8.根据权利要求7所述的用于高压集成电路的高性能芯片状态监测保护电路，其特征是，所述电源毛刺检测电路(204)包括依次连接的输入放大电路、施密特触发器、第三级反相器和第四级反相器；所述输入放大电路由两级放大电路组成，输入放大电路的输入端分别连接到第二偏置电压信号Vb2、第三偏置电压信号Vb3、第四偏置电压信号Vb4的输出节点，第三级反相器的输出端输出信号VC1，信号VC1进入第四级反相器反相后输出信号VC2。

Images