CN218976667U - Igbt分级关断的控制电路、芯片及装置 - Google Patents

Abstract

本实用新型提供了一种IGBT分级关断的控制电路、芯片及装置，通过电压采样电路、比较器电路、逻辑控制电路、IGBT器件及杂散电感构成的控制电路。则在进行实施时，电压采样电路用于采集杂散电感上的第一电压并输出第二电压至比较器电路，比较器电路用于输出控制电压至逻辑控制电路，逻辑控制电路用于控制IGBT器件执行分级关断。即在控制过程中通过采集第一电压来准确判定IGBT的关断状态，由此在IGBT处于关断时，能够逐步、分级控制IGBT器件的门极电压变化快慢，在抑制IGBT关断尖峰同时，尽可能的减小了关断延迟时间，从而提高所应用的电路的可靠性、稳定性。

Description

IGBT分级关断的控制电路、芯片及装置

技术领域

本实用新型涉及电路控制技术领域，具体涉及IGBT分级关断的控制电路、芯片及装置。

背景技术

目前，绝缘栅双极型晶体管(IGBT，Insulated Gate Bipolar Transistor)是双极型晶体管(BJT，Bipolar Junction Transistor)和场效应晶体管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)的复合器件，其同时吸收了两者的优点，具有输入阻抗高、开关速度快、驱动功率小、饱和压降低、控制电路简单、承受电流大等特点，则IGBT在各种电力电子变换装置中得到广泛的应用。然而在一些应用场合中，由于主回路和器件内部分布杂散电感的存在，当IGBT关断时，IGBT集电极电流迅速下降到零，IGBT会产生一个较高的浪涌电压，叠加在母线电压上。若电压尖峰过大就会发生电压击穿，会大大降低电路的可靠性、稳定性。

因此，现有技术有待于改善。

实用新型内容

本实用新型的主要目的在于提出一种IGBT分级关断的控制电路、芯片及装置，以至少解决现有的IGBT应用于电路中时存在的可靠性低的技术问题。

本实用新型的第一方面，提供了一种IGBT分级关断的控制电路，所述控制电路包括：

电压采样电路，所述电压采样电路具有第一输入端和第一输出端；

比较器电路，所述比较器电路具有第二输入端和第二输出端，

逻辑控制电路，所述逻辑控制电路具有第三输入端和第三输出端；

IGBT器件，所述IGBT器件具有门极及发射极；

杂散电感，所述杂散电感具有第一连接端和第二连接端；

其中，所述第一连接端同时与所述发射极、地电连接，所述第二连接端与所述第一输入端电连接，所述第一输出端与所述第二输入端电连接，所述第二输出端与所述第三输入端电连接，所述第三输出端与所述门极电连接；

电压采样电路用于采集杂散电感上的第一电压并输出第二电压至比较器电路，比较器电路用于输出控制电压至逻辑控制电路，逻辑控制电路用于控制IGBT器件执行分级关断。

本实用新型的第二方面提供了一种集成芯片，所述集成芯片包括如第一方面的控制电路。

本实用新型的第三方面提供了一种电力电子变换装置，所述电力电子变换装置包括如第一方面的所述控制电路。

本实用新型提供了一种IGBT分级关断的控制电路、芯片及装置，通过电压采样电路、比较器电路、逻辑控制电路、IGBT器件及杂散电感构成的控制电路，杂散电感的第一连接端同时与发射极、地电连接，杂散电感的第二连接端与电压采样电路的第一输入端电连接，电压采样电路的第一输出端与比较器电路的第二输入端电连接，比较器电路的第二输出端与逻辑控制电路第三输入端电连接，逻辑控制电路的第三输出端与IGBT器件的门极电连接。则在进行实施时，电压采样电路用于采集杂散电感上的第一电压并输出第二电压至比较器电路，比较器电路用于输出控制电压至逻辑控制电路，逻辑控制电路用于控制IGBT器件执行分级关断。即在控制过程中通过采集第一电压来准确判定IGBT的关断状态，由此在IGBT处于关断时，能够逐步、分级控制IGBT器件40的门极电压变化快慢，在抑制IGBT关断尖峰同时，尽可能的减小了关断延迟时间，从而提高所应用的电路的可靠性、稳定性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中IGBT分级关断控制电路的电路连接示意图；

图2为相关技术中IGBT分级关断控制电路中驱动信号、门极电压的波形示意图；

图3为本实用新型实施例中所提供的IGBT分级关断控制电路的电路连接示意图；

图4为本实用新型实施例中Ic表示流过杂散电感的电流Ic、第一电压V1的波形示意图；

图5为本实用新型实施例中所提供的IGBT分级关断控制电路的电路连接示意图。

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

需要注意的是，相关术语如“第一”、“第二”等可以用于描述各种组件，但是这些术语并不限制该组件。这些术语仅用于区分一个组件和另一组件。例如，不脱离本实用新型的范围，第一组件可以被称为第二组件，并且第二组件类似地也可以被称为第一组件。术语“和/或”是指相关项和描述项的任何一个或多个的组合。

请参阅图1及图2，图1示出相关技术中所采用的IGBT分级关断控制电路，图2示出相关技术中IGBT分级关断控制电路的驱动信号、电压Vge的波形示意图(随着时间，电压大小变化的示意图)；在该电路中，预先在可编程逻辑器件(CPLD，Complex ProgrammableLogic Device，复杂的逻辑器件；或FPGA，Field Programmable Gate Array，现场可编程门阵列)中设置好关断时的逻辑时序，通过时序控制来实现。

具体的：在IGBT执行关断时，驱动信号V1与V2同时变为高电平，则Q1与Q2同时导通，IGBT门极经由Roff1与Q2放电，其电压Vge开始快速下降；当IGBT电流即将下降时，驱动信号V2变为低电平，则Q2关断，IGBT门极经由Roff2、Roff1与Q1放电，电压Vge继续下降，但下降变慢；当IGBT电流降为0时，驱动信号V2又变为高电平，则Q2导通，IGBT门极再次经由Roff2与Q2放电，其电压Vge快速下降至设定的负压。

如此，在IGBT电流下降阶段，IGBT门极经由较大阻抗电阻放电，电压变化较缓，可以抑制VCE尖峰电压，以保证工作可靠性。

但是上述这个控制电路的缺点在于：一是固定的时序控制需要适配不同模块进行时间参数匹配，调试过程复杂；二是出现窄脉冲时，门极电压可能不是从正压幅值开始下降，那么时间参数会出现不匹配情况，导致VCE尖峰过高；最后是某些情况下适配大功率IGBT模块，关断延迟时间偏长；也即上述控制电路仍然存在可靠性低、不稳定的技术问题。

请参阅图3，为了解决相关技术中存在的可靠性低技术问题，本实用新型提供了一种IGBT分级关断的控制电路，其包括电压采样电路10、比较器电路20、逻辑控制电路30、IGBT器件40及杂散电感Ls。

具体的，电压采样电路10表示能够对电压进行采样的电路，其具有第一输入端和第一输出端，第一输入端用于对杂散电感Ls的第一电压V1进行采集，第一输出端用于输出第二电压V2(该第二电压是通过对第一电压进行分压处理后所得的电压)。

其中，当IGBT器件40正常工作时，流过辅助射极与功率射极间杂散电感的电流Ic及其产生的第一电压波形如图4所示，因为以辅助射极为参考地，所以V1＝-Ls*dIc/dt，Ls表示杂散电感的具体电感数值，Ic表示流过杂散电感的电流大小，t表示电流Ic经过杂散电感的时间。

具体的，比较器电路20表示具备比较器的电路，其具有第二输入端和第二输出端，第二输入端用于接收第二电压V2，并将该第二电压V2与基准电压Vref进行比较并输出控制电压V3；

具体的，逻辑控制电路30表示能够根据逻辑控制信号进行功能执行的电路，其具有第三输入端和第三输出端，该第三输入端用于接收控制电压V3，并根据控制电压V3及逻辑控制信号Voff控制IGBT器件的门极电压Vge。其中，逻辑控制信号Voff可以是CPLD或者FPGA器件，也可以是某些驱动芯片来提供。

具体的，IGBT器件40表示双极型晶体管和场效应晶体管的复合器件，其具备门极M1、发射极及集电极，门极M1与第三输出端电连接，发射极同时与地、杂散电感电连接，集电极用于与外部负载电连接。

具体的，杂散电感Ls表示由电路中的导体如连接导线、元件引线、元件本体等呈现出来的等效电感，其具备第一连接端和第二连接端。

其中，第一连接端同时与发射极、地电连接，第二连接端与第一输入端电连接，第一输出端与第二输入端电连接，第二输出端与第三输入端电连接，第三输出端与门极电连接。

在进行实施时，电压采样电路10采集杂散电感Ls上的第一电压V1并输出第二电压V2至比较器电路20，比较器电路20将第二电压V2与基准电压Vref进行比较并输出控制电压V3至逻辑控制电路30，逻辑控制电路30根据控制电压V3及逻辑控制信号Voff控制门极M1的电压(Vge)，也即在控制过程中通过采集第一电压来准确判定IGBT的关断状态，由此在IGBT处于关断时，能够逐步、分级控制门极电压变化的快慢，在抑制IGBT关断尖峰同时，尽可能减小了关断延迟时间，从而提高所应用的电路在工作时的可靠性、稳定性。

需要说明的是，基于IGBT器件40的开关特性，在功率回路杂散电感不变的前提下，当IGBT器件40的门极电阻大，则IGBT器件40关断时，其CE极电压尖峰会小；当IGBT器件40的门极电阻小，则IGBT关断时，其CE极电压尖峰会大。由此本实施例是通过改变门极电阻大小的方式，调控电压尖峰大小的。本实施例能够精确判定IGBT器件处于关断状态，能够控制门极电压变化的快慢，也即电压尖峰低，因为击穿IGBT的概率小了，则能够提高整个控制电路的可靠性。

在本实施例中，电压采样电路10包括第一电阻R1、第二电阻R2、第一二极管D1及第二二极管D2；第一电阻R1的第一端同时与供电端VCC、第一二极管D1的阴极电连接，第一电阻R1的第二端同时与第二电阻R2的第一端、第一二极管D1的阳极、第二二极管D2的阴极、比较器电路20的第二输入端电连接，第二电阻R2的第二端与第二连接端电连接，第二二极管D2的阳极接地。其中，第二电阻R2的第二端作为电压采样电路10的第一输入端，其负责接收第一电压V1；第一电阻R1的第二端、第二电阻R2的第一端、第一二极管D1的阳极、第二二极管D2的阴极形成一个结点，该结点作为电压采样电路10的第一输出端。

其中，电压采样电路10通过第一电阻R1、第二电阻R2设置，能够对于第一电压V1进行分压处理，所得到的的第二电压

以及通过第一二极管D1、第二二极管D2设置，提供保护作用，防止分压值超过后级电路供电。

在本实施例中，比较器电路20包括比较器COMP及第三电阻R3；比较器COMP的第一输入端同时与第一电阻R1的第二端、第二电阻R2的第一端、第一二极管D1的阳极、第二二极管D2的阴极、比较器电路20的第二输入端电连接，比较器COMP的第二输入端用于接收基准电压Vref，比较器COMP的第一输出端同时与第三电阻R3的第一端、第三输入端电连接，第三电阻R3的第二端接逻辑电平VDD。

其中，比较器电路20通过比较器COMP将第二电压V2与基准电压Vref进行比较，并输出控制电压V3至逻辑控制电路30。一般的，

该基准电压Vref与第一电压V1、第二电压V2大小没有强相关，只要在静态(即IGBT器件无电流)时，基准电压Vref大于第二电压V2即可。

在本实施例中，逻辑控制电路30包括与门逻辑器件301、第一开关器件Q1、第二开关器件Q2、第一放电器件Roff1及第二放电器件Roff2；与门逻辑器件301的第一输入端同时与比较器COMP的第一输出端、第三电阻R3的第一端、第三输入端电连接，与门逻辑器件301的第二输入端经第一开关器件Q1与第一放电器件Roff1的第一端电连接，与门逻辑器件301的输出端经第二开关器件Q2同时与第二放电器件Roff2的第一端、第一放电器件Roff1的第二端电连接，第二放电器件Roff2的第二端与门极M1电连接。其中，第一放电器件Roff1为电阻器件，第二放电器件Roff2为电阻器件。

应当理解的是，与门逻辑器件又称“与电路”、逻辑“积”、逻辑“与”电路。是执行“与”运算的基本逻辑门电路。有多个输入端，一个输出端。当所有的输入同时为高电平(逻辑1)时，输出才为高电平，否则输出为低电平(逻辑0)。

其中，逻辑控制电路30在进行工作时，通过与门逻辑器件301的第一输入端接收比较器COMP所传输的控制电压V3，控制电压V3为高电平或者低电平时，与门逻辑器件301根据控制电压V3、及逻辑控制信号Voff控制IGBT器件的门极电压Vge。在对于门极电压Vge进行控制的过程中，主要是通过第一开关器件Q1、第二开关器件Q2的打开(导通)或者关闭(截止)来选择性地通过第一放电器件Roff1和第二放电器件Roff2中的任意一个或者其组合来控制门极电压Vge。

在本实施例中，逻辑控制电路30还包括第一驱动器件X1及第二驱动器件X2；第一驱动器件X1的输入端与与门逻辑器件301的第二输入端电连接，并用于接收逻辑控制信号Voff，第一驱动器件X1的输出端与第一开关器件Q1电连接，第二驱动器件X2的输入端与与门逻辑器件301的输出端电连接，第二驱动器件X2的输出端与第二开关器件Q2电连接。即通过第一驱动器件X1、第二驱动器件X2所提供的功率，使得相应的逻辑控制信号具备足够的功率来驱动第一开关器件Q1与第二开关器件Q2。

在本实施例中，第一开关器件Q1为第一NMOS管，第二开关器件Q2为第二NMOS管；第一NMOS管的栅极与第一驱动器件X1的输入端电连接，第一NMOS管的漏极与第一放电器件Roff1的第一端电连接，第一NMOS管的源极接地；第二NMOS管的栅极与第二驱动器件X2的输入端电连接，第二NMOS管的漏极同时与第一放电器件Roff1的第二端、第二放电器件Roff2的第一端电连接，第二NMOS管的源极接地。其中，选择NMOS管作为对应的开关器件，主要利用其具备的优势：开关速度高以及阀值电压，有利于逻辑控制电路在对于门极的电压(Vge)控制过程中的控制速度。

本实用新型还提供了一种IGBT分级关断的控制方法，应用于如上述实施例所提供的控制电路，该控制方法包括：

步骤S1，电压采样电路10采集杂散电感Ls上的第一电压，并对第一电压V1进行分压处理，将所得到的第二电压V2传输至比较器电路20；

步骤S2，比较器电路20将第二电压V2与基准电压Vref进行比较，根据比较结果输出对应的控制电压V3至逻辑控制电路30；

步骤S3，逻辑控制电路30根据控制电压V3及逻辑控制信号Voff控制门极的电压(Vge)，以对IGBT器件40执行分级关断。通过上述实施例，在控制过程中通过采集第一电压V1来准确判定IGBT的关断状态，由此在IGBT器件40处于关断时，能够控制IGBT器件40的门极电压变化快慢，在抑制IGBT关断尖峰同时，尽可能减小了关断延迟时间，从而提高所应用的电路在工作时的可靠性、稳定性。

具体的，上述步骤S1、步骤S2、步骤S3表示对IGBT器件执行分级关断的过程，对于该控制过程的具体阐述如下：

当IGBT器件40处于开通时(在此状态时，本控制电路不会对于门极电压Vge进行具体控制)，逻辑控制信号Voff是低电平，根据电路逻辑，第一开关器件Q1的栅极同样是低电平，则不开通；与门逻辑器件301输入端有低电平则无论控制电压V3是什么状态，其输出为低电平，则第二开关器件Q2的栅极也是低电平，不开通。所以IGBT器件40开通时，该控制电路不会造成影响。

当IGBT器件40处于关断时(在此状态时，本控制电路会对于门极电压Vge进行具体控制)，Voff是高电平，根据电路逻辑，第一开关器件Q1的栅极同样是高电平，则开通。因为此时IGBT器件40的门极电压(Vge)尚未降低至门槛电压，流经杂散电感Ls的电流Ic仍会保持缓慢上升状态，则第一电压V1负压幅值极低，所得第二电压V2小于基准电压Vref，所以比较器电路20所输出的控制电压V3是高电平，则与门逻辑器件301输出高电平，所以第二开关器件Q2的栅极也是高电平，开通。进一步，在经杂散电感Ls的电流Ic尚未下降时，IGBT器件40的门极由第二放电器件Roff2与第二开关器件Q2泄放电荷，门极电压Vge迅速下降。其中，门槛电压是电压型器件的一个名词。大于该电压幅值，IGBT器件或者MOS开始导通；小于该值，开始关断。由此，完成分级关断中第一阶段的电压控制。

当门极电压Vge下降至IGBT门槛电压时，经杂散电感Ls的电流Ic开始下降。此时第一电压V1上升，根据前述的V1、V2电压公式，第二电压V2也在上升直至大于基准电压Vref，则比较器电路20所输出的控制电压V3变为低电平。根据与门逻辑，与门逻辑器件301输出电压变为低电平，所以第二开关器件Q2的栅极也是低电平，也即第二开关器件Q2关断。而此时第一开关器件Q1仍在导通。所以杂散电感Ls的电流Ic下降时，IGBT器件的门极电压Vge由第二放电器件Roff2、第一放电器件Roff1与第一开关器件Q1泄放电荷，门极电压缓慢下降。由此，完成分级关断中第二阶段的电压控制。

当杂散电感Ls的电流Ic下降至拖尾阶段时，其变化斜率变小，即第一电压V1迅速下降，直至第二电压V2小于基准电压Vref，则比较器电路20所输出的控制电压V3变为高电平。根据与门逻辑，与门逻辑器件301输出电压变为高电平，所以第二开关器件Q2导通，将第一开关器件Q1与第一放电器件Roff1再次旁路，所以在Ic电流即将结束时，IGBT器件的门极电压Vge由第二放电器件Roff2与第二开关器件Q2一同泄放电荷，门极电压重新迅速下降，由此，完成分级关断中第三阶段的电压控制。

从上述可知，在分级关断的控制过程中，经过三个阶段的电压控制，从而完成整个、全部的I GBT分级关断过程。即逐步、分级控制IGBT器件40的门极电压变化快慢(在抑制IGBT关断尖峰同时，尽可能减小了关断延迟时间)，从而提高所应用的电路在工作时的可靠性、稳定性。

在一些实施方式中，请参阅图5，在数字式驱动方案中，若使用了可编程数字控制芯片，可简化整体电路。即驱动信号V1输入到数字控制单元，由内部烧录的软件逻辑进行电路逻辑判断。

需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本申请所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

以上仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (9)

1.一种IGBT分级关断的控制电路，其特征在于，所述控制电路包括：

电压采样电路，所述电压采样电路具有第一输入端和第一输出端；

比较器电路，所述比较器电路具有第二输入端和第二输出端；

逻辑控制电路，所述逻辑控制电路具有第三输入端和第三输出端；

IGBT器件，所述IGBT器件具有门极及发射极；

杂散电感，所述杂散电感具有第一连接端和第二连接端；

其中，所述第一连接端同时与所述发射极、地电连接，所述第二连接端与所述第一输入端电连接，所述第一输出端与所述第二输入端电连接，所述第二输出端与所述第三输入端电连接，所述第三输出端与所述门极电连接；

所述电压采样电路用于采集所述杂散电感上的第一电压并输出第二电压至所述比较器电路，所述比较器电路用于输出控制电压至所述逻辑控制电路，所述逻辑控制电路用于控制所述IGBT器件执行分级关断。

2.如权利要求1所述IGBT分级关断的控制电路，其特征在于，所述电压采样电路包括第一电阻、第二电阻、第一二极管及第二二极管；

所述第一电阻的第一端同时与供电端、所述第一二极管的阴极电连接，所述第一电阻的第二端同时与所述第二电阻的第一端、所述第一二极管的阳极、所述第二二极管的阴极、所述比较器电路的第二输入端电连接，所述第二电阻的第二端与所述第二连接端电连接，所述第二二极管的阳极接地。

3.如权利要求2所述IGBT分级关断的控制电路，其特征在于，所述比较器电路包括比较器及第三电阻；

所述比较器的第一输入端同时与所述第一电阻的第二端、所述第二电阻的第一端、所述第一二极管的阳极、所述第二二极管的阴极、所述比较器电路的第二输入端电连接，所述比较器的第二输入端用于接收基准电压，所述比较器的第一输出端同时与所述第三电阻的第一端、所述第三输入端电连接，所述第三电阻的第二端接地。

4.如权利要求3所述IGBT分级关断的控制电路，其特征在于，所述逻辑控制电路包括与门逻辑器件、第一开关器件、第二开关器件、第一放电器件及第二放电器件；

所述与门逻辑器件的第一输入端同时与所述比较器的第一输出端、所述第三电阻的第一端电连接，所述与门逻辑器件的第二输入端经所述第一开关器件与所述第一放电器件的第一端电连接，所述与门逻辑器件的输出端经所述第二开关器件同时与所述第二放电器件的第一端、所述第一放电器件的第二端电连接，所述第二放电器件的第二端与所述门极电连接。

5.如权利要求4所述IGBT分级关断的控制电路，其特征在于，所述逻辑控制电路还包括第一驱动器件及第二驱动器件；

所述第一驱动器件的输入端与所述与门逻辑器件的第二输入端电连接，并用于接收逻辑控制信号，所述第一驱动器件的输出端与所述第一开关器件电连接，所述第二驱动器件的输入端与所述与门逻辑器件的输出端电连接，所述第二驱动器件的输出端与所述第二开关器件电连接。

6.如权利要求5所述IGBT分级关断的控制电路，其特征在于，所述第一开关器件为第一NMOS管，所述第二开关器件为第二NMOS管；

所述第一NMOS管的栅极与所述第一驱动器件的输出端电连接，所述第一NMOS管的漏极与第一放电器件的第一端电连接，所述第一NMOS管的源极接地；

所述第二NMOS管的栅极与所述第二驱动器件的输出端电连接，所述第二NMOS管的漏极同时与第一放电器件的第二端、第二放电器件的第一端电连接，所述第二NMOS管的源极接地。

7.如权利要求4所述IGBT分级关断的控制电路，其特征在于，所述第一放电器件为电阻器件，所述第二放电器件为电阻器件。

8.一种集成芯片，其特征在于，所述集成芯片包括如权利要求1-7任一项所述控制电路。

9.一种电力电子变换装置，其特征在于，所述电力电子变换装置包括如权利要求1-7任一项所述控制电路。

Images