CN214707671U - 一种智能低边功率开关的控制电路及芯片 - Google Patents

Abstract

本实用新型涉及电路技术领域，尤其涉及一种智能低边功率开关的控制电路及芯片，其中，包括：第一NMOS管；第二NMOS管，其源极连接第一电阻后与第一NMOS管的源极并联接地，其与第一NMOS管的漏极并联至第一节点后连接负载，控制端并联至第二节点后通过第二电阻连接电压输入端；防护模块，并联于电压输入端与地之间；过温保护模块，并联于第二节点与地之间；限流模块，并联于第二节点与地之间，并设置检测端连接第二NMOS管的源极；过压保护模块，并联于第一节点与第二节点之间；钳压模块，并联于第一节点与地之间。有益效果：解决第一NMOS管在关断瞬间因高电感负荷产生的能量发生单脉冲雪崩能量击穿而损坏的问题，具有高可靠性。

Description

一种智能低边功率开关的控制电路及芯片

技术领域

本实用新型涉及电路技术领域，尤其涉及一种智能低边功率开关的控制电路及芯片。

背景技术

智能功率开关集成电路作为新一代的电力电子技术，旨在将所有的高压功率器件与低压电路集成在同一芯片上，不仅能提高芯片的整体性能，而且能够降低生产成本。

目前，市场上的智能功率开关大多是集过流保护、过压保护、过温保护为一体的功率开关，其广泛应用于家用电器、汽车电子和工业控制电子领域。然而，这些智能功率开关的保护功能还不足以满足汽车电子和工业控制电子的需要，并且其整体体积较大，生产成本也较高。尤其是汽车电子经常应用于电压瞬变、高能以及高电感负荷以及众多外部链接和人类干扰等苛刻条件下，这对智能功率开关高耐压、高性能以及高可靠性提出了新的需求。例如，随着人们对汽车电子响应速度的要求增加，当智能功率开关应用在高电感负荷上，过快的开关相应速度会产生高脉冲电压，使得功率器件发生雪崩击穿，短时间内功率器件区域电流集中，容易导致区域温度迅速上升而烧毁器件的问题。因此，针对上述问题，成文本领域技术人员亟待解决的难题。

实用新型内容

针对现有技术中存在的上述问题，现提供一种智能低边功率开关的控制电路及芯片。

具体技术方案如下：

本实用新型提供一种智能低边功率开关的控制电路，其中，包括：

一第一NMOS管；

一第二NMOS管，所述第二NMOS管的源极连接一第一电阻后与所述第一NMOS管的源极并联接地，所述第二NMOS管及所述第一NMOS管的漏极并联至一第一节点后连接至一负载外接端，控制端的栅极连接一第六电阻以及一第七电阻并最终并联至一第二节点后通过一第二电阻连接一电压输入端；

一防护模块，并联于所述电压输入端与地之间，用以进行静电防护；

一过温保护模块，并联于所述第二节点与地之间，用以当工作温度达到一预设温度时，关断所述第一NMOS管的控制端的工作电流；

一限流模块，并联于所述第二节点与地之间，并设置一第六NMOS管和所述第二NMOS管，所述第六NMOS管的栅极与所述第二NMOS管的源极连接，所述第六NMOS管的漏极与所述第一NMOS管的栅极连接，用以当所述电流采样第二NMOS管采集到的电流超过一预设电电流时所述第六 NMOS开启，给所述第一NMOS管栅极放电，从而限制所述第一NMOS管的的输出电流；

一过压保护模块，并联于所述所述第一节点与所述地之间，设置一第四齐纳二极管，用以当所述第一NMOS管漏极电压超过预设电压时，拉低所述第一NMOS管栅极电压，关断所述第一NMOS管；

一钳压模块，并联于所述第一节点与地之间，用以当所述当加在所述第一NMOS管的漏极与地之间的电压高于钳压模块预设的电压时，钳压模块被开启，将加在所述第一NMOS管漏源两端的电压钳位在预设电压值，第一NMOS管避免发生漏源击穿。

优选的，所述防护模块包括：

一第一PNP管，所述第一PNP管的发射极连接至所述电压输入端，所述第一PNP管的基极短接至所述第一PNP管的发射极，所述第一PNP管的集电极接地。

优选的，所述过温保护模块包括：

一电流镜单元，并联于所述第二节点与地之间，并提供一偏置电流输出端；

一启动单元，并联于所述偏置电流输出端与地之间，并提供一启动电流输出端；

一PATA电流源，并联于所述偏置电流输出端与地之间，并设置一启动端连接所述启动电流输出端，用于根据所述偏置电流产生一与所述工作温度成正比的PATA电流；

一过温控制单元，并联于所述偏置电流输出端与地之间，用以当所述工作温度升高时，控制输入所述第一NMOS管的控制端的电流。

优选的，所述电流镜单元包括：

一第一PMOS管，源极连接所述第二节点，控制端与漏极短接；

一第二PMOS管，源极连接所述第二节点，漏极通过一第一齐纳二极管接地接地，控制端连接所述第一PMOS管的控制端，并通过一第二齐纳二极管连接至所述第二节点；

一第三NMOS管，源极接地，漏极连接所述第一PMOS管的漏极，控制端与源极短接；

所述第二PMOS管的漏极形成所述偏置电流输出端。

优选的，所述启动单元包括：

一第三PMOS管，源极连接所述偏置电流输出端，漏极通过一电容接地，控制端与漏极短接；

一第四PMOS管，源极连接所述偏置电流输出端，漏极接地，控制端连接所述第三PMOS管的控制端；

所述第四PMOS管的漏极形成所述启动电流输出端。

优选的，所述PTAT电流源包括：

一第五PMOS管，源极连接所述偏置电流输出端，漏极连接所述启动电流输出端；

一第六PMOS管，源极连接所述偏置电流输出端，控制端与漏极短接，并连接所述第五PMOS管的控制端；

一第一NPN管，集电极连接所述第五PMOS管的漏极，发射极接地，基极与集电极短接；

一第二NPN管，集电极连接所述第六PMOS管的漏极，发射极通过一第三电阻接地，基极连接所述第一NPN管的基极。

优选的，所述过温控制单元包括：

一第七PMOS管，源极连接所述偏置电流输出端，漏极通过一第一串联电阻分压电路接地；

一第八PMOS管，源极连接所述偏置电流输出端，控制端连接所述第七 PMOS管的控制端及所述第六PMOS管的控制端；

一第三NPN管，集电极连接所述第八PMOS管的漏极，基极连接所述第七PMOS管的漏极，发射极接地；

一第四NMOS管，源极接地，漏极连接所述第二NMOS管的控制端；

依次相互串联的，一第一反相器，一第二反相器以及一第三反相器，所述第一反相器的输入端连接所述第八PMOS管的漏极，所述第三反相器的输出端连接所述第四NMOS管的控制端；

一第五NMOS管，源极接地，漏极连接所述第一串联电阻分压电路的分压节点，控制端连接于所述第二反相器于所述第三反相器之间。

优选的，所述限流模块包括：

一第六NMOS管，漏极连接所述第二NMOS管的控制端，源极接地，控制端连接所述第二NMOS管的源极；

一第二串联电阻分压电路，串联于所述第二节点与所述第二NMOS管的控制端之间；

一第七NMOS管，漏极连接所述第二节点，源极连接所述第二串联电阻分压电路的分压节点，控制端与源极短接；

一第三齐纳二极管连接于所述第二NMOS管的控制端与所述第六 NMOS管的控制端之间。

优选的，所述过压保护模块包括：

一第八NMOS管，漏极连接所述第一NMOS管的控制端；

一第九NMOS管，漏极连接所述第八NMOS管的源极，源极接地，控制端与源极短接；

一第十NMOS管，漏极连接所述第八NMOS管的控制端，源极接地，控制端与源极短接；

一第四齐纳二极管，正极连接所述第八NMOS管的控制端，负极连接所述第一节点；

一第五肖特基二极管，正极连接所述第八NMOS管的源极，负极连接所述第八NMOS管的控制端；

一第六齐纳二极管，正极连接所述第八NMOS管的源极，负极接地。

优选的，所述钳压模块包括：

一第二PNP管，所述第二PNP管的发射极连接所述第一节点，所述第二PNP管的集电极接地，所述第二PNP管的基极与发射极短接。

优选的，所述控制电路形成于一芯片中。

本实用新型还提供一种芯片，其中，包括如上述所述的控制电路。

上述技术方案具有如下优点或有益效果：通过内嵌防护模块、过温保护模块、限流模块、过压保护模块以及钳压模块，解决第一NMOS管在关断瞬间因高电感负荷产生的能量发生单脉冲雪崩能量击穿而损坏的问题，以防护第一NMOS管，具有高可靠性。

附图说明

参考所附附图，以更加充分的描述本实用新型的实施例。然而，所附附图仅用于说明和阐述，并不构成对本实用新型范围的限制。

图1为本实用新型的实施例的电路结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本实用新型作进一步说明，但不作为本实用新型的限定。

本实用新型提供一种智能低边功率开关的控制电路，其中，包括：

一第一NMOS管Q1；

一第二NMOS管，所述第二NMOS管的源极连接一第一电阻后与所述第一NMOS管的源极并联接地，所述第二NMOS管及所述第一NMOS管的漏极并联至一第一节点后连接至一负载外接端LOAD，控制端的栅极连接一第六电阻R6以及一第七电阻R7并最终并联至一第二节点2后通过一第二电阻R2连接一电压输入端VIN；

一防护模块3，并联于电压输入端VIN与地GND之间，用以进行静电防护；

一过温保护模块4，并联于第二节点2与地GND之间，用以当工作温度达到一预设温度时，关断第一NMOS管Q1的控制端的工作电流；

一限流模块5，并联于第二节点2与地GND之间，并设置一第六NMOS 管Q13和上述第二NMOS管Q2，第六NMOS管Q13的栅极与第二NMOS 管Q2源极连接，第六NMS管Q13漏极与第一NMOS管Q1的栅极连接，用以当电流采样第二NMOS管Q2采集到的电流超过一预设电电流时第六 NMOS管Q13开启，给第一NMOS管Q1栅极放电，从而限制第一NMOS 管Q1的输出电流；

一过压保护模块6，并联于第一节点1与地GND之间，设置一第四齐二极管D4，用以当第一NMOS管Q1漏极电压超过预设电压时，拉低第一NMOS 管Q1栅极电压，关断第一NMOS管Q1；

一钳压模块7，并联于第一节点1与地GND之间，用以当加在第一NMOS 管Q1的漏极与地GND之间的电压高于钳压模块7预设的电压时，钳压模块 7被开启，将加在第一NMOS管Q1漏源两端的电压钳位在预设电压值，第一NMOS管Q1避免发生漏源击穿。

具体地，本实施例中，在电压输入端VIN和地GND之间连接防护模块3 与第一NMOS管Q1并联，从而对第一NMOS管起到静电防护作用。

本实施例中，在第二节点2和地GND之间连接有过温保护模块4，当工作温度达到过温保护的预设温度时，可通过该过温保护模块4拉低第一NMOS 管Q1的控制端电压，从而使得第一NMOS管Q1关断，进一步，若工作温度降低时，过温保护模块4产生温度迟滞量，当工作温度降低于一定温度时，第一NMOS管Q1处于开启状态。

本实施例中，在第二节点2与地GND之间连接限流模块5，当电压输入端VIN所提供的电压较低时，第一NMOS管Q1和第二NMOS管Q2的控制端电压相等，且第二NMOS管Q2与第一电阻R1可实时监测第一NMOS管Q1的电流；当电压输入端VIN所提供的电压较高时，第一NMOS管Q1的电流增大，第一电阻R1两端电压增大，进而使得第一NMOS管Q1的控制端电压减小，随之流经第一NMOS管Q1的电流减小，以起到保护第一NMOS管Q1的作用。

本实施例中，于第一节点1与第二节点2之间连接过压保护模块6，当第一NMOS管Q1的漏极电压较大时，通过该过压保护模块6，使得第一NMOS 管Q1的控制端电压降低，从而第一NMOS管Q1关断。

本实例中，在第一节点1与地GND之间还并联有钳压模块7，当第一NMOS 管Q1关断瞬间，因高电感负荷产生的击穿电压的能量被释放，第一NMOS管 Q1的漏极电压被钳位到低于其击穿电压的一预设值时，从而有效防止第一 NMOS管Q1被击穿，以起到保护第一NMOS管Q1的作用。

通过内嵌防护模块3、过温保护模块4、限流模块5、过压保护模块6以及钳压模块7，解决第一NMOS管Q1在关断瞬间因高电感负荷产生的能量发生单脉冲雪崩能量击穿而损坏的问题，以防护第一NMOS管Q1，具有高可靠性。

在一种较优的实施例中，防护模块3包括：

一第一PNP管VT1，第一PNP管VT1的发射极连接至电压输入端VIN，第一PNP管VT1的基极短接至第一PNP管VT1的发射极，第一PNP管VT1 的集电极接地GND。

具体地，上述技术方案中的防护模块3为第一PNP管VT1，通过该第一 PNP管VT1起到静电防护作用。

在一种较优的实施例中，过温保护模块4包括：

一电流镜单元40，并联于第二节点2与地GND之间，并提供一偏置电流输出端；

一启动单元41，并联于偏置电流输出端与地GND之间，并提供一启动电流输出端；

一PATA电流源42，并联于偏置电流输出端与地GND之间，并设置一启动端连接启动电流输出端，用于根据偏置电流产生一与工作温度成正比的 PATA电流；

一过温控制单元43，并联于偏置电流输出端与地GND之间，用以当工作温度升高时，控制输入第一NMOS管Q1的控制端的电流。

具体地，上述技术方案中的过温保护模块4包括电流镜单元40、启动单元41、PATA电流源42以及过温控制单元43。

本实施例中，通过电流镜单元40提供偏置电流输出端并输出偏置电流。

本实施例中，在整个电路系统中未上电之前，每个模块的工作状态都为 0，当电压输入端VIN提供电压后，启动单元41导通，用以启动其它模块的工作状态。

本实施例中，当上述启动单元41启动完成后，从而可根据电流镜单元 40提供的偏置电流产生与工作温度成正比的PATA电流。

本实施例中，当电路的工作温度处于正常温度时，第一NMOS管Q1也正常工作，但是当工作温度达到过温保护的预设温度时，可通过该过温控制单元43拉低第一NMOS管Q1的控制端电压，从而使得第一NMOS管Q1关断，进一步，若工作温度降低时，过温控制单元43产生温度迟滞量，当工作温度降低于一定温度时，第一NMOS管Q1处于开启状态。

在一种较优的实施例中，电流镜单元40包括：

一第一PMOS管Q3，源极连接第二节点2，控制端与漏极短接；

一第二PMOS管Q4，源极连接第二节点2，漏极通过一第一齐纳二极管 D1接地接地GND，控制端连接第一PMOS管Q3的控制端，并通过一第二齐纳二极管D2连接至第二节点2；

一第三NMOS管Q5，源极接地GND，漏极连接第一PMOS管Q3的漏极，控制端与源极短接；

第二PMOS管Q4的漏极形成偏置电流输出端。

具体地，上述的电流镜单元40包括第一PMOS管Q3、第二PMOS管 Q4、第三NMOS管Q5以及第一齐纳二极管D1、第二齐纳二极管D2，用以提供偏置电流，其中，第二PMOS管Q4镜像第一PMOS管Q3的电流，该第二PMOS管Q4的漏极连接第一齐纳二极管D1的阴极，为产生上述的 PATA电流的PATA电流源42提供偏置电流，且第一齐纳二极管D1作为产生PATA电流的PATA电流源42的稳压管。

本实施例中，第三NMOS管Q5作为恒流源。第二齐纳二极管D2的阳极连接第二PMOS管Q4的控制端，阴极连接第二PMOS管Q4的源极，用于保护第二PMOS管Q4的控制端，防止其被击穿。

在一种较优的实施例中，启动单元41包括：

一第三PMOS管Q5，源极连接偏置电流输出端，漏极通过一电容C接地，控制端与漏极短接；

一第四PMOS管Q6，源极连接偏置电流输出端，漏极接地GND，控制端连接第三PMOS管Q5的控制端；

第四PMOS管Q6的漏极形成启动电流输出端。

具体地，上述技术方案中的启动单元41包括第三PMOS管Q5、第四 PMOS管Q6以及电容C。当上述电压输入端VIN提供电压后，第三PMOS 管Q5和第四PMOS管Q6导通，进而第三PMOS管Q5给电容C的两端充电，第四PMOS管Q6向上述PATA电流源42输入电流，进一步当电容C 的两端电压与第三PMOS管Q5以及第四PMOS管Q6的源极电压相等时，第三PMOS管Q5和第四PMOS管Q6截止，则启动单元41启动完成。

在一种较优的实施例中，PTAT电流源42包括：

一第五PMOS管Q7，源极连接偏置电流输出端，漏极连接启动电流输出端；

一第六PMOS管Q8，源极连接偏置电流输出端，控制端与漏极短接，并连接第五PMOS管Q7的控制端；

一第一NPN管VT2，集电极连接第五PMOS管Q7的漏极，发射极接地GND，基极与集电极短接；

一第二NPN管VT3，集电极连接第六PMOS管Q8的漏极，发射极通过一第三电阻R3接地GND，基极连接第一NPN管VT2的基极。

具体地，上述PTAT电流源42通过第五PMOS管Q7、第六PMOS管 Q8、第一NPN管VT2、第二NPN管VT3以及第三电阻R3连接组成。本实施例里中，设置第一NPN管VT2和第二NPN管VT3的个数比为1:4，多个第二NPN管VT3相互并联。

在一种较优的实施例中，过温控制单元43包括：

一第七PMOS管Q9，源极连接偏置电流输出端，漏极通过一第一串联电阻分压电路8接地GND；

一第八PMOS管Q10，源极连接偏置电流输出端，控制端连接第七PMOS 管Q9的控制端及第六PMOS管Q8的控制端；

一第三NPN管VT4，集电极连接第八PMOS管Q10的漏极，基极连接第七PMOS管Q9的漏极，发射极接地GND；

一第四NMOS管Q11，源极接地GND，漏极连接第二NMOS管Q2的控制端；

依次相互串联的，一第一反相器INV1，一第二反相器INV2以及一第三反相器INV3，第一反相器INV1的输入端连接第八PMOS管Q10的漏极，第三反相器INV3的输出端连接第四NMOS管Q11的控制端；

一第五NMOS管Q12，源极接地GND，漏极连接第一串联电阻分压电路8的分压节点，控制端连接于第二反相器INV2于第三反相器INV3之间。

具体地，本实施例中，当电路的工作温度处于正常温度时，第三NPN 管VT4截止，其集电极的电位较高，经过相互串联的第一反相器INV1，第二反相器INV2以及第三反相器INV3输出低电位，并将该低电位输入至第四NMOS管Q11的控制端，使得第四NMOS管Q11截止，第一NMOS管 Q1正常工作。

本实施例中，上述第一串联电阻分压电路8包括第四电阻R4和第五电阻R5，第五NMOS管Q12的控制端连接于第二反相器INV2于第三反相器 INV3之间，第二反相器INV2输出高电位，使得第五NMOS管Q12导通，将第四电阻R4短路。当工作温度达到过温保护的预设温度时，第三NPN管 VT4导通，其集电极输出低电位，再经过第一反相器INV1，第二反相器INV2以及第三反相器INV3输出高电位，从而拉低上述第一NMOS管Q1的控制端电压，使得第一NMOS管Q1关断。

进一步地，此时第二NMOS管Q2截至，当上述工作温度降低时，由于第二NMOS管Q2截至，第一串联电阻分压电路8中的第四电阻R4接通，从而第三NPN管VT4的基极的电位被抬高产生温度迟滞量，当工作温度降低于一定温度时，第三NPN管VT4再次截止，从而使得第一NMOS管Q1处于开启状态。

在一种较优的实施例中，限流模块5包括：

一第六NMOS管Q13，漏极连接第二NMOS管Q2的控制端，源极接地 GND，控制端连接第二NMOS管Q2的源极；

一第二串联电阻分压电路9，串联于第二节点2与第二NMOS管Q2的控制端之间；

一第七NMOS管Q14，漏极连接第二节点2，源极连接第二串联电阻分压电路9的分压节点，控制端与源极短接；

一第三齐纳二极管D3连接于第二NMOS管Q2的控制端与第六NMOS 管Q13的控制端之间。

具体地，本实施例中，第二串联电阻分压电路9包括第六电阻R6和第七电阻R7，均为限流电阻，上述第一电阻R1作为采样电阻，第二NMOS 管Q2为电流采样管，第六NMOS管Q13为下拉管，当上述电压输入端VIN 提供的电压较低时，第二NMOS管Q2和上述第一NMOS管Q1的控制端的电压相等，第二NMOS管Q2和第一电阻R1实时监测流过第一NMOS管 Q1的电流。

本实施例中，当上述电压输入端VIN提供的电压较高时，流经第一 NMOS管Q1的电流升高，第一电阻R1两端的电压升高，使得第六NMOS 管Q13的控制端的电压大于其阈值电压而导通，并开始放电，第一NMOS 管Q1的控制端的电压减小，从而流经第一NMOS管Q1的电流减小，进而起到限流作用，以保护第一NMOS管Q1。

另外，需要说明的是，本实施例中可通过调整第二NMOS管Q2和第一NMOS管Q1的个数比或者调整第一电阻R1的阻值来确定限流值的大小。

在一种较优的实施例中，过压保护模块6包括：

一第八NMOS管Q15，漏极连接第一NMOS管Q1的控制端；

一第九NMOS管Q16，漏极连接第八NMOS管Q15的源极，源极接地 GND，控制端与源极短接；

一第十NMOS管Q17，漏极连接第八NMOS管Q15的控制端，源极接地GND，控制端与源极短接；

一第四齐纳二极管D4，正极连接第八NMOS管Q15的控制端，负极连接第一节点1；

一第五肖特基二极管D5，正极连接第八NMOS管Q15的源极，负极连接第八NMOS管Q15的控制端；

一第六齐纳二极管D6，正极连接第八NMOS管Q15的源极，负极接地 GND。

具体地，本实施例中第八NMOS管Q15为下拉管，当第一NMOS管Q1 的漏极的电压大于第四齐纳二极管D4的击穿电压时，第八NMOS管Q15导通将第一NMOS管Q1的控制端电压拉低，使得第一NMOS管Q1关断。

在一种较优的实施例中，钳压模块7包括：

一第二PNP管VT5，第二PNP管VT5的发射极连接第一节点1，第二 PNP管VT5的集电极接地GND，第二PNP管VT5的基极与发射极短接。

具体地，本实施例中，钳压模块7包括第二PNP管VT5，当上述第五肖特基二极管D5用以保护第八NMOS管Q15的控制端，第六齐纳二极管D6 发生过压保护时，第一NMOS管Q1关断瞬间，因高电感负荷产生的击穿电压的能量被释放，第一NMOS管Q1的漏极电压被钳位到低于其击穿电压的预设值时，同时将击穿电压的能量泄放至地，从而有效防止第一NMOS管Q1被击穿，以起到保护第一NMOS管Q1的作用。

在一种较优的实施例中，控制电路形成于一芯片中。

本实用新型该提供一种芯片，其中，包括如上述所述的控制电路。

以上所述仅为本实用新型较佳的实施例，并非因此限制本实用新型的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本实用新型说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本实用新型的保护范围内。

Claims (12)

1.一种智能低边功率开关的控制电路，其特征在于，包括：

一第一NMOS管；

一第二NMOS管，所述第二NMOS管的源极连接一第一电阻后与所述第一NMOS管的源极并联接地，所述第二NMOS管及所述第一NMOS管的漏极并联至一第一节点后连接至一负载外接端，控制端的栅极连接一第六电阻以及一第七电阻并最终并联至一第二节点后通过一第二电阻连接一电压输入端；

一防护模块，并联于所述电压输入端与地之间，用以进行静电防护；

一过温保护模块，并联于所述第二节点与地之间，用以当工作温度达到一预设温度时，关断所述第一NMOS管的控制端的工作电流；

一限流模块，并联于所述第二节点与地之间，并设置一第六NMOS管和所述第二NMOS管，所述第六NMOS管的栅极与所述第二NMOS管的源极连接，所述第六NMOS管的漏极与所述第一NMOS管的栅极连接，用以当所述第二NMOS管采集到的电流超过一预设电流时所述第六NMOS开启，给所述第一NMOS管栅极放电，从而限制所述第一NMOS管的输出电流；

一过压保护模块，并联于所述第一节点与所述地之间，设置一第四齐纳二极管，用以当所述第一NMOS管漏极电压超过预设电压时，拉低所述第一NMOS管栅极电压，关断所述第一NMOS管；

一钳压模块，并联于所述第一节点与地之间，用以当所述第一NMOS管的漏极与地之间的电压高于钳压模块预设的电压时，钳压模块被开启，将加在所述第一NMOS管漏源两端的电压钳位在预设电压值，第一NMOS管避免发生漏源击穿。

2.如权利要求1所述的控制电路，其特征在于，所述防护模块包括：

一第一PNP管，所述第一PNP管的发射极连接至所述电压输入端，所述第一PNP管的基极短接至所述第一PNP管的发射极，所述第一PNP管的集电极接地。

3.如权利要求1所述的控制电路，其特征在于，所述过温保护模块包括：

一电流镜单元，并联于所述第二节点与地之间，并提供一偏置电流输出端；

一启动单元，并联于所述偏置电流输出端与地之间，并提供一启动电流输出端；

一PATA电流源，并联于所述偏置电流输出端与地之间，并设置一启动端连接所述启动电流输出端，用于根据所述偏置电流产生一与所述工作温度成正比的PATA电流；

一过温控制单元，并联于所述偏置电流输出端与地之间，用以当所述工作温度升高时，控制输入所述第一NMOS管的控制端的电流。

4.如权利要求3所述的控制电路，其特征在于，所述电流镜单元包括：

一第一PMOS管，源极连接所述第二节点，控制端与漏极短接；

一第二PMOS管，源极连接所述第二节点，漏极通过一第一齐纳二极管接地接地，控制端连接所述第一PMOS管的控制端，并通过一第二齐纳二极管连接至所述第二节点；

一第三NMOS管，源极接地，漏极连接所述第一PMOS管的漏极，控制端与源极短接；

所述第二PMOS管的漏极形成所述偏置电流输出端。

5.如权利要求3所述的控制电路，其特征在于，所述启动单元包括：

一第三PMOS管，源极连接所述偏置电流输出端，漏极通过一电容接地，控制端与漏极短接；

一第四PMOS管，源极连接所述偏置电流输出端，漏极接地，控制端连接所述第三PMOS管的控制端；

所述第四PMOS管的漏极形成所述启动电流输出端。

6.如权利要求3所述的控制电路，其特征在于，所述PATA电流源包括：

一第五PMOS管，源极连接所述偏置电流输出端，漏极连接所述启动电流输出端；

一第六PMOS管，源极连接所述偏置电流输出端，控制端与漏极短接，并连接所述第五PMOS管的控制端；

一第一NPN管，集电极连接所述第五PMOS管的漏极，发射极接地，基极与集电极短接；

一第二NPN管，集电极连接所述第六PMOS管的漏极，发射极通过一第三电阻接地，基极连接所述第一NPN管的基极。

7.如权利要求6所述的控制电路，其特征在于，所述过温控制单元包括：

一第七PMOS管，源极连接所述偏置电流输出端，漏极通过一第一串联电阻分压电路接地；

一第八PMOS管，源极连接所述偏置电流输出端，控制端连接所述第七PMOS管的控制端及所述第六PMOS管的控制端；

一第三NPN管，集电极连接所述第八PMOS管的漏极，基极连接所述第七PMOS管的漏极，发射极接地；

一第四NMOS管，源极接地，漏极连接所述第二NMOS管的控制端；

依次相互串联的，一第一反相器，一第二反相器以及一第三反相器，所述第一反相器的输入端连接所述第八PMOS管的漏极，所述第三反相器的输出端连接所述第四NMOS管的控制端；

一第五NMOS管，源极接地，漏极连接所述第一串联电阻分压电路的分压节点，控制端连接于所述第二反相器于所述第三反相器之间。

8.如权利要求3所述的控制电路，其特征在于，所述限流模块包括：

一第二串联电阻分压电路，串联于所述第二节点与所述第二NMOS管的控制端之间；

一第七NMOS管，漏极连接所述第二节点，源极连接所述第二串联电阻分压电路的分压节点，控制端与源极短接；

一第三齐纳二极管连接于所述第二NMOS管的控制端与所述第六NMOS管的控制端之间。

9.如权利要求3所述的控制电路，其特征在于，所述过压保护模块包括：

一第八NMOS管，漏极连接所述第一NMOS管的控制端；

一第九NMOS管，漏极连接所述第八NMOS管的源极，源极接地，控制端与源极短接；

一第十NMOS管，漏极连接所述第八NMOS管的控制端，源极接地，控制端与源极短接；

一第四齐纳二极管，正极连接所述第八NMOS管的控制端，负极连接所述第一节点；

一第五肖特基二极管，正极连接所述第八NMOS管的源极，负极连接所述第八NMOS管的控制端；

一第六齐纳二极管，正极连接所述第八NMOS管的源极，负极接地。

10.如权利要求3所述的控制电路，其特征在于，所述钳压模块包括：

一第二PNP管，所述第二PNP管的发射极连接所述第一节点，所述第二PNP管的集电极接地，所述第二PNP管的基极与发射极短接。

11.如权利要求1-10中任一所述的控制电路，其特征在于，所述控制电路形成于一芯片中。

12.一种芯片，其特征在于，包括如权利要求1-10中任一所述的控制电路。

Images