CN109445509A - 一种欠压保护电路 - Google Patents

一种欠压保护电路 Download PDF

Info

Publication number
CN109445509A
CN109445509A CN201811603649.7A CN201811603649A CN109445509A CN 109445509 A CN109445509 A CN 109445509A CN 201811603649 A CN201811603649 A CN 201811603649A CN 109445509 A CN109445509 A CN 109445509A
Authority
CN
China
Prior art keywords
resistance
nmos tube
under
drain terminal
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811603649.7A
Other languages
English (en)
Inventor
奚冬杰
罗永波
宣志斌
肖培磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201811603649.7A priority Critical patent/CN109445509A/zh
Publication of CN109445509A publication Critical patent/CN109445509A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种欠压保护电路,属于集成电路技术领域。所述欠压保护电路包括电阻R1~R5、NMOS管MN1~MN3、PMOS管MP1和MP2、反相器INV1和INV2,通过对NMOS管MN1与NMOS管MN2设置不同的宽长比,以及引入源端负反馈电阻的方式,使得NMOS管MN1和NMOS管MN2中的电流随电源电压VDD具有不同的上升速度和初始值,从而使电路欠压保护阈值VTrip由器件本身参数决定,无需带隙基准电路或齐纳二极管以产生参考电压VREF,因此具有低功耗、结构简单和精确度高等优点。

Description

一种欠压保护电路
技术领域
本发明涉及集成电路技术领域,特别涉及一种欠压保护电路。
背景技术
随着集成电路的高速发展,电源管理类芯片在便携式移动设备和智能电子穿戴设备中的应用越来越广泛。每一种电源芯片都有一个满足正常工作要求的最低电压,如外部电源电压低于芯片正常工作所需最低电压,则芯片内部控制逻辑会处于不定态。不定态轻则对电源芯片内部器件造成不可恢复的损伤,重则会影响电源芯片后端应用系统的安全,引起重大安全事故。为此我们需要在芯片内部设计欠压保护电路,当欠压保护电路检测到芯片外部电源电压低于其设定的最低值时,欠压保护电路迅速做出反应,发出逻辑控制信号关断芯片以保护整个电路系统。
图1为传统的欠压保护电路结构,其由迟滞比较器A0、采用电阻R1和R2以及参考基准电压VREF组成。UVLO_Logic的状态用于表征芯片是否发生欠压,芯片欠压则UVLO_Logic为高,芯片正常则UVLO_Logic为低。在该传统欠压保护电路中,基准电压VREF通常采用带隙基准或齐纳二极管反向击穿后的箝位特性产生。采用带隙基准产生VREF会使得电路版图面积和功耗增大。采用齐纳二极管反向击穿特性产生VREF,则VREF值随工艺和温度变化较大,无法精确设置欠压保护点。
发明内容
本发明的目的在于提供一种欠压保护电路,以解决现有的欠压保护电路功耗大、精度低的问题。
为解决上述技术问题,本发明提供一种欠压保护电路,包括电阻R1~R5、NMOS管MN1~MN3、PMOS管MP1和MP2、反相器INV1和INV2;其中,
电阻R1的第一端接电源电压VDD,第二端接电阻R2的第一端;所述电阻R2的第一端接NMOS管MN1的栅端,第二端接NMOS管MN3的漏端;电阻R3的第一端接所述NMOS管MN1的源端,第二端接NMOS管MN2的源端;电阻R4的第一端接所述电阻R3的第二端,电阻R5的第一端接所述电阻R2的第二端,所述电阻R4的第二端和电阻R5的第二端均接地GND;;
NMOS管MN1的漏端接PMOS管MP1的漏端,栅端接所述电阻R1的第二端,源端接所述电阻R3的第一端;NMOS管MN2的漏端接PMOS管MP2漏端,栅端接所述NMOS管MN1的栅端,源端接所述电阻R4的第一端;NMOS管MN3的漏端接所述电阻R5的第一端,栅端接反相器INV2的输出端,源端接地GND;所述PMOS管MP1的源端接电源电压VDD,漏端接自身栅端,该栅端与所述PMOS管MP2的栅端互连;所述PMOS管MP2的漏端接反相器INV1输入端,栅端接所述PMOS管MP1的漏端,源端接电源电压VDD;所述反相器INV1的输入端接所述NMOS管MN2漏端,输出端接所述反相器INV2的输入端;所述反相器INV2的输出端接所述NMOS管MN3的栅端。
可选的,所述PMOS管MP1和所述PMOS管MP2是镜像比例为1:1的电流镜,用于比较所述NMOS管MN1与所述NMOS管MN2中电流的大小。
可选的,所述电阻R1和所述电阻R2用于实现对电源电压VDD的采样,通过其不同的分压比例系数设定不同的欠压保护阈值VTrip
可选的,所述NMOS管MN3和所述电阻R5用于产生迟滞效果,防止电源电压VDD由于抖动引起欠压保护电路的误动作。
在本发明具有以下有益效果:
(1)通过对NMOS管MN1与NMOS管MN2设置不同的宽长比,以及引入源端负反馈电阻的方式,使得NMOS管MN1和NMOS管MN2中的电流随电源电压VDD具有不同的上升速度和初始值,从而使电路欠压保护阈值VTrip由器件本身参数决定;
(2)无需带隙基准电路或齐纳二极管以产生参考电压VREF,因此具有低功耗、结构简单和精确度高等优点。
附图说明
图1是传统的欠压保护电路的结构示意图;
图2是本发明提供的欠压保护电路的结构示意图;
图3是本发明提供的欠压保护电路的工作波形示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种欠压保护电路作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种欠压保护电路,其结构如图2所示。所述欠压保护电路包括电阻R1~R5(即电阻R1、电阻R2、电阻R3、电阻R4和电阻R5)、NMOS管MN1~MN3(即NMOS管MN1、NMOS管MN2和NMOS管MN3)、PMOS管MP1和MP2(即PMOS管MP1和PMOS管MP2)、反相器INV1和INV2(即反相器INV1和反相器INV2)。
具体的,电阻R1的第一端接电源电压VDD,第二端接电阻R2的第一端;所述电阻R2的第一端接NMOS管MN1的栅端,第二端接NMOS管MN3的漏端;电阻R3的第一端接所述NMOS管MN1的源端,第二端接NMOS管MN2的源端;电阻R4的第一端接所述电阻R3的第二端,电阻R5的第一端接所述电阻R2的第二端,所述电阻R4的第二端和电阻R5的第二端均接地GND;NMOS管MN1的漏端接PMOS管MP1的漏端,栅端接所述电阻R1的第二端,源端接所述电阻R3的第一端;NMOS管MN2的漏端接PMOS管MP2漏端,栅端接所述NMOS管MN1的栅端,源端接所述电阻R4的第一端;NMOS管MN3的漏端接所述电阻R5的第一端,栅端接反相器INV2的输出端,源端接地GND;所述PMOS管MP1的源端接电源电压VDD,漏端接自身栅端,该栅端与所述PMOS管MP2的栅端互连;所述PMOS管MP2的漏端接反相器INV1输入端,栅端接所述PMOS管MP1的漏端,源端接电源电压VDD;所述反相器INV1的输入端接所述NMOS管MN2漏端,输出端接所述反相器INV2的输入端;所述反相器INV2的输出端接所述NMOS管MN3的栅端。
优选的,所述PMOS管MP1和所述PMOS管MP2是镜像比例为1:1的电流镜,用于比较所述NMOS管MN1与所述NMOS管MN2中电流的大小;所述电阻R1和所述电阻R2用于实现对电源电压VDD的采样,通过其不同的分压比例系数设定不同的欠压保护阈值VTrip;所述NMOS管MN3和所述电阻R5用于产生迟滞效果,防止电源电压VDD由于抖动引起欠压保护电路的误动作。
本发明提供的欠压保护电路的工作原理为:
当电源电压VDD从零开始上升时,UVLO_Logic为高电平,所述NMOS管MN3开启,所述电阻R5被短路至地。此时采样电阻R1和R2的分压比例k由式(1)决定:
当电源电压VDD从最高电位开始下降时,UVLO_Logic为低电平,所述NMOS管MN3关闭,所述电阻R5与所述电阻R1和所述电阻R2共同实现对所述电源电压VDD的采样。此时采样电阻R1和R2的分压比例k由式(2)决定:
由式(1)与式(2)可看出电源电压VDD在上升和下降的过程中采样电阻R1和R2具有不同的分压比例,因此具有不同的欠压保护阈值VTrip,可实现对电源电压VDD防抖动。
以电源电压VDD从零开始上升为列进行分析:
IMN1=k1(VSENSE-VY-Vthn)2 (3)
在式(3)中,IMN1为所述NMOS管MN1中电流;k1为参数,其含义为:其中,μn为NMOS管的电子迁移率,Cox为MOS管栅氧化层单位面积电容,SMN1为NMOS管MN1的宽长比;VY是如图2所示处的电压,Vthn为NMOS管的阈值电压。
IMN2=k2(VSENSE-VX-Vthn)2 (4)
在式(4)中,IMN2为NMOS管MN2中的电流,k2为参数,其含义为:其中,μn为NMOS管的电子迁移率,Cox为MOS管栅氧化层单位面积电容,SMN2为NMOS管MN2的宽长比;VX是如图2所示处的电压,Vthn为NMOS管的阈值电压。
VY=VX+IMN1R3 (5)
联立(3)、(4)和(5)三式有:
合理设置NMOS管MN1与NMOS管MN2的尺寸,使得k1>k2。则当电源电压VDD较小时,由于电流IMN1较小,所以有当电源电压VDD较大时,由于电流IMN1较大,所以有
如式(6)分析和图3所示,合理设置NMOS管MN1与NMOS管MN2尺寸使k1>k2,则电流IMN1和电流IMN2随电源电压VDD具有不同的上升速度。电阻R3可配合k1与k2用于设定电流IMN1和电流IMN2的初始值以及欠压保护阈值VTrip
综上所述,本发明通过对NMOS管MN1与NMOS管MN2设置不同的宽长比,以及引入源端负反馈电阻的方式,使得NMOS管MN1和NMOS管MN2中的电流随电源电压VDD具有不同的上升速度和初始值,从而使电路欠压保护阈值VTrip由器件本身参数决定。本发明的欠压保护电路无需带隙基准电路或齐纳二极管以产生参考电压VREF,因此具有低功耗、结构简单和精确度高等优点。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (4)

1.一种欠压保护电路,其特征在于,包括电阻R1~R5、NMOS管MN1~MN3、PMOS管MP1和MP2、反相器INV1和INV2;其中,
电阻R1的第一端接电源电压VDD,第二端接电阻R2的第一端;所述电阻R2的第一端接NMOS管MN1的栅端,第二端接NMOS管MN3的漏端;电阻R3的第一端接所述NMOS管MN1的源端,第二端接NMOS管MN2的源端;电阻R4的第一端接所述电阻R3的第二端,电阻R5的第一端接所述电阻R2的第二端,所述电阻R4的第二端和电阻R5的第二端均接地GND;
NMOS管MN1的漏端接PMOS管MP1的漏端,栅端接所述电阻R1的第二端,源端接所述电阻R3的第一端;NMOS管MN2的漏端接PMOS管MP2漏端,栅端接所述NMOS管MN1的栅端,源端接所述电阻R4的第一端;NMOS管MN3的漏端接所述电阻R5的第一端,栅端接反相器INV2的输出端,源端接地GND;所述PMOS管MP1的源端接电源电压VDD,漏端接自身栅端,该栅端与所述PMOS管MP2的栅端互连;所述PMOS管MP2的漏端接反相器INV1输入端,栅端接所述PMOS管MP1的漏端,源端接电源电压VDD;所述反相器INV1的输入端接所述NMOS管MN2漏端,输出端接所述反相器INV2的输入端;所述反相器INV2的输出端接所述NMOS管MN3的栅端。
2.如权利要求1所述的欠压保护电路,其特征在于,所述PMOS管MP1和所述PMOS管MP2是镜像比例为1:1的电流镜,用于比较所述NMOS管MN1与所述NMOS管MN2中电流的大小。
3.如权利要求1所述的欠压保护电路,其特征在于,所述电阻R1和所述电阻R2用于实现对电源电压VDD的采样,通过其不同的分压比例系数设定不同的欠压保护阈值VTrip
4.如权利要求1所述的欠压保护电路,其特征在于,所述NMOS管MN3和所述电阻R5用于产生迟滞效果,防止电源电压VDD由于抖动引起欠压保护电路的误动作。
CN201811603649.7A 2018-12-26 2018-12-26 一种欠压保护电路 Pending CN109445509A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811603649.7A CN109445509A (zh) 2018-12-26 2018-12-26 一种欠压保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811603649.7A CN109445509A (zh) 2018-12-26 2018-12-26 一种欠压保护电路

Publications (1)

Publication Number Publication Date
CN109445509A true CN109445509A (zh) 2019-03-08

Family

ID=65538175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811603649.7A Pending CN109445509A (zh) 2018-12-26 2018-12-26 一种欠压保护电路

Country Status (1)

Country Link
CN (1) CN109445509A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109959817A (zh) * 2019-04-29 2019-07-02 南京芯耐特半导体有限公司 一种可应用于低电压环境的欠压检测电路
CN110048368A (zh) * 2019-04-29 2019-07-23 中国电子科技集团公司第五十八研究所 一种高速高精度欠压保护电路
CN110492456A (zh) * 2019-08-21 2019-11-22 中国电子科技集团公司第五十八研究所 一种应用于浪涌抑制芯片的高压使能电路
CN111506149A (zh) * 2020-04-24 2020-08-07 江苏芯力特电子科技有限公司 一种高精度高可靠性欠压保护电路
CN111834982A (zh) * 2020-09-07 2020-10-27 西南大学 一种欠压保护电路
CN112054480A (zh) * 2020-09-07 2020-12-08 西南大学 一种温度补偿型欠压保护电路及其使用方法
CN115220509A (zh) * 2021-04-19 2022-10-21 圣邦微电子(北京)股份有限公司 一种结合校准单元的高阈值精度欠压锁定电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201178377Y (zh) * 2007-07-20 2009-01-07 绿达光电(苏州)有限公司 带温度补偿的欠压锁定电路
US20090108827A1 (en) * 2006-05-09 2009-04-30 Rohm Co., Ltd. Under voltage lock out circuit and method
CN103354685A (zh) * 2013-07-22 2013-10-16 广州晶锐信息技术有限公司 一种led驱动芯片
CN204538654U (zh) * 2015-03-18 2015-08-05 山东明大电器有限公司 一种应用于电机驱动芯片的欠压保护电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090108827A1 (en) * 2006-05-09 2009-04-30 Rohm Co., Ltd. Under voltage lock out circuit and method
CN201178377Y (zh) * 2007-07-20 2009-01-07 绿达光电(苏州)有限公司 带温度补偿的欠压锁定电路
CN103354685A (zh) * 2013-07-22 2013-10-16 广州晶锐信息技术有限公司 一种led驱动芯片
CN204538654U (zh) * 2015-03-18 2015-08-05 山东明大电器有限公司 一种应用于电机驱动芯片的欠压保护电路

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109959817A (zh) * 2019-04-29 2019-07-02 南京芯耐特半导体有限公司 一种可应用于低电压环境的欠压检测电路
CN110048368A (zh) * 2019-04-29 2019-07-23 中国电子科技集团公司第五十八研究所 一种高速高精度欠压保护电路
CN109959817B (zh) * 2019-04-29 2024-05-10 南京芯耐特半导体有限公司 一种可应用于低电压环境的欠压检测电路
CN110492456A (zh) * 2019-08-21 2019-11-22 中国电子科技集团公司第五十八研究所 一种应用于浪涌抑制芯片的高压使能电路
CN111506149A (zh) * 2020-04-24 2020-08-07 江苏芯力特电子科技有限公司 一种高精度高可靠性欠压保护电路
CN111506149B (zh) * 2020-04-24 2021-12-07 江苏芯力特电子科技有限公司 一种高精度高可靠性欠压保护电路
CN111834982A (zh) * 2020-09-07 2020-10-27 西南大学 一种欠压保护电路
CN112054480A (zh) * 2020-09-07 2020-12-08 西南大学 一种温度补偿型欠压保护电路及其使用方法
CN112054480B (zh) * 2020-09-07 2021-04-27 西南大学 一种温度补偿型欠压保护电路及其使用方法
CN115220509A (zh) * 2021-04-19 2022-10-21 圣邦微电子(北京)股份有限公司 一种结合校准单元的高阈值精度欠压锁定电路
CN115220509B (zh) * 2021-04-19 2024-01-30 圣邦微电子(北京)股份有限公司 一种结合校准单元的高阈值精度欠压锁定电路

Similar Documents

Publication Publication Date Title
CN109445509A (zh) 一种欠压保护电路
EP2846213B1 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
CN104536507B (zh) 折返式限流电路及具有该折返式限流电路的线性稳压源
CN101557215B (zh) 一种电压比较器
CN102074942B (zh) 一种过流保护电路
CN104079177B (zh) 一种电压调整器的电路
CN104967094B (zh) 一种过温保护电路
CN104253589B (zh) 静态电流均衡方法、输出级电路、ab类放大器及电子设备
CN113434002B (zh) 一种具有钳位限流功能的高压ldo电路
US20240143006A1 (en) Adaptive overshoot-voltage suppression circuit, reference circuit, chip and communication terminal
CN108599544A (zh) 应用于dc-dc变换器的高压使能电路
Wang et al. Post-Si programmable ESD protection circuit design: Mechanisms and analysis
US8654490B2 (en) High voltage electrostatic discharge clamp using deep submicron CMOS technology
CN109995331A (zh) 一种有软启动保护的稳压电路
CN107294516B (zh) 一种无静态功耗的上电复位电路
CN110048368A (zh) 一种高速高精度欠压保护电路
CN112019208B (zh) 一种跨电源域电路及信号处理方法
CN208971379U (zh) 一种防过冲保护电路
CN116449907A (zh) 一种基于温度的限流保护电路以及芯片
CN207133762U (zh) 一种无静态功耗的上电复位电路
CN103036209B (zh) 一种新型的电机驱动芯片中的欠压保护电路
CN208424191U (zh) 应用于dc-dc变换器的高压使能电路
Yeh et al. Power-rail ESD clamp circuit with ultralow standby leakage current and high area efficiency in nanometer CMOS technology
WO2008064029A2 (en) Method for providing a power on reset signal with a quadratic current compared to an exponential current
Zheng et al. Investigation on the turn-on time of Rc-triggered power clamps based on 0.18-μm BCD process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190308

RJ01 Rejection of invention patent application after publication