CN115220509B - 一种结合校准单元的高阈值精度欠压锁定电路 - Google Patents

一种结合校准单元的高阈值精度欠压锁定电路 Download PDF

Info

Publication number
CN115220509B
CN115220509B CN202110418388.7A CN202110418388A CN115220509B CN 115220509 B CN115220509 B CN 115220509B CN 202110418388 A CN202110418388 A CN 202110418388A CN 115220509 B CN115220509 B CN 115220509B
Authority
CN
China
Prior art keywords
voltage
unit
calibration unit
circuit
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110418388.7A
Other languages
English (en)
Other versions
CN115220509A (zh
Inventor
王野
请求不公布姓名
于翔
谢程益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202110418388.7A priority Critical patent/CN115220509B/zh
Publication of CN115220509A publication Critical patent/CN115220509A/zh
Application granted granted Critical
Publication of CN115220509B publication Critical patent/CN115220509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

一种结合校准单元的高精度欠压锁定电路，其特征在于：电路包括校准单元、带隙电压生成单元、判断单元、放大单元；其中，校准单元，用于基于判断单元的反馈生成参考电压；带隙电压生成单元，用于接收来自校准单元的参考电压，并基于参考电压生成带隙电压；判断单元，用于基于门限电压对滤波电阻后端的电压值大小进行反馈和判断，以实现欠压锁定；放大单元，用于对判断单元的输出进行放大。本发明中的高精度欠压锁定电路结构简单、功耗低、集成电路布图面积小。

Description

一种结合校准单元的高阈值精度欠压锁定电路
技术领域
本发明涉及集成电路领域，更具体地，涉及一种结合校准单元的高阈值精度欠压锁定电路。
背景技术
现有技术中，欠压锁定(Under Voltage Lock Out，UVLO)电路可以用于保证DC/DC转换器的稳定工作状态。UVLO电路可以使DC/DC转换器的内部电路在电源开启后先处于待机状态，待DC/DC转换器的输入电压达到UVLO的判断电压后再开启。通过UVLO电路的欠压关断模式可以保证集成电路在供电电压不足时不被损坏。
然而，目前主流的UVLO电路的结构主要由带隙电压生成模块和迟滞比较器构成。其中，迟滞比较器需要使用非常大阻值的电阻，大阻值的电阻和比较器都增加了UVLO电路的运行功耗，同时使得UVLO电路的电路布图面积过大。
因此，亟需一种新的具有高精度的欠压锁定电路。
发明内容
为解决现有技术中存在的不足，本发明的目的在于，提供一种新型的具有高精度的欠压锁定电路，该电路通过预置校准单元获取用于带隙生成的参考电压，并通过电路电压与参考电压之间的比较控制判断单元中开关管的导通或截止状态，从而实现欠压锁定。
本发明采用如下的技术方案。
一种结合校准单元的高精度欠压锁定电路，其特征在于：电路包括校准单元、带隙电压生成单元、判断单元、放大单元；其中，校准单元，用于基于判断单元的反馈生成参考电压；带隙电压生成单元，用于接收来自校准单元的参考电压，并基于参考电压生成带隙电压；判断单元，用于基于门限电压对滤波电阻后端的电压值大小进行反馈和判断，以实现欠压锁定；放大单元，用于对判断单元的输出进行放大。
优选地，校准单元包括PMOS管M1、M2、M3和M6，NMOS管M4、M5、M7和M8；其中，PMOS管的M1和M2组成电流镜，M3的栅极与M2的漏极连接并基于M2的漏极电压Vgate变换栅源极电压，源极接入电路电压，漏极与PMOS管M6的源极同时作为参考电压Vreg的输出；NMOS管M4和M5的栅极接入第一偏置电压Vbnc，M4的源极、M5的漏极与M2的漏极连接，用于生成M2的漏极电压Vgate，M4的漏极与判断单元的反馈连接并基于反馈控制M2的漏极电压Vgate，M5的源极与NMOS管M8的漏极、PMOS管M6的漏极分别连接；NMOS管M7和M8栅极接入第二偏置电压Vbn，源极接地，M7的漏极与M1的漏极连接，M8的漏极与M5的源极、M6的漏极分别连接。
优选地，选择NMOS管M7和M8，以使得M8的导通电流大于M7的导通电流。
优选地，M8的导通电流为M7的导通电流的5倍。
优选地，带隙电压生成单元接收来自M3漏极的参考电压Vreg，并生成带隙电压Vbg。
优选地，PMOS管M6的栅极与所述带隙电压生成单元中的反馈输出端连接，用于实现带隙电压生成单元的负反馈环路。
优选地，判断单元包括滤波电阻、开关管M9、电流源和反馈回路；其中，滤波电阻一端接收来自带隙电压生成单元的带隙电压Vbg，另一端与反馈回路和开关管M9的栅极连接；开关管M9的源极接地，漏极与电流源一端连接，电流源的另一端的输入为电路电压；反馈回路的另一端与校准单元中的NMOS管M4的漏极连接。
优选地，选择开关管M9，以使得开关管M9的门限电压Vth小于带隙电压生成单元生成的带隙电压Vbg。
优选地，选择开关管M9，以使得当NMOS管M4导通时，滤波电阻后端的电压值小于门限电压Vth。
优选地，放大单元包括依次串联的迟滞反相器和反相器；迟滞反相器的输入端与电流源、开关管M9的漏极连接，输出端与反相器的输入端连接，反相器的输入端作为欠压锁定输出。
本发明的有益效果在于，与现有技术相比，本发明中一种结合校准单元的高精度欠压锁定电路，通过预置校准单元生成参考电压，并基于参考电压与电路电压之间的比较实现欠压锁定。本发明结构简单、功耗低、集成电路布图面积小。
本发明的有益效果还包括：
1、通过预置的校准单元生成用于带隙电压生成单元的参考电压，显著增加了带隙电压生成单元的电源抑制比，使得UVLO电路的输出更加稳定；
2、在滤波电阻后端和校准单元之间设置反馈电路，以使得参考电压能够基于带隙电压的反馈生成，使参考电压和带隙电压具有相同的精度；
3、通过对电路电压和参考电压大小进行比较，作为欠压锁定的判断逻辑，简化了逻辑器的构造。
附图说明
图1为本发明现有技术中一种欠压锁定电路的结构示意图；
图2为本发明一种结合校准单元的高精度欠压锁定电路的结构示意图；
图3为本发明一种结合校准单元的高精度欠压锁定电路中校准单元的结构示意图。
具体实施方式
下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本申请的保护范围。
图1为本发明现有技术中一种欠压锁定电路的结构示意图。如图1所示，现有技术中常用的UVLO电路通常由带隙电压生成电路和迟滞比较器构成。其中，比较器的两个输入端分别与带隙电压和电路电压的分压进行连接，并将两者进行比较，从而输出欠压锁定信号。同时，在欠压锁定信号的输出端还包括一个逻辑器，用于根据欠压锁定信号电压值的大小判断是否需要改变分压电阻的阻值，从而产生不同的滞回。
这就要求比较器中的两个分压电阻都具有较大的阻值，同时，逻辑器的判断方式也较为复杂。由于迟滞比较器需要较大的运行功耗和较大的电路布图的面积，所以本发明提出了一种更优的方案。
图2为本发明一种结合校准单元的高精度欠压锁定电路的结构示意图。如图2所示，一种结合校准单元的高精度欠压锁定电路，电路包括校准单元、带隙电压生成单元、判断单元、放大单元；其中，校准单元，用于基于判断单元的反馈生成参考电压；带隙电压生成单元，用于接收来自校准单元的参考电压，并基于参考电压生成带隙电压；判断单元，用于基于门限电压对滤波电阻后端的电压值大小进行反馈和判断，以实现欠压锁定；放大单元，用于对判断单元的输出进行放大。
图3为本发明一种结合校准单元的高精度欠压锁定电路中校准单元的结构示意图。优选地，如图3所示，校准单元包括PMOS管M1、M2、M3和M6，NMOS管M4、M5、M7和M8；其中，PMOS管的M1和M2组成电流镜，M3的栅极与M2的漏极连接并基于M2的漏极电压Vgate变换栅源极电压，源极接入电路电压，漏极与PMOS管M6的源极同时作为参考电压Vreg的输出；NMOS管M4和M5的栅极接入第一偏置电压Vbnc，M4的源极、M5的漏极与M2的漏极连接，用于生成M2的漏极电压Vgate，M4的漏极与判断单元的反馈连接并基于反馈控制M2的漏极电压Vgate，M5的源极与NMOS管M8的漏极、PMOS管M6的漏极分别连接；NMOS管M7和M8栅极接入第二偏置电压Vbn，源极接地，M7的漏极与M1的漏极连接，M8的漏极与M5的源极、M6的漏极分别连接。
具体来说，本发明中的第一偏置电压Vbnc略大于第二偏置电压Vbn约200mV左右。
优选地，选择NMOS管M7和M8，以使得M8的导通电流大于M7的导通电流。
具体来说，当电路电压低于参考电压时，反馈电路可以获得M8的导通电流大于M7的导通电流的这部分电流，以对开关管的输入电压进行控制。另一方面，在电路电压逐渐上升至参考电压以上时，由于M8的导通电流大于M7的导通电流，这使得校准单元中，M3和M6管所在的回路能够具有一定的电流，从而为带隙电压生成单元提供合适的参考电压。因此，合理的选择NMOS管M7和M8对本发明的实施十分重要。
本发明一实施例中，M8的导通电流为M7的导通电流的5倍。
优选地，带隙电压生成单元接收来自M3漏极的参考电压Vreg，并生成带隙电压Vbg。本发明一实施例中，该带隙电压Vbg为1.2V。根据UVLO电路不同用途，还可以选择生成不同大小的带隙电压。
优选地，PMOS管M6的栅极与带隙电压生成单元中的反馈输出端连接，用于实现所述带隙电压生成单元的负反馈环路。
由于本发明中，参考电压是基于校准单元生成的，而该校准单元中具备上述负反馈调节环路，因此，在电路电压变化时，能够良好的维持参考电压的稳定，从而能够提高带隙电压生成单元的PSRR。
优选地，判断单元包括滤波电阻、开关管M9、电流源和反馈回路；其中，滤波电阻一端接收来自带隙电压生成单元的带隙电压Vbg，另一端与反馈回路和开关管M9的栅极连接；开关管M9的源极接地，漏极与电流源一端连接，电流源的另一端的输入为电路电压；反馈回路的另一端与校准单元中的NMOS管M4的漏极连接。
优选地，选择开关管M9，以使得开关管M9的门限电压Vth小于带隙电压生成单元生成的带隙电压Vbg。
优选地，选择开关管M9，以使得当NMOS管M4导通时，滤波电阻后端的电压值小于门限电压Vth。
具体来说，当电路电压低于本发明中校准单元生成的参考电压Vreg时，校准单元处于压降状态，其输出的参考电压Vveg将跟随电路电压的变化而变化。此时，由于电路电压较低，M3管的栅极电压约等于零，带隙电压生成单元的反馈输出端电压较高使得M6截止，M6截止导致M4导通，流过M8的部分电流，即M8的导通电流大于M7的导通电流的部分通过反馈回路流经M4，以使得滤波电阻产生了较大的压降。
滤波电阻后端的电压值此时较小，其计算公式为：Vgate9＝Vbg-I2·R1。式中，Vgate9为滤波电阻后端的电压值，也就是逻辑单元中开关管M9的栅极电压。I2为流经电阻R1的电流，其取值为M8的导通电流大于M7的导通电流的部分。R1为滤波电阻的电阻值。由于此时，流经滤波电阻的电流被反馈电路增加，因此，滤波电阻后端的电压值降低到很小，远小于开关管M9的门限电压Vth。
因此，此时开关管M9处于截止状态，这使得输入至放大单元的电压信号的电压值较高。
另一方面，当电路电压逐渐升高到高于参考电压时，校准单元处于调节状态，此时，M6导通，M3和M6支路上承担了部分电流，Vgate9上升到约为电路电压和门限电压的差，此时M4截止，使得反馈回路上的电流几乎为0，此时，滤波电阻R1上的压降较小，滤波电阻后端的电压值与带隙电压近似相等，并且超过了开关管M9的门限电压Vth。因此，开关管M9导通，并使得电流源中的大部分电流通过M9流过，因此流入放大单元的电流较小，UVLO信号为低电压信号。
基于上述内容可知，本发明中的调节单元和判断单元是基于电路电压与参考电压之间的大小进行比较而调节UVLO信号的输出状态的。因此，基于负反馈调节环路的作用，VREG(s)的精度和VBG相同，所以UVLO实现了很高的精度。
优选地，放大单元包括依次串联的迟滞反相器和反相器；迟滞反相器的输入端与电流源、开关管M9的漏极连接，用于使得M9的输出符合欠压锁定的逻辑，输出端与所述反相器的输入端连接，反相器的输入端作为欠压锁定输出。
本发明的有益效果在于，与现有技术相比，本发明中一种结合校准单元的高精度欠压锁定电路，通过预置校准单元生成参考电压，并基于参考电压与电路电压之间的比较实现欠压锁定。本发明结构简单、功耗低、集成电路布图面积小。
本发明的有益效果还包括：
1、通过预置的校准单元生成用于带隙电压生成单元的参考电压，显著增加了带隙电压生成单元的电源抑制比，使得UVLO电路的输出更加稳定；
2、在滤波电阻后端和校准单元之间设置反馈电路，以使得参考电压能够基于带隙电压的反馈生成，使参考电压和带隙电压具有相同的精度；
3、通过对电路电压和参考电压大小进行比较，作为欠压锁定的判断逻辑，简化了逻辑器的构造。
本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。

Claims (7)

1.一种结合校准单元的高精度欠压锁定电路，其特征在于：
所述电路包括校准单元、带隙电压生成单元、判断单元、放大单元；
其中，所述校准单元，用于基于所述判断单元的反馈生成参考电压；
所述带隙电压生成单元，用于接收来自所述校准单元的参考电压，并基于所述参考电压生成带隙电压；
所述判断单元，用于基于门限电压对滤波电阻后端的电压值大小进行反馈和判断，以实现欠压锁定；
判断单元包括滤波电阻、开关管M9、电流源和反馈回路；
其中，所述滤波电阻一端接收来自所述带隙电压生成单元的带隙电压Vbg，另一端与所述反馈回路和所述开关管M9的栅极连接；
所述开关管M9的源极接地，漏极与电流源一端连接，所述电流源的另一端的输入为电路电压；
所述反馈回路的另一端与所述校准单元中的NMOS管M4的漏极连接；
所述放大单元，用于对所述判断单元的输出进行放大；
其中，所述校准单元包括PMOS管M1、M2、M3和M6，NMOS管M4、M5、M7和M8；
其中，所述PMOS管的M1和M2组成电流镜，所述M3的栅极与所述M2的漏极连接并基于所述M2的漏极电压Vgate变换栅源极电压，所述M3的源极接入电路电压，所述M3的漏极与所述PMOS管M6的源极同时作为参考电压Vreg的输出；PMOS管M6的栅极与所述带隙电压生成单元中的反馈输出端连接，用于实现所述带隙电压生成单元的负反馈环路；
所述NMOS管M4和M5的栅极接入第一偏置电压Vbnc，M4的源极、M5的漏极与所述M2的漏极连接，用于生成所述M2的漏极电压Vgate，所述M4的漏极与所述判断单元的反馈连接并基于所述反馈控制所述M2的漏极电压Vgate，所述M5的源极与所述NMOS管M8的漏极、PMOS管M6的漏极分别连接；
所述NMOS管M7和M8栅极接入第二偏置电压Vbn，所述NMOS管M7和M8源极接地，M7的漏极与M1的漏极连接，M8的漏极与M5的源极、M6的漏极分别连接。
2.根据权利要求1中所述的一种结合校准单元的高精度欠压锁定电路，其特征在于：
选择NMOS管M7和M8，以使得所述M8的导通电流大于所述M7的导通电流。
3.根据权利要求2中所述的一种结合校准单元的高精度欠压锁定电路，其特征在于：
所述M8的导通电流为所述M7的导通电流的5倍。
4.根据权利要求1中所述的一种结合校准单元的高精度欠压锁定电路，其特征在于：
所述带隙电压生成单元接收来自M3漏极的参考电压Vreg，并生成带隙电压Vbg。
5.根据权利要求4中所述的一种结合校准单元的高精度欠压锁定电路，其特征在于：
选择所述开关管M9，以使得所述开关管M9的所述门限电压Vth小于所述带隙电压生成单元生成的所述带隙电压Vbg。
6.根据权利要求5中所述的一种结合校准单元的高精度欠压锁定电路，其特征在于：
选择所述开关管M9，以使得当所述NMOS管M4导通时，所述滤波电阻后端的电压值小于所述门限电压Vth。
7.根据权利要求6中所述的一种结合校准单元的高精度欠压锁定电路，其特征在于：
所述放大单元包括依次串联的迟滞反相器和反相器；
所述迟滞反相器的输入端与所述电流源、开关管M9的漏极连接，输出端与所述反相器的输入端连接，所述反相器的输入端作为欠压锁定输出。
CN202110418388.7A 2021-04-19 2021-04-19 一种结合校准单元的高阈值精度欠压锁定电路 Active CN115220509B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110418388.7A CN115220509B (zh) 2021-04-19 2021-04-19 一种结合校准单元的高阈值精度欠压锁定电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110418388.7A CN115220509B (zh) 2021-04-19 2021-04-19 一种结合校准单元的高阈值精度欠压锁定电路

Publications (2)

Publication Number Publication Date
CN115220509A CN115220509A (zh) 2022-10-21
CN115220509B true CN115220509B (zh) 2024-01-30

Family

ID=83605635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110418388.7A Active CN115220509B (zh) 2021-04-19 2021-04-19 一种结合校准单元的高阈值精度欠压锁定电路

Country Status (1)

Country Link
CN (1) CN115220509B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600639B1 (en) * 2001-06-14 2003-07-29 National Semiconductor Corporation Precision low voltage supply system and method with undervoltage lockout capabilities
CN101093956A (zh) * 2007-07-20 2007-12-26 开源集成电路(苏州)有限公司 带温度补偿的欠压锁定电路
CN101958640A (zh) * 2010-10-15 2011-01-26 苏州大学 带有带隙基准结构的欠压锁存电路
CN102231509A (zh) * 2011-06-21 2011-11-02 西安电子科技大学 具有防止误翻转功能的欠压锁存电路
CN102565516A (zh) * 2012-01-12 2012-07-11 上海山景集成电路技术有限公司 欠压检测电路
CN202940574U (zh) * 2012-12-04 2013-05-15 嘉兴禾润电子科技有限公司 一种新型的电机驱动芯片中的欠压保护电路
CN106406412A (zh) * 2016-11-23 2017-02-15 电子科技大学 一种高阶温度补偿的带隙基准电路
CN109213250A (zh) * 2018-08-12 2019-01-15 杭州宽福科技有限公司 欠压锁定电路
CN109445509A (zh) * 2018-12-26 2019-03-08 中国电子科技集团公司第五十八研究所 一种欠压保护电路
CN110867826A (zh) * 2019-10-24 2020-03-06 中国科学院微电子研究所 一种低温漂欠压锁定电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000073B2 (en) * 2008-03-11 2011-08-16 Polar Semiconductor, Inc. Current-mode under voltage lockout circuit
TWI403078B (zh) * 2009-12-16 2013-07-21 Leadtrend Tech Corp 適用於開關式電源供應器之開關控制器及其方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600639B1 (en) * 2001-06-14 2003-07-29 National Semiconductor Corporation Precision low voltage supply system and method with undervoltage lockout capabilities
CN101093956A (zh) * 2007-07-20 2007-12-26 开源集成电路(苏州)有限公司 带温度补偿的欠压锁定电路
CN101958640A (zh) * 2010-10-15 2011-01-26 苏州大学 带有带隙基准结构的欠压锁存电路
CN102231509A (zh) * 2011-06-21 2011-11-02 西安电子科技大学 具有防止误翻转功能的欠压锁存电路
CN102565516A (zh) * 2012-01-12 2012-07-11 上海山景集成电路技术有限公司 欠压检测电路
CN202940574U (zh) * 2012-12-04 2013-05-15 嘉兴禾润电子科技有限公司 一种新型的电机驱动芯片中的欠压保护电路
CN106406412A (zh) * 2016-11-23 2017-02-15 电子科技大学 一种高阶温度补偿的带隙基准电路
CN109213250A (zh) * 2018-08-12 2019-01-15 杭州宽福科技有限公司 欠压锁定电路
CN109445509A (zh) * 2018-12-26 2019-03-08 中国电子科技集团公司第五十八研究所 一种欠压保护电路
CN110867826A (zh) * 2019-10-24 2020-03-06 中国科学院微电子研究所 一种低温漂欠压锁定电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种高精度快速响应欠压锁定电路设计;员瑶;冯全源;邸志雄;;半导体技术(03);全文 *
一种高速低压低静态功耗欠压锁定电路;孔令荣;曾子玉;邹雪城;;电子技术应用(01);全文 *

Also Published As

Publication number Publication date
CN115220509A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
CN112462838B (zh) 过流限和折返点可调的低压差线性稳压器过流保护电路
US20150137780A1 (en) Self-Adjustable Current Source Control Circuit For Linear Regulators
CN103677054B (zh) 带隙基准电压发生器
CN103917012A (zh) 一种具有欠压锁定和过温保护模块的白光led驱动系统
CN113703513B (zh) 防倒灌保护模块、低压差线性稳压器、芯片及供电系统
US6992472B2 (en) Circuit and method for setting the operation point of a BGR circuit
US8957665B2 (en) Voltage measurement apparatus including switch circuit
CN115328245A (zh) 偏置电流产生电路
US6570437B2 (en) Bandgap reference voltage circuit
CN115220509B (zh) 一种结合校准单元的高阈值精度欠压锁定电路
JP3356223B2 (ja) 降圧回路及びこれを内蔵した半導体集積回路
CN115528787B (zh) 一种控制环路加速电路
CN217404787U (zh) 一种启动电路和带隙基准电路
CN112835407B (zh) 基于单电源的多电压域产生电路
CN115903987A (zh) 一种新型Zener基准电路
US7199644B2 (en) Bias circuit having transistors that selectively provide current that controls generation of bias voltage
CN110908422B (zh) 一种低压差线性稳压器和控制系统
CN115328265B (zh) 一种使用子带隙电压的低压uvlo电路及方法
CN219960577U (zh) 射频前端电路
CN113031694A (zh) 一种低功耗的低压差线性稳压器及其控制电路
CN116827106B (zh) 一种高精度高可靠性的电路结构
CN218497400U (zh) Ldo稳压电路和电子设备
CN115864342B (zh) 过电流保护电路、放大器和电子设备
CN210297253U (zh) 一种提高芯片输入耐压的保护电路
CN117059020B (zh) 一种低转折电压的led显示屏驱动电路及led显示屏

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant