CN103036209B - 一种新型的电机驱动芯片中的欠压保护电路 - Google Patents

Abstract

本发明公开了一种欠压保护电路，包括带隙基准电路、第一电流镜电路、第二电流镜电路和若干电阻、MOS管及反相器。电阻R4与NMOS管MN1串联后和电阻R3并联，电阻R3与PMOS管MP0、电阻R1、电阻R2串联在电源VDD和地GND之间，PMOS管MP0的栅极接地；电阻R1和电阻R2之间的电压V_A加载在带隙基准电路上；带隙基准电路的第一输入端和第二输入端分别连接第一电流镜电路的两个电流支路；带隙基准电路的第二输入端经过PMOS管MP5连接到第二电流镜电路以控制输出电压VOUT的电平，PMOS管MP5通过第一反相器控制NMOS管MN1的通断。本发明结构简单，传输延时较小，能快速的产生欠压信号。

Description

一种新型的电机驱动芯片中的欠压保护电路

技术领域

本发明涉及一种保护电路，尤其涉及一种电机驱动芯片中的欠压保护电路。

背景技术

电机在运行的过程中，除按生产机械的工艺要求完成各种正常运转外，还必须在线路出现短路、过载、过电流、欠压、失压及失磁等现象时，能自动切断电源停止转动，以防止和避免电气设备和接卸设备的损坏事故，保证操作人员的人身安全。为此，在生产机械的电气控制线路中，采取了对电机的各种保护措施。常用的电机的保护有短路保护、过载保护、过电流保护、欠压保护、失压保护及失磁保护等。

在电机驱动中，系统中的电压稳定性尤为重要，过压、欠压电路必不可少。当电网电压降低，电机便在欠压下运行。由于电机载荷没有改变，所以欠压下电机转速下降，定子绕组中的电流增加。因此电流增加的幅度尚不足以使熔断器和热继电器动作，所以这两种电器起不到保护作用。如不采取保护措施，时间一长将会使电机过热损坏。另外，欠压将引起一些电器释放，使电路不能正常工作，也可能导致人身伤害和设备损坏事故。因此，应避免电机在欠压下运行。

现代高效的、精确的电机控制都是采用计算机实现的，通过电机芯片与主处理器、电机和增量性编码器构成一个完整的运动控制系统。当电源电压低于芯片的正常工作范围时，芯片内部某些电路可能无法正常工作，这有可能产生内部逻辑错误，使外部开关管处于不确定状态。若外部开关管处于导通状态而芯片的其它部分不能正常工作时，有可能使芯片烧毁，或对外部电路造成损坏，因此，芯片内部加入欠压保护电路是必需的，可以保证电源电压低于设定的工作门限时，外部功率管和芯片内部的大部分模块处于关断状态。

由于欠压保护电路工作时，芯片带隙基准电路和LDO模块还没有正常工作，也就是说，欠压保护电路必须具有基准电压。并且为了使触发电压不随着工艺、温度等变化，基准电压必须是一个不随温度、工艺等变化的电压。在现有技术的欠压保护电路中往往具有基准电路部分以产生基准电压，使用比较器将采样来的电源电压信号与基准电路产生的基准电压信号比较。

如图1所示的现有技术的欠压保护电路具有基准电路1和比较电路，基准电路1产生基准电流I_n和基准电压V_n，比较电路将采样来的电源电压VDD1的信号与基准电压V_n的信号，判断是否发生欠压。其中，当未发生欠压时，VDD1＞V_n，VOUT1输出高电平(VOUT1＝1)以控制电机驱动芯片正常工作；当发生欠压时，VDD1＜V_n，VOUT1输出低电平(VOUT1＝0)以控制电机驱动芯片停止工作。但是，这类现有技术的欠压保护电路容易受到用以产生基准电压的基准电路的干扰，因此需要设计专门的比较器电路，结构相对复杂。

因此，本领域的技术人员致力于开发一种欠压保护电路，其不受基准电路的影响，也不需要专门的比较器电路。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种欠压保护电路，当电源电压降低时，可以快速的产生并输出欠压信号，并且该欠压保护电路不需要额外的电源电压。

为实现上述目的，本发明提供了一种欠压保护电路，其特征在于，包括带隙基准电路、第一电流镜电路、第二电流镜电路和若干电阻、NMOS管、PMOS管及反相器；电阻R4与NMOS管MN1串联后和电阻R3并联，所述电阻R3与PMOS管MP0、电阻R1、电阻R2串联在电源VDD和地GND之间，所述PMOS管MP0的栅极接地；所述电阻R1和所述电阻R2之间的电压V_A加载在所述带隙基准电路上；所述带隙基准电路的第一输入端和第二输入端分别连接所述第一电流镜电路的两个电流支路；所述带隙基准电路的所述第二输入端经过PMOS管MP5连接到所述第二电流镜电路以控制输出电压VOUT的电平，所述PMOS管MP5通过第一反相器控制所述NMOS管MN1的通断。

进一步地，所述带隙基准电路包括三极管Q1、三极管Q2、电阻R5和电阻R6，所述三极管Q1的基极与所述三极管Q2的基极相连，所述三极管Q1的发射极经过所述电阻R5与所述三极管Q2的发射极相连，所述三极管Q2的发射极经过所述电阻R6接地GND；所述三极管Q1的集电极为所述带隙基准电路的所述第一输入端，所述三极管Q2的集电极为所述带隙基准电路的所述第二输入端；电阻R1和所述电阻R2之间的所述电压V_A加载在所述三极管Q1的基极与所述三极管Q2的基极上。

进一步地，所述三极管Q1的发射极面积和所述三极管Q2的发射极面积之比为n。

进一步地，所述三极管Q1和所述三极管Q2皆为NPN型三极管。

进一步地，所述第一电流镜电路包括PMOS管MP1、PMOS管MP2和PMOS管MP3，所述PMOS管MP1的源极、所述PMOS管MP2的源极和所述PMOS管MP3的源极皆连接到所述电源VDD；所述PMOS管MP1的漏极连接到所述三极管Q1的集电极，所述PMOS管MP2的漏极连接到所述三极管Q2的集电极。

进一步地，所述PMOS管MP1的栅极与漏极相连。

进一步地，所述第二电流镜电路包括NMOS管MN2、NMOS管MN3和NMOS管MN4，所述NMOS管MN2的源极、所述NMOS管MN3的源极和所述NMOS管MN4的源极皆接地；所述NMOS管MN2的漏极与所述PMOS管MP3的漏极相连；所述NMOS管MN3的漏极与所述PMOS管MP5的源极相连。

进一步地，所述NMOS管MN2的栅极与漏极相连。

进一步地，所述PMOS管MP5的源极经过所述第一反相器和第二反相器连接到NMOS管MN5的栅极，所述NMOS管MN5的源极与所述NMOS管MN4的漏极相连。

进一步地，所述电源VDD的电压V_DD从低于正常值增加到正常值的过程中，当时，所述输出电压VOUT从低电平转为高电平；所述电源VDD的电压V_DD从正常值减小到低于正常值的过程中，当时，所述输出电压VOUT从高电平转为低电平；其中V_ref是所述三极管Q1的集电极电流与三极管Q2的集电极电流相等时的所述电压V_A的值。

在本发明的较佳实施方式中，包括带隙基准电路、第一电流镜电路、第二电流镜电路和若干电阻、NMOS管、PMOS管及反相器。其中，三极管Q1、三极管Q2、电阻R5和电阻R6构成带隙基准电路，三极管Q1的基极与三极管Q2的基极相连，三极管Q1的发射极经过电阻R5与三极管Q2的发射极相连，三极管Q2的发射极经过电阻R6接地。电阻R4与NMOS管MN1串联后和电阻R3并联，电阻R3与PMOS管MP0、电阻R1、电阻R2串联在电源VDD和地GND之间，电阻R1和电阻R2之间的电压V_A加载在三极管Q1的基极与三极管Q2的基极上。当电压V_A处于某一阈值时，带隙基准电路正常工作，即I_CQ1＝I_CQ2，此时V_A为一个零温度系数的电压值V_ref。PMOS管MP1、PMOS管MP2和PMOS管MP3构成第一电流镜电路，PMOS管MP1的源极、PMOS管MP2的源极和PMOS管MP3的源极皆连接到电源VDD。NMOS管MN2、NMOS管MN3和NMOS管MN4构成第二电流镜电路，NMOS管MN2的源极、NMOS管MN3的源极和NMOS管MN4的源极皆接地。PMOS管MP1的漏极连接到三极管Q1的集电极，PMOS管MP2的漏极连接到三极管Q2的集电极。三极管Q2的集电极通过PMOS管MP5连接到第二电流镜电路以控制输出电压VOUT的电平，PMOS管MP5通过第一反相器控制NMOS管MN1的通断。在电源VDD的电压从低于正常值增加到正常值的过程中，当时，输出电压VOUT从低电平转为高电平；在电源VDD的电压V_DD从正常值减小到低于正常值的过程中，当时，输出电压VOUT从高电平转为低电平。

由此可见，本发明的欠压保护电路结构简单，仅由若干个电阻、NMOS管、PMOS管及反相器构成，而不需要额外的产生基准电压的基准电路和比较器电路；并且其中的带隙基准电路是通过电机驱动芯片的电源驱动的，而不需要为其提供额外的驱动电源。本发明的欠压保护电路还具有传输延时较小的优点，能快速的产生欠压信号，并能通过其输出电压控制电机驱动芯片，一方面使电机驱动芯片在发生欠压状况时快速停止工作以免造成损坏，另一方面使电机驱动芯片在消除欠压状况后能快速恢复正常工作。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是现有技术的欠压保护电路的电路结构图。

图2是本发明的欠压保护电路的电路结构图。

图3是本发明的欠压保护电路的电压特性曲线图。

具体实施方式

如图2所示，在本实施例中，本发明的欠压保护电路包括电阻R1、R2、......、R8，三极管Q1、Q2，PMOS管MP0、MP1、......、MP6，NMOS管MN1、MN2、......、MN5以及两个反相器。其中，三极管Q1、三极管Q2、电阻R5和电阻R6构成带隙基准电路；PMOS管MP1、PMOS管MP2和PMOS管MP3构成第一电流镜电路；NMOS管MN2、NMOS管MN3和NMOS管MN4构成第二电流镜电路。PMOS管为P型MOSFET管，NMOS管为N型MOSFET管。

在本发明的欠压保护电路的带隙基准电路中，三极管Q1的基极与三极管Q2的基极相连，三极管Q1的发射极经过电阻R5与三极管Q2的发射极相连，三极管Q2的发射极经过电阻R6接地。三极管Q1、Q2是两个NPN型三极管，两者的发射极面积之比为n，即三极管Q1的发射极面积是三极管Q2的发射极面积的n倍。

在本发明的欠压保护电路的第一电流镜电路中，PMOS管MP1的源极、PMOS管MP2的源极和PMOS管MP3的源极皆连接到电源VDD，且PMOS管MP1的栅极与漏极相连。PMOS管MP1、MP2和MP3具有基本一致的结构、工艺及参数。

在本发明的欠压保护电路的第二电流镜电路中，NMOS管MN2的源极、NMOS管MN3的源极和NMOS管MN4的源极皆接地，且NMOS管MN2的栅极与漏极相连。NMOS管MN2、MN3和MN4具有基本一致的结构、工艺及参数。

在本发明的欠压保护电路中，电阻R4与NMOS管MN1串联后和电阻R3并联，电阻R3与PMOS管MP0、电阻R1、电阻R2串联在电源VDD和地GND之间，PMOS管MP0的栅极接地。电阻R1和电阻R2之间的电压V_A加载在三极管Q1的基极与三极管Q2的基极(图2中的A点处)上。PMOS管MP1的漏极连接到三极管Q1的集电极，PMOS管MP2的漏极连接到三极管Q2的集电极(图2中的B点处)，三极管Q2的集电极连接PMOS管MP5的栅极和漏极，三极管Q2的集电极连接PMOS管MP4的栅极。PMOS管MP4的源极连接电源VDD，PMOS管MP4的漏极连接PMOS管MP5的源极。NMOS管MN2的漏极与PMOS管MP3的漏极相连，NMOS管MN3的漏极与PMOS管MP5的源极相连(图2中的C点处)。PMOS管MP5通过第一反相器连接到NMOS管MN1的栅极(图2中的D点处)，控制NMOS管MN1的通断；PMOS管MP5的源极通过第一反相器和第二反相器连接到NMOS管MN5的栅极，NMOS管MN5的源极与NMOS管MN4的漏极相连。NMOS管MN5的漏极经过电阻R7连接到电源VDD，NMOS管MN5的漏极连接到PMOS管MP4的栅极。PMOS管MP4的源极连接到电源VDD，其漏极经过电阻R8接地，电阻R8两端的电压为输出电压VOUT。

对于本发明的欠压保护电路的带隙基准电路，两个三极管Q1和Q2的跨导关系是：

g_m1＝ng_m2，

其中，g_m1是三极管Q1的跨导，g_m2是三极管Q2的跨导。

由于R5、R6的射极反馈作用，所以三极管Q1、Q2的等效跨导分别是：

$G_{m1}=\frac{g_{m1}}{1+g_{m1}(R_5+R_6)}=\frac{g_{m2}}{1+g_{m2}{R}_6+g_{m2}{R}_5+\frac{1}{n}-1},$ $G_{m2}=\frac{g_{m2}}{1+g_{m2}{R}_6},$

其中，G_m1是三极管Q1的跨导，G_m2是三极管Q2的跨导，R₅、R₆分别为电阻R5、R6的阻值。

一般选择g_m2R₅＞＞1，则G_m1＜G_m2。于是，当电极驱动芯片的电源VDD的电压波动时，三极管Q1的集电极电流I_C1相对于三极管Q2的集电极电流I_C2变化量要小。正是基于这种集电极电流变化量的快慢，本发明的欠压保护电路通过比较I_C1和I_C2的大小，可以由输出电压VOUT的电平显示电机驱动芯片的电源VDD是否出于欠压状态，详细分析如下：

当A点电压V_ref达到某一阈值时，I_C1＝I_C2。由于三极管的集电极电流其中I_s对于该三极管是一个常数，为正温度系数，V_BE为负温度系数。因此通过合理设计n、R₅和R₆的值，可以实现V_Aref的零温度系数，即本发明的欠压保护电路的带隙基准电路具有不受温度影响的参考电压值V_Aref。

电源VDD的电压V_DD从低于正常值增加到正常值的过程中，电压V_DD逐渐升高，A点电压V_A增大，由此V_BE1、V_BE2增大，从而使I_CQ1、I_CQ2增大，且I_CQ2＞I_CQ1，所以B点电位下降，PMOS管MP4导通，C点电压升高，当C点电压高于B点电压V_TH时，PMOS管MP5导通，将电流灌入三极管Q2的集电极，从而拉高B点电位，使B点电位不会因为电压V_DD的升高而被拉的很低，三极管Q1、Q2仍工作在正常状态，使得当电压V_DD降低时B点的电位能更加快速的被拉高，产生欠压信号。C点电压升高后，D点电位输出低电平，MN1关断，最终输出电压VOUT从低电平转为高电平。其中，电源VDD的电压V_DD从低于正常值增加到正常值的过程中的阈值 $V_{S1}=\frac{R_1+R_2+R_3//R_4}{R_2+R_3//R_4}{V}_{\mathrm{Aref}},$ 即当 $V_{\mathrm{DD}}=\frac{R_1+R_2+R_3//R_4}{R_2+R_3//R_4}{V}_{\mathrm{ref}}$ 时，输出电压VOUT从低电平转为高电平。式中，R₁、R₂、R₃和R₄分别为电阻R1、R2、R3和R4的阻值，R₃//R₄表示电阻R3和R4并联后的阻值。

电源VDD的电压V_DD从正常值减小到低于正常值的过程中，电压V_DD逐渐降低，A点电压V_A减小，由此V_BE1、V_BE2减小，从而使I_CQ1、I_CQ2减小，且I_CQ2＜I_CQ1，由于B点的电位没有被拉的很低，Q1、Q2仍工作在正常状态，B点电位快速被拉高，MP4关断，C点电位被拉低，MP5关断，D点电位输出高电平，MN1导通，最终输出电压VOUT从高电平转为低电平。其中，电源VDD的电压V_DD从正常值减小到低于正常值的过程中的阈值即当时，输出电压VOUT从高电平转为低电平。式中，R₁、R₂和R₃分别为电阻R1、R2和R3的阻值。

上述的电源VDD的电压V_DD从低于正常值增加到正常值的过程以及从正常值减小到低于正常值的过程中的电压特性曲线如图3所示。其中，这两个过程的阈值差 $\mathrm{\Δ}{V}_{\mathrm{DD}}=\frac{R_1+R_2+R_3//R_4}{R_2+R_3//R_4}{V}_{\mathrm{Aref}}-\frac{R_1+R_2+R_3}{R_2+R_3}{V}_{\mathrm{Aref}}.$

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域的技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种欠压保护电路，其特征在于，包括带隙基准电路、第一电流镜电路、第二电流镜电路和若干电阻、NMOS管、PMOS管及反相器；电阻R4与NMOS管MN1串联后和电阻R3并联，所述电阻R3与PMOS管MP0、电阻R1、电阻R2串联在电源VDD和地GND之间，所述PMOS管MP0的栅极接地；所述电阻R1和所述电阻R2之间的电压V_A加载在所述带隙基准电路上；所述带隙基准电路的第一输入端和第二输入端分别连接所述第一电流镜电路的两个电流支路；所述带隙基准电路的所述第二输入端经过PMOS管MP5连接到所述第二电流镜电路以控制输出电压VOUT的电平，所述PMOS管MP5通过第一反相器控制所述NMOS管MN1的通断；所述PMOS管MP5导通，使所述带隙基准电路的第二输入端电位不被拉得很低。

2.如权利要求1所述的欠压保护电路，其中所述带隙基准电路包括三极管Q1、三极管Q2、电阻R5和电阻R6，所述三极管Q1的基极与所述三极管Q2的基极相连，所述三极管Q1的发射极经过所述电阻R5与所述三极管Q2的发射极相连，所述三极管Q2的发射极经过所述电阻R6接地GND；所述三极管Q1的集电极为所述带隙基准电路的所述第一输入端，所述三极管Q2的集电极为所述带隙基准电路的所述第二输入端；电阻R1和所述电阻R2之间的所述电压V_A加载在所述三极管Q1的基极与所述三极管Q2的基极上。

3.如权利要求2所述的欠压保护电路，其中所述三极管Q1的发射极面积和所述三极管Q2的发射极面积之比为n。

4.如权利要求2或3所述的欠压保护电路，其中所述三极管Q1和所述三极管Q2皆为NPN型三极管。

5.如权利要求4所述的欠压保护电路，其中所述第一电流镜电路包括PMOS管MP1、PMOS管MP2和PMOS管MP3，所述PMOS管MP1的源极、所述PMOS管MP2的源极和所述PMOS管MP3的源极皆连接到所述电源VDD；所述PMOS管MP1的漏极连接到所述三极管Q1的集电极，所述PMOS管MP2的漏极连接到所述三极管Q2的集电极。

6.如权利要求5所述的欠压保护电路，其中所述PMOS管MP1的栅极与漏极相连。

7.如权利要求6所述的欠压保护电路，其中所述第二电流镜电路包括NMOS管MN2、NMOS管MN3和NMOS管MN4，所述NMOS管MN2的源极、所述NMOS管MN3的源极和所述NMOS管MN4的源极皆接地；所述NMOS管MN2的漏极与所述PMOS管MP3的漏极相连；所述NMOS管MN3的漏极与所述PMOS管MP5的源极相连。

8.如权利要求7所述的欠压保护电路，其中所述NMOS管MN2的栅极与漏极相连。

9.如权利要求8所述的欠压保护电路，其中所述PMOS管MP5的源极经过所述第一反相器和第二反相器连接到NMOS管MN5的栅极，所述NMOS管MN5的源极与所述NMOS管MN4的漏极相连。

10.如权利要求9所述的欠压保护电路，其中所述电源VDD的电压V_DD从低于正常值增加到正常值的过程中，当时，所述输出电压VOUT从低电平转为高电平；所述电源VDD的电压V_DD从正常值减小到低于正常值的过程中，当时，所述输出电压VOUT从高电平转为低电平；其中V_ref是所述三极管Q1的集电极电流与三极管Q2的集电极电流相等时的所述电压V_A的值；R₁、R₂、R₃和R₄分别为电阻R1、R2、R3和R4的阻值。