CN108599544A - 应用于dc-dc变换器的高压使能电路 - Google Patents

应用于dc-dc变换器的高压使能电路 Download PDF

Info

Publication number
CN108599544A
CN108599544A CN201810511217.7A CN201810511217A CN108599544A CN 108599544 A CN108599544 A CN 108599544A CN 201810511217 A CN201810511217 A CN 201810511217A CN 108599544 A CN108599544 A CN 108599544A
Authority
CN
China
Prior art keywords
nmos tube
tube
grid
source electrode
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810511217.7A
Other languages
English (en)
Other versions
CN108599544B (zh
Inventor
袁冰
周宏哲
余俊兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Yuanshun Microelectronics Technology Co ltd
Unisonic Technologies Co Ltd
Original Assignee
Xiamen Yuanshun Microelectronics Technology Co ltd
Unisonic Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Yuanshun Microelectronics Technology Co ltd, Unisonic Technologies Co Ltd filed Critical Xiamen Yuanshun Microelectronics Technology Co ltd
Priority to CN201810511217.7A priority Critical patent/CN108599544B/zh
Priority claimed from CN201810511217.7A external-priority patent/CN108599544B/zh
Publication of CN108599544A publication Critical patent/CN108599544A/zh
Application granted granted Critical
Publication of CN108599544B publication Critical patent/CN108599544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Abstract

一种应用于DC‑DC变换器的高压使能电路，包括：内部电源产生单元，内部电源产生单元具有第一高压电源输入端、第一低压电源输出端和第二低压电源输出端；电压检测单元，电压检测单元具有第一检测输入端、第二检测输入端和第一检测输出端；第一检测输入端连接使能引脚，第二检测输入端连接第一低压电源输出端；比较判断单元，比较判断单元具有第一比较输入端、第二比较输入端和第一比较输出端；第一比较输入端连接第一检测输出端；第二比较输入端连接第二低压电源输出端，第一比较输出端连接模拟模块。所述高压使能电路使相应的芯片既能够直接连接高压电源使用，又不必采用特殊工艺，降低工艺成本。

Description

应用于DC-DC变换器的高压使能电路
技术领域
本发明涉及电路领域，尤其涉及一种应用于DC-DC变换器的高压使能电路。
背景技术
随着半导体工艺以及微电子技术的快速发展，DC-DC变换器以其高效率、宽负载以及快速响应能力的特点，广泛应用于消费电子、通信设备、工业应用和航空航天等领域。
按照应用环境的不同，芯片的供电电源范围也越来越宽，典型值从最初的3.3V、5V和12V，扩展到现在的18V，甚至24V。
为了便于电子系统对芯片进行控制，DC-DC变换器通常外置使能引脚，用于控制芯片的工作与关断，因此芯片内部需设计使能电路。
通常应用中，使能引脚(EN引脚)连接电源代表芯片工作，连接地代表芯片关断。随着应用中电源电压的逐渐升高，对使能引脚的电压承受能力要求也随之升高。
图1为一种现有降压型高压DC-DC变换器的系统架构图。其中，虚线框内为典型的芯片10内部结构。虚线框外的矩形表示负载电路20。
从图1中可以看到，芯片10通常包括有使能引脚EN、输入电源引脚VIN、偏置引脚BS、开关引脚SW、反馈引脚FB和接地引脚GND。
使能引脚EN连接芯片10内部的使能模块11，而使能模块11分别连接电压基准模块Vref和内部稳压器Vreg5。芯片10的内部稳压器Vreg5连接至输入电源引脚VIN和芯片10的其它电路结构，为简化，芯片的其它大部分电路结构采用阴影覆盖。
偏置引脚BS、开关引脚SW和反馈引脚FB分别连接负载电路20的相应连接端。芯片10的内部电路和负载电路20同时还连接至芯片内的接地端G。芯片10内部的功率开关管(未示出)，可以由多个MOSFET并联组成，实现较小的导通电阻。
其中，使能引脚EN连接使能模块11，是用于控制芯片10内部稳压器Vreg5(内部稳压器Vreg5通常产生5V电压，为芯片10中的各电路结构提供电源)，进而控制整个芯片10的工作与关断。
输入电源引脚VIN有时需要连接12V-24V的高电压。而常见的半导体CDMOS(Complementary and Double Diffusion MOS，互补型MOS和双扩散型MOS集成的简称)工艺为薄栅氧工艺，提供的MOSFET漏源电压可承受24V，但栅源电压仅能承受5V。
为满足栅源电压不超过5V限制，通常设计偏置引脚BS与开关引脚SW用于驱动及高低电平转换。
总之，目前市场上高压DC-DC变换器的使能引脚有两种连接方式：
1、考虑到薄栅氧CDMOS栅源电压的限制，很多芯片只好限制使能引脚电压不能超过5V——但这种连接方式使芯片无法直接连接高压电源使用。
2、改用厚栅氧工艺，提高器件的栅源电压耐压能力，使能引脚可以直接连接高压电源使用——但这种方式的工艺特殊，成本相对较高。
发明内容
本发明解决的问题是提供一种应用于DC-DC变换器的高压使能电路，以使相应的芯片既能够直接连接高压电源使用，又不必采用特殊工艺，降低工艺成本。
为解决上述问题，本发明提供了一种应用于DC-DC变换器的高压使能电路，包括：内部电源产生单元，所述内部电源产生单元具有第一高压电源输入端、第一低压电源输出端和第二低压电源输出端；电压检测单元，所述电压检测单元具有第一检测输入端、第二检测输入端和第一检测输出端；所述第一检测输入端连接使能引脚，所述第二检测输入端连接所述第一低压电源输出端；比较判断单元，所述比较判断单元具有第一比较输入端、第二比较输入端和第一比较输出端；所述第一比较输入端连接所述第一检测输出端；所述第二比较输入端连接所述第二低压电源输出端，所述第一比较输出端连接模拟模块。
可选的，所述电压检测单元包括检测电阻、检测NMOS管和检测电容；所述检测电阻的一端连接所述第一检测输入端，所述检测电阻的另一端连接所述检测NMOS管的漏极，所述检测NMOS管的栅极连接所述第二检测输入端，所述检测NMOS管的源极连接所述第一检测输出端；所述检测电容一端连接在所述检测NMOS管的源极和所述第一检测输出端之间，另一端接地。
可选的，所述检测NMOS管的漏源电压承受范围为0V～24V。
可选的，所述内部电源产生单元包括第一电阻，第一NMOS管至第十NMOS管，第一PMOS管至第八PMOS管；所述第一电阻的一端连接所述第一高压电源输入端，另一端连接所述第一NMOS管的漏极、所述第一NMOS管的栅极、所述第二NMOS管的栅极和所述第三NMOS管的栅极；所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极和所述第四NMOS管的漏极连接所述第一高压电源输入端；所述第一NMOS管的源极连接所述第六NMOS管的漏极、所述第六NMOS管的栅极、所述第七NMOS管的栅极、所述第八NMOS管的栅极、所述第九NMOS管的栅极和所述第十NMOS管的栅极；所述第二NMOS管的源极连接所述第七NMOS管的漏极；所述第二NMOS管的漏极连接所述第四PMOS管的漏极、所述第四PMOS管的栅极和所述第五PMOS管的栅极；所述第三NMOS管的源极连接所述第八NMOS管的漏极；所述第三NMOS管的漏极连接所述第二PMOS管的漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极；所述第三PMOS管的漏极连接所述第五PMOS管的源极；所述第四NMOS管的源极连接所述第九NMOS管的漏极；所述第一PMOS管的栅极连接自身的漏极和所述第四PMOS管的源极；所述第五PMOS管的漏极连接所述第四NMOS管的栅极与所述第六PMOS管的源极；所述第六PMOS管的栅极连接自身的漏极与所述第七PMOS管的源极；所述第七PMOS管的栅极连接自身的漏极与所述第八PMOS管的源极；所述第八PMOS管的栅极连接自身的漏极与所述第五PMOS管的栅极和漏极；所述第五NMOS管的源极、所述第六NMOS管的源极、所述第七NMOS管的源极、所述第八NMOS管的源极、所述第九NMOS管的源极和所述第十NMOS管的源极接地。
可选的，所述第四PMOS管和所述第五PMOS管的漏源电压承受范围为0V～24V；所述第二NMOS管、所述第三NMOS管和所述第四NMOS管的漏源电压承受范围为0V～24V。
可选的，所述内部电源产生单元包括第一电阻，第一NMOS管至第八NMOS管，第一PMOS管至第三PMOS管；所述第一电阻的一端连接所述第一高压电源输入端，另一端连接所述第一NMOS管的漏极、所述第一NMOS管的栅极和所述第二NMOS管的栅极；所述第一PMOS管的源极、所述第二PMOS管的源极和所述第四NMOS管的漏极连接所述第一高压电源输入端；所述第一NMOS管的源极连接所述第五NMOS管的漏极、所述第五NMOS管的栅极、所述第六NMOS管的栅极、所述第七NMOS管的栅极和所述第八NMOS管的栅极；所述第二NMOS管的源极连接所述第六NMOS管的漏极；所述第二NMOS管的漏极连接所述第二PMOS管的漏极和所述第二PMOS管的栅极；所述第四NMOS管的源极连接所述第七NMOS管的漏极；所述第一PMOS管的漏极连接所述第三PMOS管的源极；所述第三PMOS管的漏极连接自身的栅极和所述第五PMOS管的源极；所述第五PMOS管的栅极连接自身的漏极与所述第三NMOS管的漏极和栅极；所述第三NMOS管的源极、所述第五NMOS管的源极、所述第六NMOS管的源极、所述第七NMOS管的源极和所述第八NMOS管的源极接地。
可选的，所述第一PMOS管和所述第二PMOS管的漏源电压承受范围为0V～24V；所述第二NMOS管和所述第四NMOS管的漏源电压承受范围为0V～24V。
可选的，所述比较判断单元包括第一比较PMOS管、第二比较PMOS管、第一比较NMOS管、第二比较NMOS管、第三比较NMOS管、施密特触发器和反相器；所述第一比较PMOS管的源极和第二比较PMOS管的源极连接所述第二低压电源输出端；所述第一比较PMOS管的栅极、所述第二比较PMOS管的栅极和所述第二比较PMOS管的漏极连接偏置电流端；所述第一比较PMOS管的漏极连接所述第一比较NMOS管的漏极、所述第二比较NMOS管的漏极和所述施密特触发器的输入端；所述第一比较NMOS管的栅极和所述第二比较NMOS管的栅极连接所述第一检测输出端；所述第一比较NMOS管的源极和所述第三比较NMOS管的源极接地；所述第二比较NMOS管的源极连接所述第三比较NMOS管的漏极；所述第三比较NMOS管的栅极连接在所述施密特触发器的输出和所述反相器的输入之间。
可选的，所述高压使能电路还包括电平转换单元，所述电平转换单元连接在所述比较判断单元和所述模拟模块之间。
可选的，所述高压使能电路中全部MOS管的栅源电压承受范围在5V以下。
本发明技术方案的其中一个方面中，通过内部电源产生单元、电压检测单元和比较判断单元的各自功能与连配合，形成了适用于普通薄栅氧CDMOS工艺的使能电路(所有器件栅源电压均未超过5V)，工艺适用性强，既实现了芯片使能功能，又解决了使能引脚无法外接高压电源的问题，同时，相应电路结构简单，工艺成本低。
进一步的，通过电压检测单元中检测NMOS管漏极对使能引脚的电压进行检测，并设计内部电压进行栅极驱动，同时通过迟滞比较器进行比较判断，使芯片性能更加稳定可靠。
附图说明
图1是现有芯片与负载电路连接示意图；
图2是本发明实施例提供的应用于DC-DC变换器的高压使能电路图；
图3是一种内部电源产生单元电路图；
图4是另一种内部电源产生单元电路图；
图5是一种比较判断单元电路图。
具体实施方式
现有应用于DC-DC变换器的高压使能电路使芯片无法直接连接高压电源使用，或者工艺特殊导致成本高。
为此，本发明提供一种新的应用于DC-DC变换器的高压使能电路，以解决上述存在的不足。
为更加清楚的表示，下面结合附图对本发明做详细的说明。
本发明实施例提供一种应用于DC-DC变换器的高压使能电路，请结合参考图2至图5。
如图2所示，应用于DC-DC变换器的高压使能电路包括内部电源产生单元110、电压检测单元120和比较判断单元130。
内部电源产生单元110，内部电源产生单元110具有第一高压电源输入端(未标注)、第一低压电源输出端(未标注)和第二低压电源输出端(未标注)。也就是说，本实施例中，内部电源产生单元110的所述第一高压电源输入端接入高压电源Vin，转换成第一低压电源V1和第二低压电源V2，第一低压电源V1用于电压检测单元120内部检测晶体管(请参考后续内容)的驱动，第二低压电源V2用于比较判断单元130的供电。
电压检测单元120，电压检测单元120具有第一检测输入端(未标注)、第二检测输入端(未标注)和第一检测输出端(未标注)。所述第一检测输入端连接使能引脚En，所述第二检测输入端连接所述第一低压电源输出端。所述第一检测输出端连接比较判断单元130的第一比较输入端(请参考后续内容)。
电压检测单元120的设置，能够使得使能引脚En可以直接外接的高电压(本发明中的高电压或高压，是指大小在12V～24V的电压，因为12V～24V的电压对于通常CDMOS工艺制作的MOS管而言是高电压或高压)，并将相应高电压转换为5V以内的低电压(本说明书中的低电压或低压，是指大小在5V以下电压)，使能引脚En的电压变化可以在电压检测单元120的所述第一检测输出端体现出来，在本实施例中，所述第一检测输出端输出的为电压V0。
比较判断单元130，比较判断单元130具有第一比较输入端(未标注)、第二比较输入端(未标注)和第一比较输出端(未标注)。如前所述，所述第一比较输入端连接所述第一检测输出端(即所述第一比较输入端连入电压V0，可结合参考图2和图5)。所述第二比较输入端连接所述第二低压电源输出端，所述第一比较输出端连接模拟模块(未示出)。
比较判断单元130作用类似比较器。如前所述，比较判断单元130的所述第一比较输入端连接电压检测单元120的所述第一检测输出端。比较判断单元130的电源由内部电源产生单元110产生的第二低压电源V2提供，比较判断单元130用于实现比较判断功能，所述第一比较输出端输出的为使能数字信号。比较判断单元130输出的数字信号可以对内部电路进行使能控制。比较判断单元130的高电位可以为第二低压电源V2(第二低压电源V2通常为5V)，而比较判断单元130的低电位可以为0V(零伏特)。
电压检测单元120包括检测电阻R0、检测NMOS管MN0和检测电容C0。检测电阻R0的一端连接第一检测输入端，检测电阻R0的另一端连接检测NMOS管MN0的漏极，检测NMOS管MN0的栅极连接第二检测输入端，检测NMOS管MN0的源极连接第一检测输出端。检测电容C0一端连接在检测NMOS管MN0的源极和第一检测输出端之间，检测电容C0另一端接地。检测NMOS管MN0源极的输出电压信号，在通过检测电容C0滤波后，完成电压检测，并可以将完成检测后的电压V0输入至比较判断单元130。
本实施例中，控制检测NMOS管MN0的漏源电压承受范围为0V～24V。也就是说，检测NMOS管MN0的漏源电压可以达到24V。
如前所述，比较判断单元130的所述第一检测输入端连接所述检测NMOS管MN0的源极，检测NMOS管MN0源极输出的电压与比较判断单元130中相应NMOS管(参考后续图5相应内容)的阈值电压进行比较判断，实现使能数字信号输出。同时，根据后续图5相应内容可知，本实施例的比较判断单元130可以带有迟滞功能，避免噪声引起输出抖动。
本实施例的应用于DC-DC变换器的高压使能电路还包括电平转换单元140，电平转换单元140连接在比较判断单元130和模拟模块(未示出)之间。
由于芯片内可能有多组电源，因此可以利用电平转换单元140对该信号进行电平转换，将高电平切换为所需电源后进行使能控制。也就是说，电平转换单元140的设置，实现使能数字信号的电压转换，能够将电压V2切换为内部电源，为各个所述模拟模块提供使能信号。例如图2中，未经过电平转换单元140进行电压转换之前，比较判断单元130能够产生一个第一输出Out1，而当经过电平转换单元140之后，电平转换单元140能够产生一个第二输出Out2。
请参考图3，内部电源产生单元110包括第一电阻R1，第一NMOS管MN1至第十NMOS管MN10，第一PMOS管MP1至第八PMOS管MP8。
第一电阻R1的一端连接第一高压电源输入端，另一端连接第一NMOS管MN1的漏极、第一NMOS管MN1的栅极、第二NMOS管MN2的栅极和第三NMOS管MN3的栅极。
第一PMOS管MP1的源极、第二PMOS管MP2的源极、第三PMOS管MP3的源极和第四NMOS管MN4的漏极连接第一高压电源输入端。
第一NMOS管MN1的源极连接第六NMOS管MN6的漏极、第六NMOS管MN6的栅极、第七NMOS管MN7的栅极、第八NMOS管MN8的栅极、第九NMOS管MN9的栅极和第十NMOS管MN10的栅极。
第二NMOS管MN2的源极连接第七NMOS管MN7的漏极。第二NMOS管MN2的漏极连接第四PMOS管MP4的漏极、第四PMOS管MP4的栅极和第五PMOS管MP5的栅极。
第三NMOS管MN3的源极连接第八NMOS管MN8的漏极。第三NMOS管MN3的漏极连接第二PMOS管MP2的漏极、第二PMOS管MP2的栅极和第三PMOS管MP3的栅极。第三PMOS管MP3的漏极连接第五PMOS管MP5的源极。
第四NMOS管MN4的源极连接第九NMOS管MN9的漏极。
第一PMOS管MP1的栅极连接自身的漏极和第四PMOS管MP4的源极。
第五PMOS管MP5的漏极连接第四NMOS管MN4的栅极与第六PMOS管MP6的源极。
第六PMOS管MP6的栅极连接自身的漏极与第七PMOS管MP7的源极。
第七PMOS管MP7的栅极连接自身的漏极与第八PMOS管MP8的源极。
第八PMOS管MP8的栅极连接自身的漏极与第五PMOS管MP5的栅极和漏极。
第五NMOS管MN5的源极接地(未标注)。
第六NMOS管MN6的源极、第七NMOS管MN7的源极、第八NMOS管MN8的源极、第九NMOS管MN9的源极和第十NMOS管MN10的源极接地G1。
本实施例中，第四PMOS管MP4和第五PMOS管MP5的漏源电压承受范围为0V～24V，第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4的漏源电压承受范围为0V～24V，而第四PMOS管MP4和第五PMOS管MP5的栅源电压承受范围也在5V以下，第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4的栅源电压承受范围也在5V以下。除此之外，其它MOS管的栅源电压和漏源电压承受范围均在5V以下。可见，图3中，全部PMOS管的栅源电压承受范围均在5V以下。也就是说，图3中，仅需要五个MOS管能够承受较大范围的漏源电压即可。
图3所示内部电源产生单元110的电路工作原理如下：
第一电阻R1、第一NMOS管MN1和第六NMOS管MN6形成从第一高压电源输入端(相应电压为Vin)到地G1的通路，形成电流I0，电流I0的计算公式如下：
第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3构成电流镜(电流I0的电流镜)。
第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10构成电流镜。
第二NMOS管MN2、第三NMOS管MN3、第七NMOS管MN7和第八NMOS管MN8构成共源共栅电流镜，保证镜像精度，减小接地噪声对电流的影响。
第二PMOS管MP2和第三PMOS管MP3构成电流镜，为第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8和第五NMOS管MN5提供偏置电流。
第一PMOS管MP1与第四PMOS管MP4为第五PMOS管MP5提供偏置电压，第三PMOS管MP3与第五PMOS管MP5构成共源共栅电流镜，保证镜像精度，减小Vin噪声对电流的影响。
流过第三PMOS管MP3的电流I1和流过第九NMOS管MN9的电流I2可分别表示为：
其中，(W/L)是各个晶体管沟道的宽长比，左下标即为相应晶体管的标注。
二极管连接方式构成的第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8以及第五NMOS管MN5共同产生第四NMOS管MN4的栅极电压V1(即前述第一低压电源V1，从此处开始简称电压V1)，电压V1计算公式如下：
公式(4)中利用了MOSFET工作在饱和区时的漏极电流公式(即代入了MOS管在饱和区电流下的电流电压关系式)，其中，μp为空穴的迁移速率，μn为电子的迁移速率，Co为单位面积栅氧化层电容。
需要说明的是，上述公式(4)中，取(W/L)MP6＝(W/L)MP7＝(W/L)MP8，也就是说，此时：
第九NMOS管MN9为第四NMOS管MN4提供偏置电流，第十NMOS管MN10为比较判断单元130电路提供偏置电流Iblas。
由于MN4的源极电压V2(即前述第二低压电源V2，从此处开始简称电压V2)为比较判断单元130提供电源，因此，取比较判断单元130的电流为ICOMP，电压V1减去栅源电压后，得到第四NMOS管MN4的源极电压V2，其计算公式如下：
结合公式(1)至(5)可见，通过调整第一电阻R1的大小，可以调整整个模块(比较判断单元130)的电流与电压V1和电压V2的大小(第一电阻R1影响电流I0，进而影响电流I1和电流I2，最终影响电压V1和电压V2)。特别是在各个MOS管的宽长比已经定下来的情况下，第一电阻R1成为电压V1和电压V2的主要影响因素。
由于考虑到低功耗设计，芯片的关断电流应该尽可能小，第一电阻R1的取值一般可以在几兆欧姆。
其它实施例中，通过调整第五NMOS管MN5、第六PMOS管MP6和第四NMOS管MN4的尺寸也可以调节电压V1和电压V2的大小。
前面已经提到，电压V2用于给后续图5中的电路模块供电(即图2中的比较判断单元130)。由于通用MOS器件的栅源电压都不能超过5V，因此电压V1和电压V2的通常控制在5V以内。电压V1由电流I1流过二极管连接的MOS管实现，图3所示实施例中，采用了3个二极管连接的PMOS管(第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8)和1个二极管连接的NMOS(第五NMOS管MN5)来实现。
当然，由于工艺参数的不同，二极管连接的MOS管数目以及尺寸都可以进行灵活调整。电压V2等于电压V1减去第四NMOS管MN4的栅源电压，因此第四NMOS管MN4的尺寸也可以对电压V2进行微调。
需要说明的是，在其它情况下，如果实际应用中对噪声特性不敏感，在内部电源产生单元110中，也可以不采用共源共栅结构，而省略图3中的相应共源共栅结构。此时，通常需要将另外一些晶体管(例如图3中的第二PMOS管MP2和第二PMOS管MP2)改用为“栅源电压承受范围为5V以下而漏源电压承受范围为0V～24V”的MOS管。为此，本实施例中，还提供图4所示的另外一种内部电源产生单元110的电路结构。
图4所示另一种内部电源产生单元110包括第一电阻R1，第一NMOS管MN1至第八NMOS管MN8，第一PMOS管MP1至第三PMOS管MP3。第一电阻R1的一端连接第一高压电源输入端，另一端连接第一NMOS管MN1的漏极、第一NMOS管MN1的栅极和第二NMOS管MN2的栅极。第一PMOS管MP1的源极、第二PMOS管MP2的源极和第四NMOS管MN4的漏极连接第一高压电源输入端。第一NMOS管MN1的源极连接第五NMOS管MN5的漏极、第五NMOS管MN5的栅极、第六NMOS管MN6的栅极、第七NMOS管MN7的栅极和第八NMOS管MN8的栅极。第二NMOS管MN2的源极连接第六NMOS管MN6的漏极。第二NMOS管MN2的漏极连接第二PMOS管MP2的漏极和第二PMOS管MP2的栅极。第四NMOS管MN4的源极连接第七NMOS管MN7的漏极。第一PMOS管MP1的漏极连接第三PMOS管MP3的源极。第三PMOS管MP3的漏极连接自身的栅极和第五PMOS管MP5的源极。第五PMOS管MP5的栅极连接自身的漏极与第三NMOS管MN3的漏极和栅极。第三NMOS管MN3的源极接地(未标注)，第五NMOS管MN5的源极、第六NMOS管MN6的源极、第七NMOS管MN7的源极和第八NMOS管MN8的源极接地G1。第一PMOS管MP1和第二PMOS管MP2的漏源电压承受范围为0V～24V。第二NMOS管MN2和第四NMOS管MN4的漏源电压承受范围为0V～24V。
图4所提供的内部电源产生单元110同样能够将Vin分为V1和V2，具体分析过程可以参考和类比前面的公式(1)至公式(5)的推导过程。可见，实现内部电源产生单元110的电路可以为多种，本发明对此不作限定。
请参考图5，比较判断单元130包括第一比较PMOS管mp1、第二比较PMOS管mp2、第一比较NMOS管mn1、第二比较NMOS管mn2、第三比较NMOS管mn3、施密特触发器Smit和反相器(非门，未标注)，所述反相器的输出为第一输出Out1。
第一比较PMOS管mp1的源极和第二比较PMOS管mp2的源极连接第二低压电源输出端。
第一比较PMOS管mp1的栅极、第二比较PMOS管mp2的栅极和第二比较PMOS管mp2的漏极连接偏置电流端(用于连接偏置电流Iblas)。
第一比较PMOS管mp1的漏极连接第一比较NMOS管mn1的漏极、第二比较NMOS管mn2的漏极和施密特触发器Smit的输入端。
第一比较NMOS管mn1的栅极和第二比较NMOS管mn2的栅极连接第一检测输出端。
第一比较NMOS管mn1的源极和第三比较NMOS管mn3的源极接地。
第二比较NMOS管mn2的源极连接第三比较NMOS管mn3的漏极。
第三比较NMOS管mn3的栅极连接在施密特触发器Smit的输出和所述反相器的输入之间。
图5中所示的所有MOS管的栅源电压和漏源电压承受范围均可以为5V以下。
第二比较PMOS管mp2的栅极以及第二比较PMOS管mp2的漏极接至偏置电流IBIAS。比较判断单元130电路的工作原理如下：
使能引脚En电压的变化可以体现在电压检测单元120的输出上；
当使能引脚En外接的使能电压较低时，第一比较NMOS管mn1截止，施密特触发器Smit的输入端被第一比较PMOS管mp1的电流拉高，此时第三比较NMOS管mn3截止，第一输出Out1输出高电平，关闭芯片内的所述模拟模块，芯片关断；
当使能引脚En外接的使能电压升高时，第一比较NMOS管mn1栅极电压随之上升，超过NMOS的阈值电压后，第一比较NMOS管mn1导通，施密特触发器Smit的输入端被拉低，Out1变为低电平打开芯片内的模拟模块，芯片使能，此时，第三比较NMOS管mn3导通，第二比较NMOS管mn2接入电路开始工作，第一比较NMOS管mn1与第二比较NMOS管mn2并联，调整使能引脚En相应电压下降时对应的使能门限。
可见，第二比较NMOS管mn2与第三比较NMOS管mn3的存在引入了迟滞功能，避免了使能电压抖动可能引起的误翻转。通过调整第一比较NMOS管mn1与第二比较NMOS管mn2的尺寸可以调整迟滞量的大小。同时，施密特触发器Smit本身也带有迟滞作用，也起到引入迟滞，防止误翻转的作用。
根据以上内容可知，本实施例中，高压使能电路中全部MOS管的栅源电压承受范围均可以在5V以下。
本实施例提供的DC-DC变换器的高压使能电路，通过内部电源产生单元110、电压检测单元120和比较判断单元130三者的各自功能与连配合，形成了适用于普通薄栅氧CDMOS工艺的使能电路(所有器件栅源电压均未超过5V)，工艺适用性强，既实现了芯片使能功能，又解决了使能引脚En无法外接高压电源的问题，同时，相应电路结构简单，工艺成本低。
进一步的，通过电压检测单元120中检测NMOS管MN0漏极对使能引脚En的电压进行检测，并设计内部电压进行栅极驱动，同时通过迟滞比较器进行比较判断，使芯片性能更加稳定可靠。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种应用于DC-DC变换器的高压使能电路，其特征在于，包括：
内部电源产生单元，所述内部电源产生单元具有第一高压电源输入端、第一低压电源输出端和第二低压电源输出端；
电压检测单元，所述电压检测单元具有第一检测输入端、第二检测输入端和第一检测输出端；所述第一检测输入端连接使能引脚，所述第二检测输入端连接所述第一低压电源输出端；
比较判断单元，所述比较判断单元具有第一比较输入端、第二比较输入端和第一比较输出端；所述第一比较输入端连接所述第一检测输出端；所述第二比较输入端连接所述第二低压电源输出端，所述第一比较输出端连接模拟模块。
2.如权利要求1所述的高压使能电路，其特征在于，所述电压检测单元包括检测电阻、检测NMOS管和检测电容；所述检测电阻的一端连接所述第一检测输入端，所述检测电阻的另一端连接所述检测NMOS管的漏极，所述检测NMOS管的栅极连接所述第二检测输入端，所述检测NMOS管的源极连接所述第一检测输出端；所述检测电容一端连接在所述检测NMOS管的源极和所述第一检测输出端之间，另一端接地。
3.如权利要求2所述的高压使能电路，其特征在于，所述检测NMOS管的漏源电压承受范围为0V～24V。
4.如权利要求1所述的高压使能电路，其特征在于，所述内部电源产生单元包括第一电阻，第一NMOS管至第十NMOS管，第一PMOS管至第八PMOS管；
所述第一电阻的一端连接所述第一高压电源输入端，另一端连接所述第一NMOS管的漏极、所述第一NMOS管的栅极、所述第二NMOS管的栅极和所述第三NMOS管的栅极；
所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极和所述第四NMOS管的漏极连接所述第一高压电源输入端；
所述第一NMOS管的源极连接所述第六NMOS管的漏极、所述第六NMOS管的栅极、所述第七NMOS管的栅极、所述第八NMOS管的栅极、所述第九NMOS管的栅极和所述第十NMOS管的栅极；
所述第二NMOS管的源极连接所述第七NMOS管的漏极；所述第二NMOS管的漏极连接所述第四PMOS管的漏极、所述第四PMOS管的栅极和所述第五PMOS管的栅极；
所述第三NMOS管的源极连接所述第八NMOS管的漏极；所述第三NMOS管的漏极连接所述第二PMOS管的漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极；所述第三PMOS管的漏极连接所述第五PMOS管的源极；
所述第四NMOS管的源极连接所述第九NMOS管的漏极；
所述第一PMOS管的栅极连接自身的漏极和所述第四PMOS管的源极；
所述第五PMOS管的漏极连接所述第四NMOS管的栅极与所述第六PMOS管的源极；
所述第六PMOS管的栅极连接自身的漏极与所述第七PMOS管的源极；
所述第七PMOS管的栅极连接自身的漏极与所述第八PMOS管的源极；
所述第八PMOS管的栅极连接自身的漏极与所述第五PMOS管的栅极和漏极；
所述第五NMOS管的源极、所述第六NMOS管的源极、所述第七NMOS管的源极、所述第八NMOS管的源极、所述第九NMOS管的源极和所述第十NMOS管的源极接地。
5.如权利要求4所述的高压使能电路，其特征在于，所述第四PMOS管和所述第五PMOS管的漏源电压承受范围为0V～24V；所述第二NMOS管、所述第三NMOS管和所述第四NMOS管的漏源电压承受范围为0V～24V。
6.如权利要求1所述的高压使能电路，其特征在于，所述内部电源产生单元包括第一电阻，第一NMOS管至第八NMOS管，第一PMOS管至第三PMOS管；
所述第一电阻的一端连接所述第一高压电源输入端，另一端连接所述第一NMOS管的漏极、所述第一NMOS管的栅极和所述第二NMOS管的栅极；
所述第一PMOS管的源极、所述第二PMOS管的源极和所述第四NMOS管的漏极连接所述第一高压电源输入端；
所述第一NMOS管的源极连接所述第五NMOS管的漏极、所述第五NMOS管的栅极、所述第六NMOS管的栅极、所述第七NMOS管的栅极和所述第八NMOS管的栅极；
所述第二NMOS管的源极连接所述第六NMOS管的漏极；所述第二NMOS管的漏极连接所述第二PMOS管的漏极和所述第二PMOS管的栅极；
所述第四NMOS管的源极连接所述第七NMOS管的漏极；
所述第一PMOS管的漏极连接所述第三PMOS管的源极；
所述第三PMOS管的漏极连接自身的栅极和所述第五PMOS管的源极；
所述第五PMOS管的栅极连接自身的漏极与所述第三NMOS管的漏极和栅极；
所述第三NMOS管的源极、所述第五NMOS管的源极、所述第六NMOS管的源极、所述第七NMOS管的源极和所述第八NMOS管的源极接地。
7.如权利要求6所述的高压使能电路，其特征在于，所述第一PMOS管和所述第二PMOS管的漏源电压承受范围为0V～24V；所述第二NMOS管和所述第四NMOS管的漏源电压承受范围为0V～24V。
8.如权利要求1所述的高压使能电路，其特征在于，所述比较判断单元包括第一比较PMOS管、第二比较PMOS管、第一比较NMOS管、第二比较NMOS管、第三比较NMOS管、施密特触发器和反相器；
所述第一比较PMOS管的源极和第二比较PMOS管的源极连接所述第二低压电源输出端；
所述第一比较PMOS管的栅极、所述第二比较PMOS管的栅极和所述第二比较PMOS管的漏极连接偏置电流端；
所述第一比较PMOS管的漏极连接所述第一比较NMOS管的漏极、所述第二比较NMOS管的漏极和所述施密特触发器的输入端；
所述第一比较NMOS管的栅极和所述第二比较NMOS管的栅极连接所述第一检测输出端；
所述第一比较NMOS管的源极和所述第三比较NMOS管的源极接地；
所述第二比较NMOS管的源极连接所述第三比较NMOS管的漏极；
所述第三比较NMOS管的栅极连接在所述施密特触发器的输出和所述反相器的输入之间。
9.如权利要求1所述的高压使能电路，其特征在于，还包括电平转换单元，所述电平转换单元连接在所述比较判断单元和所述模拟模块之间。
10.如权利要求1至9所述的高压使能电路，其特征在于，所述高压使能电路中全部MOS管的栅源电压承受范围在5V以下。
CN201810511217.7A 2018-05-24 应用于dc-dc变换器的高压使能电路 Active CN108599544B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810511217.7A CN108599544B (zh) 2018-05-24 应用于dc-dc变换器的高压使能电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810511217.7A CN108599544B (zh) 2018-05-24 应用于dc-dc变换器的高压使能电路

Publications (2)

Publication Number Publication Date
CN108599544A true CN108599544A (zh) 2018-09-28
CN108599544B CN108599544B (zh) 2024-05-14

Family

ID=

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109067368A (zh) * 2018-10-23 2018-12-21 湘潭大学 基于cdmos工艺具有限流保护功能的功率运算放大器
CN110244111A (zh) * 2019-07-19 2019-09-17 广东浪潮大数据研究有限公司 一种板端电源近端和远端电压侦测装置
CN110703010A (zh) * 2019-09-25 2020-01-17 珠海亿智电子科技有限公司 测试电路
CN114337276A (zh) * 2022-01-04 2022-04-12 上海南芯半导体科技股份有限公司 一种用于dc-dc转换器的轻载模式维持电路及其控制方法
CN109450045B (zh) * 2018-12-21 2024-05-17 厦门奇力微电子有限公司 多节电池管理保护芯片和多节电池管理保护系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090036243A (ko) * 2007-10-09 2009-04-14 창원대학교 산학협력단 고속 신호 전송과 저전력 소비를 구현하는 수신기
CN201995164U (zh) * 2010-12-24 2011-09-28 苏州华芯微电子股份有限公司 一种led驱动芯片的上电电路
CN202586753U (zh) * 2012-05-30 2012-12-05 西安航天民芯科技有限公司 一种用于宽范围电源输入的内部供电电路
CN103812445A (zh) * 2012-11-06 2014-05-21 比亚迪股份有限公司 一种振荡器
CN106330193A (zh) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 占空比调整电路和模数转换系统
JP2017174336A (ja) * 2016-03-25 2017-09-28 新日本無線株式会社 電源回路
CN208424191U (zh) * 2018-05-24 2019-01-22 厦门元顺微电子技术有限公司 应用于dc-dc变换器的高压使能电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090036243A (ko) * 2007-10-09 2009-04-14 창원대학교 산학협력단 고속 신호 전송과 저전력 소비를 구현하는 수신기
CN201995164U (zh) * 2010-12-24 2011-09-28 苏州华芯微电子股份有限公司 一种led驱动芯片的上电电路
CN202586753U (zh) * 2012-05-30 2012-12-05 西安航天民芯科技有限公司 一种用于宽范围电源输入的内部供电电路
CN103812445A (zh) * 2012-11-06 2014-05-21 比亚迪股份有限公司 一种振荡器
CN106330193A (zh) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 占空比调整电路和模数转换系统
JP2017174336A (ja) * 2016-03-25 2017-09-28 新日本無線株式会社 電源回路
CN208424191U (zh) * 2018-05-24 2019-01-22 厦门元顺微电子技术有限公司 应用于dc-dc变换器的高压使能电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109067368A (zh) * 2018-10-23 2018-12-21 湘潭大学 基于cdmos工艺具有限流保护功能的功率运算放大器
CN109450045B (zh) * 2018-12-21 2024-05-17 厦门奇力微电子有限公司 多节电池管理保护芯片和多节电池管理保护系统
CN110244111A (zh) * 2019-07-19 2019-09-17 广东浪潮大数据研究有限公司 一种板端电源近端和远端电压侦测装置
CN110244111B (zh) * 2019-07-19 2021-06-29 广东浪潮大数据研究有限公司 一种板端电源近端和远端电压侦测装置
CN110703010A (zh) * 2019-09-25 2020-01-17 珠海亿智电子科技有限公司 测试电路
CN114337276A (zh) * 2022-01-04 2022-04-12 上海南芯半导体科技股份有限公司 一种用于dc-dc转换器的轻载模式维持电路及其控制方法
CN114337276B (zh) * 2022-01-04 2023-09-01 上海南芯半导体科技股份有限公司 一种用于dc-dc转换器的轻载模式维持电路及其控制方法

Similar Documents

Publication Publication Date Title
US7602162B2 (en) Voltage regulator with over-current protection
KR101071799B1 (ko) 정전압 회로 및 정전압 회로의 출력 전압 제어 방법
US8129966B2 (en) Voltage regulator circuit and control method therefor
US7362081B1 (en) Low-dropout regulator
US7755337B2 (en) Current sensing circuit and voltage regulator using the same
US7994764B2 (en) Low dropout voltage regulator with high power supply rejection ratio
JP2012088987A (ja) レギュレータ用半導体集積回路
JP2005333691A (ja) 過電流検出回路及びこれを有する電源装置
CN107437933A (zh) 一种高端负载开关电路及ic
CN108693916B (zh) 过电流保护电路以及电压调节器
CN108287588B (zh) 电压调整器
CN107783588A (zh) 一种推挽式快速响应ldo电路
JP6700550B2 (ja) レギュレータ
TWI514104B (zh) 用於穩壓器之電流源及其穩壓器
CN208424191U (zh) 应用于dc-dc变换器的高压使能电路
CN105322789B (zh) 调节器电路
CN108599544A (zh) 应用于dc-dc变换器的高压使能电路
CN116860052A (zh) 一种负反馈稳压电路及前端稳压电路
CN112764446B (zh) 电压调整器及电源芯片
JP2017174336A (ja) 電源回路
CN110888487B (zh) 一种低压差线性稳压器及电子设备
US8305135B2 (en) Semiconductor device
CN114895743A (zh) 一种用于动态偏置电流ldo的低启动电流电路
WO2021073305A1 (zh) 高电源抑制比的低压差线性稳压器
CN109062308A (zh) 电压调整电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant