CN105302758A - 一种用于多点低压差分信号接收器的共模搬移电路 - Google Patents
一种用于多点低压差分信号接收器的共模搬移电路 Download PDFInfo
- Publication number
- CN105302758A CN105302758A CN201510580692.6A CN201510580692A CN105302758A CN 105302758 A CN105302758 A CN 105302758A CN 201510580692 A CN201510580692 A CN 201510580692A CN 105302758 A CN105302758 A CN 105302758A
- Authority
- CN
- China
- Prior art keywords
- transistor
- resistance
- common mode
- circuit
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
本发明提出了一种用于多点低压差分信号接收器的共模搬移电路,包括:第一电阻、第二电阻;电流调整电路,所述电流调整电路由第三、第四电阻,第一至第六晶体管;其中,第二、第五晶体管栅极和漏极短接;第一、第二、第三晶体管栅极相连,源端接地;第四、第五、第六晶体管栅极相连,源端接电源电压;第一晶体管与第四晶体管的漏端与第一电阻相连;第三、第四电阻串联接在第二晶体管的漏端与第五晶体管的漏端之间;第三晶体管与第六晶体管的漏端与第二电阻相连;以及误差放大器,所述误差放大器的差模输入端连接参考电平,共模输入端连接第一、第三晶体管的漏端。本发明不会对输入信号差分值产生影响,系统信噪比高于使用压缩网络的接收器。
Description
技术领域
本发明涉及IC设计技术领域,具体涉及一种用于多点低压差分信号接收器的共模搬移电路。
背景技术
随着大数据时代的来临,数据的快速处理以及高速传输成为关注的热点。在这种大背景下,接口却成为制约着数据高速传输的瓶颈。作为RS482在速度与功能上的升级,由TI公司提出的MLVDS(Multi-pointLow-VoltageDifferentialSignaling,多点低压差分信号)技术应运而生。MLVDS技术拥有LVDS技术传输速度高、抗噪声能力强、功耗低、低电磁辐射等诸多优点,并且能应用于多点总线系统,完成多个驱动器与多个接收器之间的互相通信。
M-LVDS标准要求,接收器应能识别共模范围为-1.4V~3.8V的低压差分信号,为了实现这一功能,需要利用压缩网络将输入信号压缩至0V~VDD范围之内,再利用轨到轨放大器对压缩后的信号进行处理,在使用压缩网络同时有用的差模信号也被压缩了,这样势必会降低接收器的信噪比,同时仍需要设计复杂的轨到轨放大器将压缩后的信号进行处理,是现有技术中亟待解决的问题。
发明内容
因此,本发明提出了一种用于多点低压差分信号接收器的共模搬移电路,能将共模在-1.4V~3.8V的输入信号搬移至参考电平,同时不影响信号差分幅值,极大地简化了M-LVDS接收器后级电路的设计。该电路包括:
第一电阻、第二电阻;
电流调整电路,所述电流调整电路由第三、第四电阻,第一、第二、第三晶体管以及第四、第五、第六晶体管;其中,第二、第五晶体管栅极和漏极短接;第一、第二、第三晶体管栅极相连,源端接地;第四、第五、第六晶体管栅极相连,源端接电源电压;第一晶体管与第四晶体管的漏端与第一电阻相连;第三、第四电阻串联接在第二晶体管的漏端与第五晶体管的漏端之间;第三晶体管与第六晶体管的漏端与第二电阻相连;以及
误差放大器,所述误差放大器的差模输入端连接参考电平,共模输入端连接第一、第三晶体管的漏端。
其中,所述第一、第二、第三晶体管具有相等的尺寸,所述第四、第五、第六晶体管具有相等的尺寸。
其中,所述第一电阻和第二电阻的阻值相等。
其中,所述第三电阻和第四电阻的阻值相等。
其中,所述误差放大器包括:第七、第八、第九、第十、第十一晶体管以及第一、第二电流源;其中,
第七晶体管的栅极与第一、第四晶体管的漏端相连,漏极接地;第十晶体管的栅极与第三、第六晶体管的漏端相连,漏极接地;第八、第九晶体管的栅极与参考电平相连;第十一晶体管的栅极和漏极短接后与第八、第九晶体管的漏极相连,并连接到串联的第三、第四电阻之间,源极接地。
本发明利用输入电阻、误差放大器、以及电流调整电路构成一共模搬移电路。误差放大器读取输出信号的共模电平,与参考电平进行比较,放大之后控制电流调整电路从输入电阻抽取或者灌入电流,产生一定压降从而将不同输入信号共模电平搬移到和参考电平一致的位置上。后级电路只需要单一的N输入放大器或者P输入放大器就可以对信号进行放大。简化了电路设计,降低了功耗。同时电路不会对输入信号差分值产生影响,系统信噪比高于使用压缩网络的接收器。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为本发明的共模搬移电路结构图。
图2为本发明一个实施例中的共模搬移电路原理图。
图3为对应图1电路的共模信号半边等效电路。
图4为对应图1电路的差分信号半边等效电路和小信号等效电路。
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施例作详细描述。
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。
本发明提出了一种用于多点低压差分信号接收器的共模搬移电路,能将共模在-1.4V~3.8V的输入信号搬移至参考电平,同时不影响信号差分幅值,极大地简化了M-LVDS接收器后级电路的设计。如图1所示,该电路包括:
第一电阻R1、第二电阻R2;
电流调整电路,所述电流调整电路由第三、第四电阻R3、R4,第一、第二、第三晶体管M1、M2、M3以及第四、第五、第六晶体管M4、M5、M6;其中,第二、第五晶体管栅极和漏极短接;第一、第二、第三晶体管M1、M2、M3栅极相连,源端接地;第四、第五、第六晶体管M4、M5、M6栅极相连,源端接电源电压;第一晶体管M1与第四晶体管M4的漏端与第一电阻R1相连;第三、第四电阻R3、R4串联接在第二晶体管M2的漏端与第五晶体管M5的漏端之间;第三晶体管M3与第六晶体管M6的漏端与第二电阻R2相连;以及
误差放大器,所述误差放大器的差模输入端连接参考电平,共模输入端连接第一、第三晶体管M1、M3的漏端。
其中,所述第一、第二、第三晶体管M1、M2、M3具有相等的尺寸,所述第四、第五、第六晶体管M4、M5、M6具有相等的尺寸。
其中,所述第一电阻R1和第二电阻R2的阻值相等。
其中,所述第三电阻R3和第四电阻R4的阻值相等。
具体的,如图2所示,其中,所述误差放大器包括:第七、第八、第九、第十、第十一晶体管M7、M8、M9、M10、M11以及第一、第二电流源I1、I2;其中,
第七晶体管M7的栅极与第一、第四晶体管M1、M4的漏端相连,漏极接地;第十晶体管M10的栅极与第三、第六晶体管M3、M6的漏端相连,漏极接地;第八、第九晶体管M8、M9的栅极与参考电平相连;第十一晶体管M11的栅极和漏极短接后与第八、第九晶体管M8、M9的漏极相连,并连接到串联的第三、第四电阻R3、R4之间,源极接地。
与现有MLVDS技术相比,本发明的技术方案中,误差放大器读取输出信号的共模电平,与参考电平进行比较,放大之后控制电流调整电路从输入电阻抽取或者灌入电流,产生一定压降从而将不同输入信号共模电平搬移到和参考电平一致的位置上。后级电路只需要单一的N输入放大器或者P输入放大器就可以对信号进行放大。简化了电路设计,降低了功耗。同时电路不会对输入信号差分值产生影响,系统信噪比高于使用压缩网络的接收器。
下面将结合具体实施了对本发明的技术方案尽心详细描述,具体的,参见图2,本发明的用于M-LVDS接收器的共模搬移电路由三部分构成,分别是输入电阻、误差放大器、以及电流调整电路。
所述的输入电阻为阻值相等的两个电阻第一电阻R1、第二电阻R2,第一电阻R1一端接差分信号的输入端A,另一端与电流调整电路中的第一晶体管M1及第四M4的漏极相连即输出节点VOA,第二电阻R2一端接差分信号的输入端B,另一端与电流调整电路中的第三晶体管M3及第六M6的漏极相连即输出节点VOB。
所述的电流调整电路由电阻第三电阻R3、第四电阻R4以及两组第一、第二、第三晶体管M1、M2、M3以及第四、第五、第六晶体管M4、M5、M6构成,第五晶体管M5栅漏短接,漏端与电阻第三电阻R3一端相连,第四、第五、第六晶体管M4、M5、M6,栅极相连,源极接VDD,尺寸都相等,第二M2栅漏短接,漏端与电阻第四电阻R4一端相连,第一、第二、第三晶体管M1、M2、M3栅极相连,源极接GND,尺寸都相等,电阻第三电阻R3另一端与电阻第四电阻R4另一端在节点VC处相连,VC受误差放大器输出电压控制。
所述的误差放大器由第七、第八、第九、第十晶体管M7、M8、M9、M10、M11以及两个电流相等的偏置电流源构成,第七晶体管M7栅极与电流调整电路输出节点VOA相连、源极与偏置电流源I1负端相连、漏极接GND,第十晶体管M10栅极与电流调整电路输出节点VOB相连、源极与偏置电流源I2负端相连,漏极接GND,M8源极与偏置电流源I1负端相连,第九晶体管M9源极与偏置电流源I2负端相连,第八、第九晶体管M8、M9栅极相连,并接参考电压VREF,漏极也相连并与第十一晶体管M11漏极相连,第十一晶体管M11栅漏短接,源极接GND,漏极作为误差放大器输出节点,控制电流调整电路VC点的电压。
本实施例中,误差放大器完成输出信号共模提取并与参考电平VREF比较放大的功能,当输入信号共模电压较低时,输出端VOA、VOB输出共模电压也会有降低的趋势,此时流过第十一晶体管M11的电流会减少,第十一晶体管M11漏端,即误差放大器输出端VC电压降低,相应地第五晶体管M5的电流会增加,第二晶体管M2电流会减少,由于电流镜的镜像关系,第四、第六晶体管M4、M6电流增加,第一、第三晶体管M1、M3电流减少,在输出节点VOA、VOB看,电流调整电路就会有多余的电流通过输出节点灌入输入电阻第一电阻R1、第二电阻R2,由于电路是对称的,设灌入第一电阻R1、第二电阻R2的电流大小为Iin,对于A节点的输入信号VA,在输出端就增加到VA+Iin×R1,对于B节点的输入信号VB,在输出端就增加到VB+Iin×R2,输入信号的共模就被抬升了。
同理,当输入信号共模电压较高时,输出端VOA、VOB输出共模电压也会有升高的趋势,此时流过第十一晶体管M11的电流会增加,第十一晶体管M11漏端即误差放大器输出端VC电压升高,相应地第五晶体管M5的电流会减少,第二晶体管M2电流会增加,由于电流镜的镜像关系,第四、第六晶体管M4、M6电流减少,第一、第三晶体管M1、M3电流增加,在输出节点VOA、VOB看,电流调整电路就需要通过输出节点从电阻第一电阻R1、第二电阻R2抽出电流,设抽出第一电阻R1、第二电阻R2的电流大小为Iout,对于A节点的输入信号VA,在输出端就增加到VA-Iout×R1,对于B节点的输入信号VB,在输出端就增加到VB-Iout×R2,输入信号的共模就被降低了。通过这样一种负反馈机制,输出端的共模电压就被恒定在与VREF相等的位置。
对于输入共模信号,反馈环路半边等效电路如图3所示,电路工作在初始状态时,VA=VOA=VREF,流过电阻第三电阻R3、第四电阻R4,晶体管M4、M1上的电流相等,第一电阻R1中无电流流过.假设输入端电压VA发生变化VOA势必也跟着变化,设误差放大器放大倍数为AV,误差放大器输出电压也相应产生变化量(VA-VREF)×AV,这将导致第三电阻R3、第四电阻R4、第四晶体管M4、第五晶体管M5电流变化,最终影响流经第一电阻R1电流,从而改变VOA电压。电阻第三电阻R3、第四电阻R4上的电压变化为Ip0、In0,第四、第五晶体管M4、M5漏电流变化为Ip1、In1,电阻第一电阻R1上电流变化为I,为计算方便可近似将第四、第五晶体管M4、M5漏端电压看成不变,根据环路基尔霍夫电压定律或电流定律可列出如下方程:
VA+I×R1=VOA(1)
Ip1-In1=I(2)
Ip1=A(VOA-VREF)/R3(3)
In1=-A(VOA-VREF)/R4(4)
联立上述方程可得出:
上式中VA-VOA有最大值,合理设置误差放大器放大倍数AV以及第一电阻R1、第三电阻R3、第四电阻R4的值可使VOA-VREF≈0,即电路在任何共模输入的情况下共模输出始终与参考电压一致。
对于输入差分信号,电路半边等效电路及小信号等效电路如图4所示,由基尔霍夫电压定律或电流定律可以得出输入与输出关系为:
其中ro1、ro4为晶体管第一、第四晶体管M1、M4的沟道电阻,由于ro1、ro4阻值远远大于输入电阻第一电阻R1、第二电阻R2的阻值,上式化简后可得出对于差分信号VO可与Vi近似相等,因此电路在完成输入共模搬移的同时,不会对输入差分信号产生影响。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。
Claims (5)
1.一种用于多点低压差分信号接收器的共模搬移电路,其特征在于,包括:
第一电阻(R1)、第二电阻(R2);
电流调整电路,所述电流调整电路由第三、第四电阻(R3、R4),第一、第二、第三晶体管(M1、M2、M3)以及第四、第五、第六晶体管(M4、M5、M6);其中,第二、第五晶体管栅极和漏极短接;第一、第二、第三晶体管(M1、M2、M3)栅极相连,源端接地;第四、第五、第六晶体管(M4、M5、M6)栅极相连,源端接电源电压;第一晶体管(M1)与第四晶体管(M4)的漏端与第一电阻(R1)相连;第三、第四电阻(R3、R4)串联接在第二晶体管(M2)的漏端与第五晶体管(M5)的漏端之间;第三晶体管(M3)与第六晶体管(M6)的漏端与第二电阻(R2)相连;以及
误差放大器,所述误差放大器的差模输入端连接参考电平,共模输入端连接第一、第三晶体管(M1、M3)的漏端。
2.根据权利要求1所述的共模搬移电路,其特征在于,所述第一、第二、第三晶体管(M1、M2、M3)具有相等的尺寸,所述第四、第五、第六晶体管(M4、M5、M6)具有相等的尺寸。
3.根据权利要求1所述的共模搬移电路,其特征在于,所述第一电阻(R1)和第二电阻(R2)的阻值相等。
4.根据权利要求1所述的共模搬移电路,其特征在于,所述第三电阻(R3)和第四电阻(R4)的阻值相等。
5.根据权利要求1所述的共模搬移电路,其特征在于,所述误差放大器包括:第七、第八、第九、第十、第十一晶体管(M7、M8、M9、M10、M11)以及第一、第二电流源(I1、I2);其中,
第七晶体管(M7)的栅极与第一、第四晶体管(M1、M4)的漏端相连,漏极接地;第十晶体管(M10)的栅极与第三、第六晶体管(M3、M6)的漏端相连,漏极接地;第八、第九晶体管(M8、M9)的栅极与参考电平相连;第十一晶体管(M11)的栅极和漏极短接后与第八、第九晶体管(M8、M9)的漏极相连,并连接到串联的第三、第四电阻(R3、R4)之间,源极接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510580692.6A CN105302758A (zh) | 2015-09-11 | 2015-09-11 | 一种用于多点低压差分信号接收器的共模搬移电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510580692.6A CN105302758A (zh) | 2015-09-11 | 2015-09-11 | 一种用于多点低压差分信号接收器的共模搬移电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105302758A true CN105302758A (zh) | 2016-02-03 |
Family
ID=55200042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510580692.6A Pending CN105302758A (zh) | 2015-09-11 | 2015-09-11 | 一种用于多点低压差分信号接收器的共模搬移电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105302758A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109150188A (zh) * | 2018-08-10 | 2019-01-04 | 上海奥令科电子科技有限公司 | 一种可调输出共模电平的电流型数模转换器输出级电路 |
CN109711391A (zh) * | 2019-01-18 | 2019-05-03 | 上海思立微电子科技有限公司 | 一种图像采集电路、采集方法及终端设备 |
CN109921385A (zh) * | 2017-12-13 | 2019-06-21 | 泰达电子股份有限公司 | Oring电路 |
CN110763922A (zh) * | 2019-11-01 | 2020-02-07 | 龙迅半导体(合肥)股份有限公司 | 差分参考电压发生电路、峰值信号检测电路和电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130285702A1 (en) * | 2010-08-31 | 2013-10-31 | Magnachip Semiconductor Ltd. | Buffering circuit, semiconductor device having the same, and methods thereof |
CN204206169U (zh) * | 2014-11-26 | 2015-03-11 | 成都振芯科技股份有限公司 | 一种mlvds接收电路 |
-
2015
- 2015-09-11 CN CN201510580692.6A patent/CN105302758A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130285702A1 (en) * | 2010-08-31 | 2013-10-31 | Magnachip Semiconductor Ltd. | Buffering circuit, semiconductor device having the same, and methods thereof |
CN204206169U (zh) * | 2014-11-26 | 2015-03-11 | 成都振芯科技股份有限公司 | 一种mlvds接收电路 |
Non-Patent Citations (1)
Title |
---|
李智: "M-LVDS接收器的设计", 《中国优秀硕士学位论文全文数据库 信息科级辑》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109921385A (zh) * | 2017-12-13 | 2019-06-21 | 泰达电子股份有限公司 | Oring电路 |
CN109921385B (zh) * | 2017-12-13 | 2021-11-02 | 泰达电子股份有限公司 | Oring电路 |
CN109150188A (zh) * | 2018-08-10 | 2019-01-04 | 上海奥令科电子科技有限公司 | 一种可调输出共模电平的电流型数模转换器输出级电路 |
CN109711391A (zh) * | 2019-01-18 | 2019-05-03 | 上海思立微电子科技有限公司 | 一种图像采集电路、采集方法及终端设备 |
CN109711391B (zh) * | 2019-01-18 | 2021-08-06 | 上海思立微电子科技有限公司 | 一种图像采集电路、采集方法及终端设备 |
CN110763922A (zh) * | 2019-11-01 | 2020-02-07 | 龙迅半导体(合肥)股份有限公司 | 差分参考电压发生电路、峰值信号检测电路和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102783026B (zh) | 一种轨条对轨条比较器 | |
CN105302758A (zh) | 一种用于多点低压差分信号接收器的共模搬移电路 | |
CN101107779B (zh) | 具有利用反制程相依电流参考的转换率控制的输出缓冲器 | |
CN101777904A (zh) | 缓冲电路 | |
CN104656732A (zh) | 电压基准电路 | |
CN101388201A (zh) | 电压产生电路 | |
CN102237854A (zh) | 差动放大电路 | |
CN105680835A (zh) | 应用于rs-485接收端的迟滞比较器 | |
CN103383580A (zh) | 自适应低压差线性稳压器 | |
CN103873032A (zh) | 轨对轨输入迟滞比较器 | |
CN104283546A (zh) | 一种低压差分信号驱动器 | |
CN102437843B (zh) | 高电压开关电路 | |
CN109742946A (zh) | 一种应用于宽输出电压范围Buck变换器的DCR采样电路 | |
CN116488596A (zh) | 宽输入共模范围的lvds接收电路及芯片 | |
CN205596084U (zh) | 应用于rs-485接收端的迟滞比较器 | |
CN101739053A (zh) | 一种具有主动式返送电流限制电路的电源调节器 | |
CN103076834A (zh) | 电阻校准电路 | |
CN104748864A (zh) | 一种逐元暗电流抑制的cmos红外探测器读出电路 | |
CN106849938A (zh) | 一种输入缓冲器电路 | |
CN103199852B (zh) | 一种用于功率因素校正芯片的模拟乘法器 | |
CN103873044A (zh) | 低压差分信号lvds结构电路 | |
CN102075168A (zh) | 一种迟滞比较器 | |
CN101995900A (zh) | 一种用于连续可变增益放大器的坡度电压生成器 | |
CN201828845U (zh) | 用于连续可变增益放大器的坡度电压生成器 | |
CN106559081A (zh) | 电流舵型数模转换器及电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160203 |