KR20120050262A - 소스 팔로워 타입 전압 모드 전송기 및 그에 따른 구동 전압 제어방법 - Google Patents

Abstract

반도체 장치의 신호 구동에 적합한 전송기가 개시된다. 그러한 전송기는 구동 전원 생성부와 출력 드라이버를 구비한다. 구동 전원 생성부는 전원전압 공급단에 드레인이 연결되고 게이트로 상기 전원전압 공급단의 전압레벨보다 낮은 레벨의 전압을 수신하여 소스로 출력구동 전압을 출력하는 엔모오스 트랜지스터를 구비하며, 소스 팔로워 타입의 전압 모드 레귤레이팅을 오픈 루프 형태로서 수행한다. 본 발명의 실시 예에 따른 전송기는 소스 팔로워 타입의 전압 모드 레귤레이팅을 행하기 때문에 일반적인 전송기에 비해 동작 성능이 상대적으로 우수하고, PSRR 특성도 상대적으로 좋다. 또한, 엔모오스 트랜지스터의 게이트에 게이트 전압을 공급하는 증폭기를 제거하거나 선택적으로 동작시킬 수 있으므로 전송기의 전력 소모가 최소화 또는 줄어든다.

Description

소스 팔로워 타입 전압 모드 전송기 및 그에 따른 구동 전압 제어방법 {Source follower type of transmitter and control method of driving voltage therefrom}

본 발명은 고속 저전력 반도체 메모리 장치에 채용하기 적합한 전송기에 관한 것으로, 보다 구체적으로 오픈 루프 소스 팔로워 타입의 전압 모드 전송기 및 그에 따른 구동 전압 제어방법에 관한 것이다.

반도체 메모리 장치가 고속동작 및 저전력화됨에 따라, 반도체 메모리 장치내의 전송기로부터 전송되는 신호들의 시그날링 방식도 점차로 로우 스윙 시그날링으로 변화되는 추세이다.

반도체 메모리 장치의 출력회로 내에 위치된 대부분의 전송기는, 안정된(regulated) 구동 전원을 생성하기 위한 레귤레이터와, 구동 전원을 받아 데이터를 출력단으로 전송하기 위한 출력 드라이버로 구성된다.

통상의 레귤레이터는 공통 소스 타입의 회로로 구현되며, 피모오스 트랜지스터가 전류 구동 소자로서 대부분 이용되어 왔다. 피모오스 트랜지스터의 경우에 전류 구동 능력이 엔모오스 트랜지스터에 비해 낮으며, VDD의 변동에 따른 구동 전류의 변동도 크기 때문에 PSRR(Power Supply Rejection Ratio)도 엔모오스 트랜지스터에 비해 상대적으로 나쁘다.

따라서, 일부의 레귤레이터의 경우에 소스 팔로워 타입의 회로로써 레귤레이터가 구현되고, 전류 구동 소자로서 엔모오스 트랜지스터가 채용된 것도 있다. 그러나 엔모오스 트랜지스터의 게이트에 전원전압 이상의 높은 게이트 전압을 제공하는 증폭기가 추가로 구비되어야 하고 클로즈 루프 형태의 동작 모드 실행에 따른 전력 소모가 가중된다.

따라서, 전력 소모가 보다 적으며 회로 소자의 오버 헤드가 작은 레귤레이터를 구동 전원 생성부로서 가진 전송기가 절실히 요망된다.

본 발명이 해결하고자 하는 기술적 과제는, 동작 성능이 우수하고 상대적으로 전력 소모량이 적은 전송기를 제공함에 있다.

본 발명이 해결하고자 하는 다른 기술적 과제는, 게이트 전압을 생성하는 회로소자의 오버헤드를 최소화 또는 제거한 전송기를 제공함에 있다.

본 발명이 해결하고자 하는 또 다른 기술적 과제는, 클로즈 루프 동작 모드와 오픈 루프 동작 모드를 가지는 전송기를 제공함에 있다.

본 발명이 해결하고자 하는 또 다른 기술적 과제는, 개선된 전송기를 채용한 반도체 메모리 장치를 제공함에 있다.

본 발명이 해결하고자 하는 또 다른 기술적 과제는, 동작 성능이 우수하고 전력 소모가 적은 구동회로를 제공함에 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 일 양상에 따른 전송기는, 제1 전압 공급단에 드레인이 연결되고 게이트로 상기 제1 전압 공급단의 전압레벨보다 낮은 레벨의 제2 전압을 수신하여 소스로 출력구동 전압을 출력하는 엔모오스 트랜지스터를 구비하며, 소스 팔로워 타입의 전압 모드 레귤레이팅을 오픈 루프 형태로서 수행하는 구동 전원 생성부와; 상기 출력구동 전압을 구동전원으로써 사용하여 입력단에 인가되는 데이터를 출력단으로 전송하는 출력 드라이버를 포함한다.

본 발명의 실시 예에서, 상기 제2 전압은 상기 엔모오스 트랜지스터의 문턱전압과 상기 출력 구동 전압을 합한 전압보다 마진 전압만큼 더 큰 전압일 수 있다.

본 발명의 실시 예에서, 상기 출력 드라이버는 상기 출력단을 차동 출력단의 형태로서 구비할 수 있다.

본 발명의 실시 예에서, 상기 엔모오스 트랜지스터의 소스와 접지 간에 연결되어 노이즈를 필터링하기 위한 커패시터가 더 구비될 수 있다.

본 발명의 실시 예에서, 상기 제1 전압 공급단과 상기 엔모오스 트랜지스터의 게이트 사이에서 노이즈를 필터링하기 위한 적분 필터가 더 구비될 수 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 다른 양상에 따른 전송기는, 제1 전압 공급단에 드레인이 연결되고 게이트로 상기 제1 전압 공급단의 전압레벨보다 낮은 레벨의 제2 전압을 수신하여 소스로 출력구동 전압을 출력하는 엔모오스 트랜지스터를 구비하며, 소스 팔로워 타입의 전압 모드 레귤레이팅을 수행하는 구동 전원 생성부와;

상기 출력구동 전압을 구동전원으로써 사용하여 입력단에 인가되는 데이터를 출력단으로 전송하는 출력 드라이버와;

상기 구동 전원 생성부에 연결되며, 캘리브레이션 모드 동안에는 상기 구동 전원 생성부가 클로즈 루프 형태로서 동작되도록 하고 상기 캘리브레이션 모드 이외의 모드에서는 상기 구동 전원 생성부가 오픈 루프 형태로서 동작되도록 하는 동작 모드 제어부를 포함한다.

본 발명의 실시 예에서, 상기 동작 모드 제어부는,

상기 캘리브레이션 모드 동안에 상기 출력구동 전압을 캘리브레이션함에 의해 얻어진 디지털 코드에 응답하여 상기 제2 전압을 생성하여 상기 엔모오스 트랜지스터의 게이트를 제어하는 제1 조절부를 구비할 수 있다.

본 발명의 실시 예에서, 상기 제1 조절부는 상기 디지털 코드에 제어되는 디지털 아날로그 변환기를 포함할 수 있다.

본 발명의 실시 예에서, 상기 동작 모드 제어부는,

상기 엔모오스 트랜지스터의 드레인과 상기 제1 전압 공급단 사이에서, 상기 캘리브레이션 모드 동안에 상기 출력구동 전압을 캘리브레이션함에 의해 얻어진 디지털 코드에 응답하여 상기 엔모오스 트랜지스터의 구동 능력을 조절하는 제2 조절부를 구비할 수 있다.

본 발명의 실시 예에서, 상기 제1 전압 공급단과 상기 엔모오스 트랜지스터의 게이트 사이에서 노이즈를 필터링하기 위한 적분 필터를 더 포함할 수 있다.

본 발명의 실시 예에서, 상기 제2 전압을 공급하기 위해 기준전압을 생성하는 기준전압 발생기와, 상기 기준 전압 발생기의 출력단과 상기 엔모오스 트랜지스터의 게이트 사이에서 노이즈를 필터링하기 위한 적분 필터를 더 포함할 수 있다.

본 발명의 실시 예에서, 상기 제2 조절부는 상기 디지털 코드의 논리에 따라 각기 온/오프 제어되는 복수의 모오스 트랜지스터들을 포함할 수 있다.

본 발명의 실시 예에서, 상기 구동 전원 생성부에 대하여 클로즈 루프 형태를 이루며 상기 제2 전압을 생성하는 증폭기와; 스위칭 제어신호에 응답하여 상기 증폭기의 출력 및 상기 디지털 아날로그 변환기의 출력 중의 하나를 상기 엔모오스 트랜지스터의 게이트에 스위칭하는 스위치와; 상기 스위칭 제어신호를 생성하는 스위칭 제어부를 더 포함될 수 있다.

본 발명의 실시 예에서, 상기 스위칭 제어부는 상기 캘리브레이션 모드 동안에 상기 스위치를 제어하여 코아스 캘리브레이션 후 파인 캘리브레이션이 수행되도록 할 수 있다.

본 발명의 실시 예에서, 상기 증폭기는 클로즈 루프 형태로 상기 캘리브레이션 모드 동안에 동작되고, 상기 캘리브레이션 모드 이외의 모드에서 상기 구동 전원 생성부는 상기 디지털 아날로그 변환기의 출력을 상기 제2 전압으로서 수신하여 오픈 루프 형태로서 동작될 수 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 또 다른 양상에 따른 구동회로는,

제1 전압 공급단에 드레인이 연결되고 게이트로 상기 제1 전압 공급단의 전압레벨보다 낮은 레벨의 제2 전압을 수신하여 소스로 출력구동 전압을 출력하는 엔모오스 트랜지스터를 하나 이상 구비하며, 소스 팔로워 타입의 전압 모드 레귤레이팅을 수행하는 구동 전원 생성부와;

상기 출력구동 전압을 구동전원으로써 사용하며, 풀업 및 풀다운 드라이버 어레이들을 가지는 오프칩 드라이버와;

상기 구동 전원 생성부에 연결되며, 캘리브레이션 모드 동안에는 상기 구동 전원 생성부 및 상기 오프칩 드라이버가 클로즈 루프 형태로서 동작되도록 하고 상기 캘리브레이션 모드 이외의 모드에서는 상기 구동 전원 생성부 및 상기 오프칩 드라이버가 오픈 루프 형태로서 동작되도록 하는 동작 모드 제어부를 포함한다.

본 발명의 실시 예에서, 상기 제2 전압을 공급하기 위한 게이트 전압 공급부가 더 포함되며,

상기 게이트 전압 공급부는, 상기 제1 전압 공급단의 전압레벨보다 낮은 레벨의 기준전압을 생성하는 기준전압 발생기와, 상기 기준전압 발생기와 상기 게이트 사이에서 상기 기준전압을 받아 노이즈 필터링하는 필터를 포함할 수 있다.

본 발명의 실시 예에서, 상기 오프칩 드라이버의 풀업 및 풀다운 드라이버 어레이들은 임피던스 콘트롤을 수행하기 위해 풀업 코드 및 풀다운 코드에 응답하여 온/오프 제어될 수 있다.

본 발명의 실시 예에서, 상기 제2 전압을 공급하기 위한 게이트 전압 공급부가 더 포함되며,

상기 게이트 전압 공급부는, 상기 제1 전압 공급단과 상기 게이트 사이에서 노이즈 필터링하는 필터를 포함할 수 있다.

본 발명의 실시 예에서, 풀업 및 풀다운 드라이버 어레이들은 엔모오스 트랜지스터들을 포함할 수 있다.

본 발명의 일 실시 예 적인 구성에 따르면, 전송기나 구동회로의 구동 전원을 생성하는 소자로서 엔모오스 트랜지스터를 채용하고 전원 전압보다 낮은 게이트 전압을 사용하기 때문에, 전송기나 구동회로의 동작 성능이 상대적으로 우수하고, PSRR 특성도 상대적으로 좋다. 또한, 엔모오스 트랜지스터의 게이트에 게이트 전압을 공급하는 증폭기를 제거하거나 선택적으로 동작시킬 수 있으므로 전력 소모가 최소화 또는 줄어든다.

도 1은 본 발명의 실시 예에 따른 전송기의 회로 블록도,
도 2는 본 발명의 다른 실시 예에 따른 전송기의 회로 블록도,
도 3은 도 2의 전송기의 일 구현 예시도,
도 4는 도 2의 전송기의 다른 구현 예시도,
도 5는 본 발명의 또 다른 실시 예에 따른 전송기의 회로 블록도,
도 6은 본 발명의 실시 예에 따른 출력구동 전압 제어 흐름도,
도 7은 본 발명의 또 다른 실시 예에 따른 구동회로의 블록도,
도 8은 도 7의 구동회로의 일 구현 예시도,
도 9는 본 발명의 실시 예에 따른 전송기가 적용된 반도체 메모리 장치의 블록도,
도 10은 본 발명의 실시 예에 따른 전송기가 적용된 데이터 처리 장치의 블록도,
도 11은 메모리 콘트롤러와 연결된 본 발명의 응용 예를 도시한 블록도,
도 12는 전자 시스템에 채용된 본 발명의 응용 예를 도시한 블록도, 및
도 13은 컴퓨팅 시스템에 채용된 본 발명의 응용 예를 도시한 블록도.

위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결 된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다.

또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 회로블록들이 더 구비될 수 있다.

여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함될 수 있으며, 출력 드라이버나 오프칩 드라이버의 세부적인 동작이나 기능 그리고, 반도체 메모리 장치의 리드 및 라이트에 대한 일반적인 동작은 본 발명의 요지를 모호하지 않도록 하기 위해 생략됨을 유의(note)하라.

도 1은 본 발명의 실시 예에 따른 전송기의 회로 블록도이다. 도면을 참조하면, 전송기는 구동 전원 생성부(100)와 출력 드라이버(120)를 포함한다.

상기 구동 전원 생성부(100)는 제1 전압 공급단 예컨대 전원전압(VDD)공급단에 드레인이 연결되고 게이트로 상기 전원전압(VDD)공급단의 전압레벨보다 낮은 레벨의 제2 전압을 수신하여 소스로 출력구동 전압(Vs)을 출력하는 엔모오스(NMOS) 트랜지스터(N1)를 구비한다. 상기 구동 전원 생성부(100)의 상기 엔모오스(NMOS) 트랜지스터(N1)는 소스 팔로워 타입(source follower type)의 전압 모드(voltage mode) 레귤레이팅(regulating)을 오픈 루프 형태(open loop type)로서 수행한다.

상기 출력 드라이버(120)는, 상기 구동 전원 생성부(100)의 상기 출력구동 전압(Vs)을 구동전원으로써 사용하여, 입력단에 인가되는 데이터(D,Db)를 출력단(DQ,DQb)으로 전송한다.

본 발명의 실시 예에서, 상기 엔모오스 트랜지스터(N1)의 게이트에 인가되는 전압(Vg), 즉 제2 전압은 상기 엔모오스 트랜지스터(N1)의 문턱전압(Vth)과 상기 출력 구동 전압(Vs)을 합한 전압보다 마진 전압(Vmargin)만큼 더 큰 전압으로 설정될 수 있다.

본 발명의 실시 예에서, 상기 출력 드라이버(120)는 상기 데이터를 로우 스윙 차동 시그날링 방식으로 출력하므로 상기 출력단을 차동 출력단(DQ,DQb)의 형태로서 가질 수 있다. 그러나, 이에 한정됨이 없이 상기 출력단은 싱글 출력단(DQ)의 형태로 될 수 있다.

상기 엔모오스 트랜지스터의 소스 노드(NO1)와 접지 간에는 파워 노이즈를 필터링하기 위한 커패시터(C1)가 더 연결될 수 있다.

도 1과 같이 구동 전원 생성부(100)를 엔모오스 트랜지스터(N1)로써 구현하고, 소스 팔로워 타입의 전압 모드 레귤레이팅이 수행되도록 하면, 피모오스 트랜지스터를 가지는 공통 소스 타입의 레귤레이터에 비해, 다음과 같은 장점들이 있다.

첫째, 전원전압(VDD)이 변화하더라도 엔모오스 트랜지스터의 드라이빙 전류는 크게 변하지 않기 때문에 PSRR이 상기 공통 소스 타입의 레귤레이터에 비해 수십배 정도로 우수하다. 상기 PSRR(Power Supply Rejection Ratio)은 전원전압의 변동에 따라 출력전압이 얼마나 변화되는 지를 나타내는 파라메터이다. 상기 PSRR 은 출력전압의 변화에 대하여 입력측의 전원전압(VDD)의 변화에 따른 비율로서 일반적으로 표현되어진다.

둘째, 엔모오스 트랜지스터의 전류 드라이빙 능력이 피모오스 트랜지스터의 전류 드라이빙 능력에 비해 약 3배 정도 크기 때문에, 엔모오스 트랜지스터가 차지하는 점유면적이 피모오스 트랜지스터의 점유면적에 비해 3배로 감소된다. 또한 같은 용량으로 레귤레이터를 설계한 경우에 엔모오스 트랜지스터의 전류 소모량은 상대적으로 적다.

셋째, 로우 스윙(low swing) 차동 시그날링(differential signaling)의 경우에 출력 구동 전압(Vs)은 약 0.2V 정도면 되므로 게이트 전압(Vg)이 약 0.8V 내지 약 0.9V 정도이면 충분하다. 따라서, 게이트에 전원 전압 공급(VDD)보다 높은 전압 레벨을 인가할 필요가 없으므로, 오버 드라이빙 전압이 요구되지 않는다. 그러므로 레귤레이팅 동작 구현이 쉽다.

넷째, 오버 드라이빙이 필요치 않음에 따라, 차아지 펌프 등과 같은 증폭기를 반드시 가질 필요가 없으므로, 회로 구현에 오버 헤드가 작다.

다섯째, 오픈 루프 형태(open loop type)로서 엔형 모오스 트랜지스터(N1)가 동작하므로, 클로즈 루프 형태의 동작 실행에 비해 전력 소모가 최소화 또는 감소된다. 여기서, 오픈 루프 형태의 의미는 클로즈 루프 형태의 의미와는 반대이다. 즉, 레귤레이팅 트랜지스터의 동작 시 출력 구동 전압(Vs)을 측정하고 그 측정된 전압을 목표 전압과 비교한 다음, 그 차이에 근거하여 게이트 전압(Vg)을 다시 변화하는 동작이 실행되는 경우에 이는 클로즈 루프 형태의 동작 모드 실행에 대응된다. 결국, 오픈 루프 형태의 동작 모드 실행에서는 회로 내에서 캘리브레이션과 피드백 동작이 일어나지 않는다.

도 1의 엔모오스 트랜지스터(N1)의 경우에는 클로즈 루프 형태의 동작 모드 실행 없이, 오픈 루프 형태의 동작 모드 실행이 존재하므로, 최소한의 성능 유지는 가능하나, 출력 구동 전압(Vs)의 가변이 어렵게 될 수 있다. 따라서, 일정한 동작 구간 동안에 클로즈 루프 형태의 동작 모드를 갖는 전송기가 도 2에 나타나 있다.

도 2는 본 발명의 다른 실시 예에 따른 전송기의 회로 블록도이다. 도 2의 도 2a 와 도 2b는 하나의 회로 도면을 클로즈 루프 동작모드(CL1,CL2)와 오픈 루프 동작에 따라 편의상 분리하여 나타낸 것이다. 편의상 클로즈 루프 동작은 모드 MODE1으로, 오픈 루프 동작은 모드 MODE2 로 표시되었다.

도면을 참조하면, 전송기는 구동 전원 생성부(100), 출력 드라이버(120), 및 동작 모드 제어부(50)를 포함한다.

도 2의 구성을 도 1과 비교 시 상기 동작 모드 제어부(50)를 제외하고는 동일함을 알 수 있다. 그러나, 상기 엔모오스 트랜지스터(N1)는 파워 온 시 일정 구간 또는 주기적으로 설정된 일정 구간에서 클로즈 루프 형태의 동작 모드를 실행할 수 있으며, 상기 일정 구간 이외에서는 오픈 루프 형태의 동작 모드를 실행한다.

상기 동작 모드 제어부(50)는 상기 구동 전원 생성부(100)에 연결된다. 상기 동작 모드 제어부(50)는 캘리브레이션 모드 동안에는 상기 구동 전원 생성부(100)가 클로즈 루프 형태로서 동작되도록 하고 상기 캘리브레이션 모드 이외의 모드에서는 상기 구동 전원 생성부(100)가 오픈 루프 형태로서 동작되도록 한다.

상기 동작 모드 제어부(50)는 상기 캘리브레이션 모드 동안에 상기 출력구동 전압(Vs)을 캘리브레이션함에 의해 얻어진 디지털 코드(CODE)에 응답하여 상기 엔모오스 트랜지스터(N1)의 게이트에 인가되는 게이트 전압(Vg)을 생성하기 위해, 상기 엔모오스 트랜지스터(N1)의 게이트에 연결된 제1 조절부(30)를 구비할 수 있다. 본 발명의 실시 예에서, 상기 제1 조절부(30)는 도 3에서 보여지는 바와 같이 상기 디지털 코드(CODE)에 제어되는 디지털 아날로그변환기(DAC)일 수 있다.

또한, 상기 동작 모드 제어부(50)는 상기 캘리브레이션 모드 동안에 상기 출력구동 전압(Vs)을 캘리브레이션함에 의해 얻어진 디지털 코드(ON <0:N>)에 응답하여 상기 엔모오스 트랜지스터(N1)의 구동 능력(driving strength)을 조절하기 위해, 상기 엔모오스 트랜지스터(N1)의 드레인과 상기 제1 전압 공급단 예컨대 전원전압(VDD)공급단 사이에 연결된 제2 조절부(40)를 구비할 수 있다.

본 발명의 실시 예에서, 상기 제2 조절부(40)는 상기 디지털 코드(ON <0:N>)의 논리에 따라 각기 대응적으로 온/오프 제어되는 복수의 모오스 트랜지스터들(P1,..,Pn)을 도 4에서 보여지는 바와 같이 가질 수 있다.

상기 제1 조절부(30)는 상기 캘리브레이션 모드 동안에 레귤레이팅 소자로서 사용된 상기 엔모오스 트랜지스터(N1)의 게이트 전압(Vg)을 조절한다. 또한 상기 제2 조절부(40)는 상기 캘리브레이션 모드 동안에 상기 엔모오스 트랜지스터(N1)의 구동 능력을 조절한다.

여기서, 상기 캘리브레이션 모드는 파워 온 후 또는 일정한 주기로 반복되는 구간에서 실행될 수 있다. 결국, 클로즈 루프 형태의 동작 모드 실행은 상기 캘리브레이션 모드의 수행을 의미한다.

도 2의 전송기는 도 1의 전송기에 비해 출력 구동 전압의 조절이 일정 구간동안에 수행되므로, 도 1의 전송기의 장점들에 더하여 동작 성능이 더 좋다는 장점을 추가로 가진다.

도 3은 도 2의 전송기의 일 구현 예시도이고, 도 4는 도 2의 전송기의 다른 구현 예시도이다.

도 3을 참조하면, 구동 전원 생성부(100)의 엔모오스 트랜지스터(N1)의 게이트에는 로우패스 필터 기능을 행하는 적분 필터(90)를 통해 디지털 아날로그변환기(30)가 연결된다. 상기 디지털 아날로그 변환기(DAC:30)는 상기 제1 조절부로서 기능하기 위해, 디지털 코드(CODE)에 의해 제어된다. 상기 디지털 코드(CODE)는 상기 출력 구동 전압(Vs)을 캘리브레이션 함에 의해 얻어진 코드이며, 복수의 비트를 가질 수 있다. 상기 적분 필터(90)는 저항(R10)과 커패시터(C10)로 구성되어 전원 노이즈를 제거한다.

한편, 상기 엔모오스 트랜지스터(N1)의 소스와 접지 간에 연결된 커패시터(C1)는 고주파 노이즈를 필터링하는 역할을 한다.

상기 출력 드라이버(120)는, 로우 스윙 차동 시그날링(differential signaling)을 위해 상기 출력 구동 전압(Vs)을 약 0.2V 정도의 구동 전압으로서 수신할 수 있다. 상기 출력 드라이버(120)는 입력단으로 인가되는 데이터(D,Db)를 출력단(DQ,DQb)으로 전송하기 위해, 크로스 커플된 엔모오스 트랜지스터들(N2,N3,N4,N5)로 구성될 수 있다. 전송될 데이터(D)가 논리 HIGH 인 경우에 출력단(DQ)은 논리 HIGH를 전송하고 상보출력단(DQb)은 논리 LOW를 전송한다.

한편, 싱글 시그날링의 경우에 화살부호 AR1를 통해 나타낸 바와 같이 상기 출력 드라이버 대신에 싱글 시그날링 용의 출력 드라이버(121)가 사용될 수 있다. 상기 출력 드라이버(121)는 출력 노드(NO2)에 소오스가 연결된 엔모오스 트랜지스터(N2)와 상기 출력 노드(NO2)와 접지간에 드레인-소오스 채널이 연결된 엔모오스 트랜지스터(N3)를 포함한다.

도 3과 같은 전송기는 도 2의 제1 조절부(30)를 DAC 소자로서 가지므로, 출력 구동 전압의 조절이 일정 구간 동안에 수행된다. 따라서, 도 1의 전송기의 장점들에 더하여 동작 성능이 더 좋을 수 있다.

도 4를 참조하면, 도 2의 제2 조절부(40)가 상기 디지털 코드(ON <0:N>)의 논리에 따라 각기 온/오프 제어되는 복수의 모오스 트랜지스터들(P1,..,Pn)로 구현된다. 상기 디지털 코드(ON<N>)가 논리 LOW로서 인가되는 경우에 피모오스 트랜지스터(P1)는 턴온되고, 상기 디지털 코드(ON<N>)가 논리 HIGH로서 인가되는 경우에 피모오스 트랜지스터(P1)는 턴오프된다. 유사하게, 상기 디지털 코드(ON<0>)가 논리 LOW로서 인가되는 경우에 피모오스 트랜지스터(Pn)는 턴온되고, 상기 디지털 코드(ON<0>)가 논리 HIGH로서 인가되는 경우에 피모오스 트랜지스터(Pn)는 턴오프된다. 상기 피모오스 트랜지스터(P1)가 턴온되는 경우에 구동 전원 생성부(100)의 엔모오스 트랜지스터(N1)의 일부를 구성하는 제1 서브 구동 트랜지스터(N1-1)는 드라이빙 동작에 참여한다. 만약, 상기 피모오스 트랜지스터(P1)가 턴오프되는 경우에 상기 제1 서브 구동 트랜지스터(N1-1)는 드라이빙 동작에 참여하지 않으므로, 결국 상기 엔모오스 트랜지스터(N1)의 전류 구동 능력(driving strength)는 감소된다.

따라서, 제2 조절부(40)내의 복수의 모오스 트랜지스터들(P1,..,Pn)을 제어함에 의해 상기 엔모오스 트랜지스터(N1)의 전류 구동 능력은 조절된다. 도 4의 경우에 도 2에서 보여지는 제1 조절부(30)는 생략되어 있지만, 필요한 경우 DAC(30)가 설치될 수 있다. 즉, 도 4에서는 상기 엔모오스 트랜지스터(N1)의 게이트 전압은 조절되지 않으며, 일정한 전압으로 유지된다. 이를 위해, 전원전압(VDD)공급단의 전압 레벨이 상기 적분 필터(90)를 통해 게이트 전압(Vg)으로서 제공될 수 있다. 또한, 게이트 전압을 인가하는 다른 방법으로서 화살부호 AR10를 통해 나타낸 바와 같이 정전압 공급기(95)의 전압을 제공하는 방법이 이용될 수 있다. 즉, 기준전압 발생기(92)로부터 생성된 약 0.8V의 전압을 적분 필터(90)를 통해 상기 엔모오스 트랜지스터(N1)의 게이트에 인가할 경우, 상기 엔모오스 트랜지스터(N1)의 게이트-소스간 전압(Vgs)을 보다 낮출 수 있으므로, 부하(load) 전류의 변동에 따른 상기 출력 구동 전압(Vs)의 리플(ripple)이 보다 감소될 수 있다.

도 5는 본 발명의 또 다른 실시 예에 따른 전송기의 회로 블록도이다.

도면을 참조하면, 도 3의 전송기 구성에 비해, 제1 스위치(160), 제2 스위치(162), 증폭기(152), 및 스위칭 제어부(170)가 추가되어 있다. 상기 스위칭 제어부(170)가 상기 제2 스위치(162)의 스위치(SW2)를 상기 증폭기(152)의 출력단에 스위칭되도록 하면, 엔모오스 트랜지스터(N1)의 게이트 전압(Vg)은 상기 증폭기(152)의 출력단으로부터 제공되는 출력레벨이 된다. 캘리브레이션 동작 모드동안에 급속한 안정을 위해 코아스 캘리브레이션이 필요한 경우, 상기 스위칭 제어부(170)는 상기 증폭기(152)가 상기 구동 전원 생성부(100)의 클로즈 루프 형태의 동작에 참여될 수 있도록 상기 제2 스위치(162)를 제어한다. 여기서, 상기 제2 스위치(162)는 스위칭 제어신호(C2)에 응답하여 스위칭된다.

한편, 파인(fine)캘리브레이션이 필요한 경우에 상기 스위칭 제어부(170)는 상기 DAC(30)의 출력전압이 상기 엔모오스 트랜지스터(N1)의 게이트 전압(Vg)으로서 제공될 수 있도록 상기 제1,2 스위치들(160,162)을 제어한다.

또한, 주기적으로 또는 파워 온 후에 일정 구간 동안 클로즈 루프 형태의 동작이 실행되는 캘리브레이션 동작이 끝나면, 최대의 파워 세이빙이 이루어지는 오픈 루프 형태의 동작 모드 실행을 위해, 적분 필터(90)를 통해 VDD의 레벨이 게이트 전압(Vg)으로서 인가된다. 즉, 제1 스위치(160)의 스위치(SW1)는 상기 적분 필터(90)의 출력단에 스위칭되고, 상기 제2 스위치(162)의 스위치(SW2)는 상기 스위치(SW1)의 스위칭 출력단에 스위칭된다. 상기 스위칭 제어부(170)는 시스템 내의 파워 온 검출 부 또는 카운터부와 연결될 수 있으며, 클로즈 루프 및 오픈 루프 형태의 동작 제어를 위해 제1,2 스위칭 제어신호들(C1,C2)을 생성한다.

도 5의 경우에, 스위치들의 적절한 스위칭을 통하여 상기 구동 전원 생성부를 클로즈 루프 형태 또는 오픈 루프 형태로서 동작시킬 수 있음은 물론, 코아스 캘리브레이션 또는 파인 캘리브레이션이 필요에 따라 선택적으로 구현되도록 할 수 있다.

도 6은 본 발명의 실시 예에 따른 출력구동 전압 제어 흐름도로서, 도 3의 전송기에서 구현될 수 있다.

도면을 참조하면, 단계 S60에서의 초기화 수행 후, 셋업 동작 모드인지 아닌지가 단계 S61에서 체크된다. 여기서, 셋업 동작은 캘리브레이션 동작을 의미할 수 있다.

단계 S61에서 셋업 단계로 체크되면, 단계 S62로 진입된다. 단계 S62에서 게이트 전압(VG)이 도 3의 엔모오스 트랜지스터(N1)의 게이트에 제2 전압으로서 인가된다. 이 경우에 초기 인가 전압(V1)의 레벨이 상기 게이트 전압(VG)으로서 주어진다. 여기서, 상기 초기 인가 전압(V1)의 레벨은 초기 코드값(CODE)을 받아 아나로그 전압을 생성하는 DAC(30)의 동작에 의존하여 생성된다.

상기 엔모오스 트랜지스터(N1)의 소스 전압이 노드(NO1)에서 측정되면, 측정 전압(Vcal)과 설정된 기준 소스 전압(VS)을 비교하는 동작이 단계 S63에서 수행된다.

상기 측정 전압(Vcal)이 상기 기준 소스 전압(VS)보다 작으면 게이트 전압 을 증가시켜야 하므로, 단계 S64에서, 상기 초기 인가 전압(V1)에서 증가 전압(VA)만큼 더한 전압이 상기 게이트 전압(VG)으로서 다시 인가된다. 상기 게이트 전압(VG)이 이전 보다 높은 레벨로서 주어지면, 상기 엔형 모오스 트랜지스터(N1)는 이전에 비해 더 강하게(strongly)도통되므로, 상기 측정 전압(Vcal)의 레벨은 증가된다.

한편, 상기 측정 전압(Vcal)이 상기 기준 소스 전압(VS)보다 크거나 같으면 상기 단계 S63의 동작은 패스되어 단계 S65로 천이된다.

상기 측정 전압(Vcal)이 상기 기준 소스 전압(VS)보다 크면 게이트 전압(VG)을 감소시켜야 하므로, 단계 S66에서, 상기 초기 인가 전압(V1)에서 증가 전압(VA)만큼 뺀 전압이 다시 상기 게이트 전압(VG)으로서 인가된다.

상기 단계 S65에서, 상기 측정 전압(Vcal)이 상기 기준 소스 전압(VS)과 비로소 같으면, 단계 S67의 실행을 통해 현재 코드값이 저장된다. 상기 현재 코드값이 저장되는 경우에 동작 중에 더 이상의 캘리브레이션은 필요하지 않을 수 있으므로, 오픈 루프의 동작으로 천이될 수 있다.

단계 S68에서 캘리브레이션 동작 실행 주기가 다시 도래된 경우라면 단계 S63으로 리턴하는 동작이 실행된다. 한편, 단계 S68에서 동작 실행 주기가 아니면 오픈 루프 동작이 되어야 하므로 단계 S69에서 동작 로킹이 된다.

도 7은 본 발명의 또 다른 실시 예에 따른 구동회로의 블록도이다. 또한, 도 8은 도 7의 구동회로의 일 구현 예시도이다.

도 7 및 도 8을 함께 참조하면, 구동회로는, 구동 전원 생성부(102), 오프칩 드라이버(150), 및 조절부(40)를 포함한다. 또한, 구동회로는 게이트 전압 공급부(95)를 추가적으로 포함할 수 있다.

상기 구동 전원 생성부(102)는, 제1 전압 예컨대 전원전압(VDD)공급단에 드레인이 연결되고 게이트로 상기 전원전압(VDD)공급단의 전압레벨보다 낮은 레벨의 제2 전압을 수신하여 소스로 출력구동 전압을 출력하는 엔모오스 트랜지스터(N1-1,N1-n)를 도 8에서와 같이 하나 이상 구비하며, 소스 팔로워 타입의 전압 모드 레귤레이팅을 수행한다.

오프칩 드라이버(150)는 상기 출력구동 전압(Vs)을 구동전원으로써 사용하며, 풀업 및 풀다운 드라이버 어레이들(N10-N20,N30-N60)을 가진다.

상기 조절부(40)는 동작 모드 제어부로서 기능하기 위해, 상기 구동 전원 생성부(102)에 연결된다. 상기 조절부(40)는 캘리브레이션 모드 동안에는 상기 구동 전원 생성부(102) 및 상기 오프칩 드라이버(150)가 클로즈 루프 형태로서 동작되도록 하고 상기 캘리브레이션 모드 이외의 모드에서는 상기 구동 전원 생성부(102) 및 상기 오프칩 드라이버(150)가 오픈 루프 형태로서 동작되도록 한다.

상기 엔모오스 트랜지스터(N1)의 게이트에 게이트 전압을 인가하기 위한 게이트 전압 공급부(95)는, 상기 전원전압 공급단의 전압레벨보다 낮은 레벨의 기준전압을 생성하는 기준전압 발생기(92)와, 상기 기준전압 발생기와 상기 게이트 사이에 연결되어 상기 기준전압을 받아 노이즈 필터링하는 필터(90)를 포함할 수 있다.

도 8에서, 상기 조절부(control unit:40)의 피모오스 트랜지스터들(P1,..,Pn)은 디지털 코드(ON <0:N>)의 논리에 따라 각기 온/오프된다. 예를 들어, 상기 디지털 코드(ON<N>)가 논리 LOW로서 인가되는 경우에 피모오스 트랜지스터(P1)는 턴온되고, 상기 디지털 코드(ON<N>)가 논리 HIGH로서 인가되는 경우에 피모오스 트랜지스터(P1)는 턴오프된다. 캘리브레이션 동작 모드에서 상기 디지털 코드(ON<0:N>)는 변화되고 출력 구동 전압(Vs)의 레벨이 캘리브레이션된다. 결국, 클로즈 루프 동작 모드의 실행에서 상기 디지털 코드(ON<0:N>)를 변화시키면 상기 엔모오스 트랜지스터(N1)의 구동 능력(strength)이 변화되므로, 상기 출력 구동 전압(Vs)의 레벨은 목표 전압 예를 들어 0.2V에 매칭될 수 있다.

한편, 상기 출력 구동 전압(Vs)의 캘리브레이션 동작은 오프칩(off chip) 드라이버(150)의 캘리브레이션 동작과 함께 또는 개별적으로 수행될 수 있다. 예를 들어, 캘리브레이션 모드 동안에는 상기 구동 전원 생성부(102) 및 상기 오프칩 드라이버(150)가 클로즈 루프 형태로서 함께 동작되도록 하고 상기 캘리브레이션 모드 이외의 모드에서는 상기 구동 전원 생성부(102) 및 상기 오프칩 드라이버(150)가 오픈 루프 형태로서 함께 동작되도록 할 수 있다.

상기 오프칩 드라이버(150)의 풀업 및 풀다운 트랜지스터 어레이들(N10-N20,N30-N60)은 캘리브레이션 동작 시에 패드(PD)에 연결된 저항(ZQ)의 임피던스(예 50Ω)와 임피던스 매칭되어지기 위해 풀업 코드(OCD_PU) 및 풀다운 코드(OCD_PD)에 각기 응답하여 온/오프된다. 도면에서, 코드 발생기들(162,166,164)은 상기 디지털 코드(CODE), 풀업 코드(OCD_PU), 및 풀다운 코드(OCD_PD)를 각기 생성한다.

도 8의 구동 회로내에서 구동 전원 생성부(102)는 오프칩 드라이버(150)의 드라이빙 동작에 필요한 전원을 공급하는 레귤레이터로서 기능한다.

도 8에서 상기 엔모오스(NMOS) 트랜지스터(N1)의 게이트 전압은 일정한 전압으로 유지된다. 이를 위해, 기준전압 발생기(92)로부터 생성된 약 0.8V의 전압이 적분 필터(90)를 통해 상기 엔모오스 트랜지스터(N1)의 게이트에 인가될 수 있다. 상기 엔모오스 트랜지스터(N1)의 게이트-소스간 전압(Vgs)을 보다 낮출 경우에 부하(load) 전류의 변동에 따른 상기 출력 구동 전압(Vs)의 리플(ripple)이 보다 감소된다.

도 9는 본 발명의 실시 예에 따른 전송기가 적용된 반도체 메모리 장치의 블록도이다.

도면을 참조하면, 반도체 메모리 장치(500)는, 어드레스/코멘드 버퍼(410), 리프레쉬 제어부(430), 리드/라이트 제어회로(400), 로우 디코더(420), 컬럼 디코더(470), 메모리 셀 어레이(440), 센스 앰프(460), 입력회로(480), 및 출력회로(490)를 포함한다.

상기 어드레스/코멘드 버퍼(410)는 외부 어드레스 신호 및 뱅크 어드레스 신호와 코멘드를 수신하여 버퍼링한다. 여기서, 상기 코멘드는 칩 선택 신호(/CS), 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 및 라이트 인에이블 신호/WE)를 포함할 수 있다. 상기 코멘드는 상기 리드/라이트 제어회로(400)에 인가되어 디코딩될 수 있다.

상기 메모리 셀 어레이(440)는 행 방향으로 배치된 복수의 워드라인(WL)과 열 방향으로 배치된 복수의 비트라인(BL)이 교차하는 지점에 연결된 복수의 메모리 셀(MC)을 포함한다. 각 메모리 셀(MC)은 하나의 억세스 트랜지스터와 하나의 스토리지 커패시터로 이루어진 휘발성 메모리 셀일 수 있다.

상기 리프레쉬 제어부(430)는 상기 어드레스/코멘드 버퍼(410)와 연결되며, 리프레쉬 동작을 위한 리프레쉬 제어신호를 생성한다.

상기 리드/라이트 제어회로(400)는 상기 메모리 셀 어레이(440)내의 메모리 셀(MC)로부터 데이터가 리드되도록 제어하고 라이트용 데이터가 상기 메모리 셀(MC)에 라이트되도록 제어하며, 상기 외부 어드레스 신호를 상기 코멘드에 따라 멀티플렉싱하여 로우 어드레스(RADD) 및 컬럼 어드레스(CADD)를 생성한다. 또한, 상기 리드/라이트 제어회로(400)는 상기 리프레쉬 제어신호를 수신하여 리프레쉬 대상의 메모리 셀들에 대한 리프레쉬가 수행되도록 한다.

또한, 상기 리드/라이트 제어회로(400)에는 클럭신호의 제공을 위해 미도시된 클럭 버퍼에 의해 버퍼링된 클럭 신호(CLK) 및 클럭 인에이블 신호(CKE)가 인가될 수 있다.

상기 로우 디코더(420)는 상기 로우 어드레스(RADD)를 디코딩하여 상기 메모리 셀 어레이(440)의 행을 선택한다. ,

상기 컬럼 디코더(470)는 상기 컬럼 어드레스(CADD)를 디코딩하여 상기 메모리 셀 어레이(440)의 열을 선택한다.

상기 센스 앰프(460)는 상기 메모리 셀 어레이(440)의 선택된 메모리 셀(MC)에 저장된 데이터를 외부로 리드하기 위해 비트라인에 디벨롭된 전압을 감지 증폭한다.

입력회로(480)는 메모리 셀에 저장될 라이트 데이터를 수신하며, 출력회로(490)는 상기 센스 앰프(460)로부터 출력되는 메모리 셀의 데이터를 입출력단(DQ)을 통해 출력한다.

상기 반도체 메모리 장치(500)가 로우 스윙 차동 시그날링 방식으로 데이터를 전송하는 고속 디램(DRAM)인 경우라면, 상기 출력회로(490)에는 도 1,2,5에서 보여지는 바와 같은 본 발명의 실시 예에 따른 전송기가 적용되어질 수 있다. 이에 따라, 반도체 메모리 장치의 데이터 전송 효율이 개선되고 전력 소모도 최소화 또는 감소된다.

도 10은 본 발명의 실시 예에 따른 전송기가 적용된 데이터 처리 장치의 블록도이다.

도면을 참조하면, 데이터 처리 장치는 메모리 콘트롤러(1000)와 반도체 메모리 장치(500)를 포함한다. 상기 메모리 콘트롤러(1000)와 상기 반도체 메모리 장치(500)는 제1 버스(BUS1) 및 제2 버스(BUS2)를 통해 서로 연결된다. 여기서, 상기 제1 버스(BUS1)가 어드레스 및 코멘드를 전송하는 버스이면 상기 제2 버스(BUS2)는 데이터를 전송하는 버스일 수 있다. 상기 반도체 메모리 장치(500)의 출력 회로(490)에는 도 1,2,5에서 보여지는 바와 같은 본 발명의 실시 예에 따른 전송기가 채용되어질 수 있으므로, 상기 데이터 처리 장치 전체의 동작 퍼포먼스가 개선되고, 전력 소모가 최소화 또는 감소된다.

한편, 상기 데이터 처리장치가 모바일 기기로서 기능하는 경우에 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 및 MP3 플레이어 중의 하나가 되거나 노트 북 컴퓨터가 될 수 있다. 비록 도면에는 도시되지 않았지만, 상기 모바일 기기는 기기의 동작에 필요한 동작 전압을 공급하는 배터리 및 배터리의 전원을 보다 효율적으로 사용하기 위한 전원 공급 장치가 마련될 수 있다. 또한, 응용 칩셋(application chipset), 및 카메라 이미지 프로세서(Camera Image Processor: CIS)가 도 10의 시스템 구성에 더 제공될 수 있다.

모바일 기기의 경우에, 전송기의 구동 전원을 생성하는 소자로서 엔모오스 트랜지스터를 채용하면, 배터리의 전력 소모가 최소화 또는 줄어들므로 기기의 성능이 개선된다.

도 11은 메모리 콘트롤러와 연결된 본 발명의 응용 예를 도시한 블록도로서, 다양한 형태의 메모리 버스 프로토콜이 개시된다.

도 11의 (a)를 참조하면, 메모리 콘트롤러와 메모리 예컨대, DRAM 사이의 버스 프로토콜이 개시되어 있는 바, 메모리 콘트롤러로부터 /CS, CKE, /RAS, /CAS, /WE 등의 제어 신호(C/S, Control signal)와 어드레스 신호(ADDR)가 메모리에 제공된다. 데이터(DQ)는 양방향으로 전송된다.

도 11의 (b)를 참조하면, 메모리 콘트롤러로부터 패킷화된 제어 및 어드레스 신호(C/A Packet; Packetized control signals and address signals)가 메모리에 제공되고, 데이터(DQ)는 양방향으로 전송된다.

도 11의 (c)를 참조하면, 메모리 콘트롤러로부터 패킷화된 제어 신호와 어드레스 신호 및 라이트 데이터(C/A/WD Packet; Packetized control signals and address signals and write signals)가 메모리에 제공되고, 데이터 출력(Q)은 메모리에서 메모리 콘트롤러로 단방향으로 전송된다.

도 11의 (d)를 참조하면, 메모리 콘트롤러로부터 제어 신호(C/S; Control signals)가 메모리 예컨대, 플래쉬 SRAM(Flash SRAM)에 제공되고, 명령과 어드레스 및 데이터(C/A/DQ)는 양방향으로 전송된다.

도 11의 경우에도, 메모리의 내부에 채용되는 전송기의 구동 전원을 생성하는 소자로서 엔모오스 트랜지스터를 채용하면, 기기의 성능이 개선된다.

도 12는 전자 시스템에 채용된 본 발명의 응용 예를 도시한 블록도이다. 도 면을 참조하면, 전자 시스템(1500)은 입력 장치(1100), 출력 장치(1200), 프로세서 장치(1300) 그리고 메모리 장치(1400)를 포함한다.

메모리 장치(1400)는 본 발명의 실시 예에 따른 전송기를 포함할 수 있다. 여기서, 상기 메모리 장치(1400)는 통상의 메모리나 3차원 적층 구조의 메모리(1450)를 포함할 수 있다. 메모리 장치(1400)는 메모리 컨트롤러와 메모리(1450)를 포함할 수 있다. 상기 전송기는 메모리(1450)에 포함될 수 있다. 프로세서 장치(1300)는 각각 해당하는 인터페이스를 통해서 입력 장치(1100), 출력 장치(1200) 그리고 메모리 장치(1400)를 제어한다. 도 12의 경우에도, 메모리의 내부에 채용되는 전송기의 구동 전원을 생성하는 소자로서 엔모오스 트랜지스터를 채용하면, 전자 시스템의 성능이 개선된다.

도 13은 컴퓨팅 시스템에 채용된 본 발명의 응용 예를 도시한 블록도이다. 도면을 참조하면, 컴퓨팅 시스템(4000)은 시스템 버스(4600)에 전기적으로 연결된 마이크로프로세서(4200), 램(4300), 사용자 인터페이스(4400), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(4500) 및 메모리 시스템(4100)을 포함한다.

메모리 시스템(4100)은 서로 다른 고 전압을 생성하는 승압기들로부터 제 1 고 전압(VPP1) 및 제 2 고 전압(VPP2)을 사용하는 적어도 하나의 비휘발성 메모리 장치를 포함할 수 있다. 하나의 승압기로부터 생성된 제 2 고 전압(VPP2)는 제 2 고 전압(VPP2)보다 높은 제 1 고 전압(VPP1)을 생성하는 소스 전압 또는 구동 전압으로 사용될 것이다.

상기 컴퓨팅 시스템(4000)이 모바일 장치인 경우, 컴퓨팅 시스템(4000)의 동작 전압을 공급하기 위한 배터리(도시하지 않음)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(4000)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIP), 모바일 디램(Mobile DRAM), 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 시스템(4100)은, 예를 들면, 데이터를 저장하는 데 비휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다. 또는, 메모리 시스템(4100)은, 퓨전 플래시 메모리(예를 들면, SRAM 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리)로 제공될 수 있다. 도 13의 경우에도, 메모리의 내부에 채용되는 전송기의 구동 전원을 생성하는 소자로서 엔모오스 트랜지스터를 채용하면, 컴퓨팅 시스템의 파워 세이빙 능력이 개선된다.

본 발명에 따른 비휘발성 메모리 장치 그리고/또는 컨트롤러는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 저항성 메모리 장치 그리고/또는 컨트롤러는 PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flatpack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flatpack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.

상기한 설명에서는 본 발명의 실시 예들을 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 본 발명의 기술적 사상을 벗어남이 없이, 구동 전원 생성부의 제어 방식이나 전송기 또는 구동회로의 세부적 회로 구성을 다양하게 변경 또는 변형할 수 있을 것이다.

*도면의 주요 부분에 대한 부호의 설명*
50 : 동작모드 제어부
100 : 구동 전원 생성부
120 : 출력 드라이버
170 : 스위칭 제어부

Claims (10)

1. 제1 전압 공급단에 드레인이 연결되고 게이트로 상기 제1 전압 공급단의 전압레벨보다 낮고 자신의 문턱전압과 출력 구동 전압을 합한 전압보다는 설정된 마진 전압만큼 더 높은 레벨의 제2 전압을 수신하여 소스로 출력구동 전압을 출력하는 엔모오스 트랜지스터를 구비하여 소스 팔로워 타입의 전압 모드 레귤레이팅을 오픈 루프 형태로서 수행하는 구동 전원 생성부와;
   상기 출력구동 전압을 구동전원으로써 사용하여 입력단에 인가되는 데이터를 출력단으로 전송하는 출력 드라이버를 포함함을 특징으로 하는 전송기.
2. 제1항에 있어서, 상기 출력 드라이버는 상기 출력단을 싱글 출력단의 형태로서 구비함을 특징으로 하는 전송기.
3. 제1항에 있어서, 상기 출력 드라이버는 상기 출력단을 차동 출력단의 형태로서 구비함을 특징으로 하는 전송기.
4. 제1 전압 공급단에 드레인이 연결되고 게이트로 상기 제1 전압 공급단의 전압레벨보다 낮은 레벨의 제2 전압을 수신하여 소스로 출력구동 전압을 출력하는 엔모오스 트랜지스터를 구비하며, 소스 팔로워 타입의 전압 모드 레귤레이팅을 수행하는 구동 전원 생성부와;
   상기 출력구동 전압을 구동전원으로써 사용하여 입력단에 인가되는 데이터를 출력단으로 전송하는 출력 드라이버와;
   상기 구동 전원 생성부에 연결되며, 캘리브레이션 모드 동안에는 상기 구동 전원 생성부가 클로즈 루프 형태로서 동작되도록 하고 상기 캘리브레이션 모드 이외의 모드에서는 상기 구동 전원 생성부가 오픈 루프 형태로서 동작되도록 하는 동작 모드 제어부를 포함함을 특징으로 하는 전송기.
5. 제4항에 있어서, 상기 동작 모드 제어부는,
   상기 캘리브레이션 모드 동안에 상기 출력구동 전압을 캘리브레이션함에 의해 얻어진 디지털 코드에 응답하여 상기 제2 전압을 생성하여 상기 엔모오스 트랜지스터의 게이트를 제어하는 제1 조절부를 구비함을 특징으로 하는 전송기.
6. 제5항에 있어서, 상기 제1 조절부는 상기 디지털 코드에 제어되는 디지털 아날로그 변환기를 포함함을 특징으로 하는 전송기.
7. 제4항에 있어서, 상기 동작 모드 제어부는,
   상기 엔모오스 트랜지스터의 드레인과 상기 제1 전압 공급단 사이에서, 상기 캘리브레이션 모드 동안에 상기 출력구동 전압을 캘리브레이션함에 의해 얻어진 디지털 코드에 응답하여 상기 엔모오스 트랜지스터의 구동 능력을 조절하는 제2 조절부를 구비함을 특징으로 하는 전송기.
8. 제7항에 있어서, 상기 제1 전압 공급단과 상기 엔모오스 트랜지스터의 게이트 사이에서 노이즈를 필터링하기 위한 적분 필터를 더 포함함을 특징으로 하는 전송기.
9. 제7항에 있어서, 상기 제2 전압을 공급하기 위해 기준전압을 생성하는 기준전압 발생기와, 상기 기준 전압 발생기의 출력단과 상기 엔모오스 트랜지스터의 게이트 사이에서 노이즈를 필터링하기 위한 적분 필터를 더 포함함을 특징으로 하는 전송기.
10. 제7항에 있어서, 상기 제2 조절부는 상기 디지털 코드의 논리에 따라 각기 온/오프 제어되는 복수의 모오스 트랜지스터들을 포함함을 특징으로 하는 전송기.

Images