KR102176939B1 - 전력 관리부를 구비한 반도체 메모리 모듈, 디바이스 - Google Patents

전력 관리부를 구비한 반도체 메모리 모듈, 디바이스 Download PDF

Info

Publication number
KR102176939B1
KR102176939B1 KR1020190011548A KR20190011548A KR102176939B1 KR 102176939 B1 KR102176939 B1 KR 102176939B1 KR 1020190011548 A KR1020190011548 A KR 1020190011548A KR 20190011548 A KR20190011548 A KR 20190011548A KR 102176939 B1 KR102176939 B1 KR 102176939B1
Authority
KR
South Korea
Prior art keywords
voltage
semiconductor memory
internal
memory module
management unit
Prior art date
Application number
KR1020190011548A
Other languages
English (en)
Other versions
KR20200094274A (ko
Inventor
강상석
Original Assignee
강상석
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강상석 filed Critical 강상석
Priority to KR1020190011548A priority Critical patent/KR102176939B1/ko
Publication of KR20200094274A publication Critical patent/KR20200094274A/ko
Application granted granted Critical
Publication of KR102176939B1 publication Critical patent/KR102176939B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 모듈과 반도체 메모리 컨트롤러를 포함하여 구성된 반도체 메모리 디바이스에 관한 것으로서, 반도체 메모리 모듈이 전력 관리부를 구비하여, 전력 관리부가 기준 전압 및 DRAM 칩 어레이에 공급할 내부 전압을 생성하되, 반도체 메모리 컨트롤러의 전압 가변 명령 신호를 수신하여 내부 전압이 가변되도록 하여 제품 적용 범위를 확대 할 수 있으며, 소모 전류를 줄이고 동작 스피드를 높일 수 있다.

Description

전력 관리부를 구비한 반도체 메모리 모듈, 디바이스{Semiconductor memory module, device having power management unit}
본 문서는 반도체 메모리 모듈 및 디바이스에 관한 것으로서, 더욱 상세하게는 반도체 메모리 모듈에 전원전압을 가변할 수 있는 전력 관리부가 구비되어 있는 반도체 메모리 디바이스에 관련된다.
고성능 전자 시스템에 널리 사용되고 있는 반도체 메모리 디바이스(Semiconductor memory device)는 반도체 메모리 모듈(Semiconductor memory module)과 반도체 메모리 컨트롤러(Semiconductor memory controller)를 포함하여 구성되어 있다. 반도체 메모리 모듈은 휘발성 메모리 칩(예, RAM, DRAM) 또는 비휘발성 메모리 칩(예, ROM, 하드디스크, NAND, NOR)을 포함하여 구성되어 외부의 메모리 컨트롤러와 채널을 통해 데이터를 송수신하고 전력을 공유한다.
한국특허공보(공개공보번호: 10-2007-0074991, “동작 상태에 따라 가변 가능한 반도체 메모리 장치의 내부 전압 발생 장치 및 발생 방법”)는 메모리 칩의 내부 동작 상태를 감지하여 전원전압으로 사용되는 내부 전압을 칩 내부에서 가변시켜 속도의 감소를 최소화하고 소모전력을 감소시키는 기술에 대해서는 개시되어 있고, 한국특허공보(공개공보번호: 10-2017-0127948, “메모리 모듈 및 이를 포함하는 시스템”)는 PMIC가 반도체 메모리 모듈 밖에 구비되고 전력 소모를 줄이기 위해 데이터를 저장하지 않은 메모리 셀 영역에는 전원을 공급하지 않는 기술이 개시되어 있으나, 전력 관리부가 반도체 메모리 모듈에 구비되어 있는 상태에서 반도체 메모리 컨트롤러의 제어 신호에 따라 전력 관리부가 내부 전압을 생성하고 컨트롤러로부터 명령을 받아 승압 내지 감압하는 기술에 대하여는 개시되어 있지 않다.
본 발명은 반도체 메모리 모듈, 디바이스에 관한 것으로서, 반도체 메모리 모듈 내의 DRAM 칩 어레이에 다양한 내부 전압이 공급되도록 제어하여 제품의 적용 범위를 확대하고 전력 소모를 줄이는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 일 양상에 따른 반도체 메모리 모듈은,
반도체 메모리 컨트롤러로부터 전원전압을 공급 받아 전기적 동작을 수행하는 반도체 메모리 모듈(Semiconductor memory module)에 있어서,
DRAM 칩 어레이(DRAM chips array), 및
DRAM 칩 어레이에 내부 전압을 공급하는 전력 관리부(Power management unit)를 포함하고,
상기 전력 관리부는,
반도체 메모리 컨트롤러의 전원전압 공급부로부터 전원전압을 공급 받아 기준 전압을 생성하는 기준 전압 생성부(Reference voltage generator),
반도체 메모리 컨트롤러의 전압 가변 명령부로부터 전압 가변 명령 신호를 수신하여 제어 신호를 생성하는 전압 가변 제어부(Voltage regulation control unit), 및
기준 전압 생성부로부터 기준 전압을 공급 받아, 복수개의 DRAM 칩 어레이 에 공급하기 위한 다양한 내부 전압을 생성하되, 전압 가변 제어부로부터 제어 신호를 수신하여 내부 전압을 가변하는 내부 전압 생성부(Internal voltage generator)를 포함하는 반도체 메모리 모듈을 구성한다.
본 발명은 전력 관리부 내의 내부 전압 생성부가 출력하는 다양한 내부 전압을 승압 내지 감압함으로써 DRAM 칩 어레이를 서버용, 게임용, 모바일용 등 제품에 다양한 전압을 공급할 수 있어 제품 적용 범위를 확대할 수 있으며, DRAM 칩 어레이가 동작 대기 상태에서는 내부 전압을 낮게 하여 소모 전류를 줄이고, 동작 시에는 내부 전압을 높게 하여 동작 스피드를 높일 수 있다.
도 1은 일 실시예에 따른 반도체 메모리 디바이스를 설명하는 도면이다.
도 2는 일 실시예에 따른 전력 관리부를 구비한 반도체 메모리 디바이스를 설명하는 도면이다.
도 3은 실시예에 따른 전력 관리부의 회로도를 설명하는 도면이다.
도 4는 또 다른 일 실시예에 따른 전력 관리부 일부의 회로도를 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명 실시예들의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한 전술한, 그리고 추가적인 발명의 양상들은 후술하는 실시예들을 통해 명백해질 것이다. 본 명세서에서 선택적으로 기재된 양상이나 선택적으로 기재된 실시예의 구성들은 비록 도면에서 단일의 통합된 구성으로 도시되었다 하더라도 달리 기재가 없는 한 당업자에게 기술적으로 모순인 것이 명백하지 않다면 상호간에 자유롭게 조합될 수 있는 것으로 이해된다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 1은 일 실시예에 따른 반도체 메모리 디바이스를 설명하는 도면이다. 도시된 바와 같이, 반도체 메모리 디바이스(3000, Semiconductor memory device)는 반도체 메모리 모듈(1000, Semiconductor memory module), 반도체 메모리 컨트롤러(2000, Semiconductor memory controller)를 포함하여 구성될 수 있다. 도 1의 라인은 전력 라인, 신호 라인을 의미하는데 복수개의 라인일 경우에도 도시된 바와 같이 편의상 하나의 라인으로 표현될 수 있다.
반도체 메모리 모듈(1000)은 반도체 메모리 컨트롤러(2000)로부터 CLK(Clock) 신호 또는 CS(Chip Select) 신호, 및 CMD(Command) 신호 및 어드레스(ADDR) 신호를 수신 받아 저장된 데이터를 메모리 컨트롤러(2000)에 제공하고 특정 데이터를 제공 받을 수 있다. 반도체 메모리 모듈(1000)은 반도체 메모리 컨트롤러(2000)와 하나 이상의 채널을 통해 데이터를 송수신할 수 있다. 반도체 메모리 컨트롤러(2000)는 호스트(Host)와의 통신을 통해 동작이 제어 될 수 있다. 반도체 메모리 컨트롤러(2000)는 전원전압 및 전압 가변 명령 신호를 반도체 메모리 모듈(1000)에 제공할 수 있다.
반도체 메모리 모듈(1000)은 DRAM 칩 어레이(100), 전력 관리부(200), RCD(300)를 포함하여 구성될 수 있다. DRAM 칩 어레이(100)는 다양한 데이터가 저장된 메모리의 집합체로서 복수개의 DRAM 칩이 패키지된 DIMM(Dual In-line Memory Module)일 수 있다. DRAM은 DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR (Graphics Double Data Rate) SDRAM, 또는 RDRAM (Rambus Dynamic Random Access Memory)일 수 있다. 전력 관리부(200)는 반도체 메모리 모듈(1000)에 실장되어 반도체 메모리 컨트롤러로부터 전원전압을 공급 받아 기준 전압을 생성하고 다양한 내부 전압을 생성하여 DRAM 칩 어레이(100)에 공급할 수 있다. 고속 및 고신뢰성의 성능을 도모하기 위해서는 전력 관리부가 DRAM 칩 내부나 반도체 메모리 컨트롤러에 있는 것 보다는 반도체 메모리 모듈에 구비되는 게 바람직하다. 상기 다양한 내부 전압은 DRAM 칩 어레이(100)가 동작하기 위해 필요한 전압을 의미하며, VDDA, VDDP VDDQ, VPP, VBB 중 적어도 어느 하나를 포함할 수 있다. VDDA는 DRAM 칩 내부의 셀 어레이의 전원으로 사용되고, VDDP는 DRAM 칩 내부의 주변회로의 전원으로 사용되고, VDDQ는 Data 출력용 전원으로 사용되며, VPP는 셀 어레이의 데이터 출력용 전원으로 사용될 수 있다. 또한 VBB는 백바이어스 전압으로서 DRAM 칩 내부의 MOS 트랜지스터의 문턱 전압(Threshold voltage)을 조절하고 DRAM 칩 내부의 누설 전류 발생을 억제하는 기능을 수행할 수 있다. RCD(300, Registering Clock Driver)는 반도체 메모리 컨트롤러(2000)로부터 전송되는 신호를 버퍼링(Buffering)하는 기능을 수행할 수 있다.
도 2는 일 실시예에 따른 전력 관리부를 구비한 반도체 메모리 디바이스를 설명하는 도면이다. 도시된 바와 같이, 반도체 메모리 디바이스(3000, Semiconductor memory device)는 반도체 메모리 컨트롤러(2000, Semiconductor memory controller)와, 반도체 메모리 컨트롤러로부터 전원전압을 공급 받아 전기적 동작을 수행하는 반도체 메모리 모듈(1000, Semiconductor memory module)을 포함할 수 있다.
반도체 메모리 컨트롤러(2000)는, 반도체 메모리 모듈에 전원전압을 공급하는 전원전압 공급부(2100, Source voltage supplier)와 전압 가변 명령 신호를 생성하여 반도체 메모리 모듈에 제공하는 전압 가변 명령부(2200, Voltage regulation command unit)를 포함할 수 있다.
반도체 메모리 모듈(1000)은 DRAM 칩 어레이(DRAM chips array, 100)와 DRAM 칩 어레이에 전원전압을 공급하는 전력 관리부(200, Power management unit)를 포함할 수 있다. 전력 관리부(200)는 PMIC(Power Management Integrated Circuit)에 응용 소프트웨어와 하드웨어의 조합으로 구현될 수 있다.
상기 전력 관리부(200)는, 반도체 메모리 컨트롤러의 전원전압 공급부(2100)로부터 전원전압을 공급 받아 기준 전압을 생성하는 기준 전압 생성부(210, Reference voltage generator), 반도체 메모리 컨트롤러의 전압 가변 명령부(2200)로부터 전압 가변 명령 신호를 수신하여 제어 신호를 생성하는 전압 가변 제어부(220, Voltage regulation control unit), 및 기준 전압 생성부(210)로부터 기준 전압을 공급 받아 DRAM 칩 어레이(100)에 공급하기 위한 다양한 내부 전압을 생성하되, 전압 가변 제어부(220)로부터 제어 신호를 수신하여 내부 전압을 가변하는 내부 전압 생성부(230, Internal voltage generator)를 포함할 수 있다. 전압 가변 제어부(220)가 생성하는 제어 신호는 스위칭 제어 신호로서 Up/down 또는 On/off 신호일 수 있다. 전압 가변 제어부(220)는 아날로그 방식으로 구현될 수도 있고 디지털 방식으로도 구현될 수도 있다. 내부 전압 생성부(230)는 복수개의 서브(Sub) 내부 전압 생성부로 구성되어 다양한 내부 전압을 생성할 수 있다. 도시된 바와 같이 복수개의 내부 전압 생성부(제1 ~ 제4의 내부 전압 생성부)는 기준 전압(Vref)을 기초로 각각 VrefP, VrefA, VrefQ, VrefPP의 내부 전압을 생성하여 직접 또는 간접적으로 DRAM 칩 어레이(100)에 공급할 수 있다.
또 다른 일 실시예에 따른 전력 관리부를 구비한 반도체 메모리 디바이스에 있어서, 상기 전력 관리부는, 내부 전압 생성부(230)로부터 내부 전압을 공급 받아 내부 전압을 안정화하여 DRAM 칩 어레이에 공급하는 내부 전압 구동부(240, Internal voltage generator)를 더 포함할 수 있다.
도 3은 실시예에 따른 전력 관리부의 회로도를 설명하는 도면이다. 도시된 바와 같이, 전력 관리부(200)은 기준 전압 생성부(210), 전압 가변 제어부(220), 내부 전압 생성부(231), 내부 전압 구동부(241)을 포함하여 구성될 수 있다. 내부 전압 생성부(231)와 내부 전압 구동부(241)는 편의상 도 2의 제2의 내부 전압 생성부(231)와 제2의 내부 전압 구동부(241)의 회로만을 설명한다. 내부 전압 생성부(231)는 전압 증폭기(Operational amplifier)가 구비되어 기준 전압을 증폭할 수 있다.
기준 전압 생성부(210)는 내부 전압 생성부(231)에 공급하는 기준 전압(예, 12V)을 생성할 수 있다. 내부 전압 생성부(231)는 기준 전압 생성부(210)로부터 기준 전압을 공급 받아 DRAM 칩 내부의 셀 어레이의 전원으로 사용되는 내부 전압 (VrefA)(예, 1.2V)을 생성하되, 전압 가변 제어부(220)로부터 제어 신호를 수신하여 아날로그 방식에 의해 내부 전압을 가변할 수 있다. 즉, VrefA = (1+R2/R1) * Vref의 수식으로 표현되어, VrefA는 R1의 저항값이 작아지거나 R2의 저항값이 커지면 VrefA가 커지고, 반대로 R1의 저항값이 높아지거나 R2의 저항값이 작아지면 VrefA가 작아지는 관계가 형성된다. 전압 가변 제어부(220)에서 출력되는 Down 제어 신호가 "High"일 경우 TR7(P-MOS 트랜지스터)이 "Off"가 되어 R2는 직렬로 연결된 TR1(P-MOS 트랜지스터), TR2(P-MOS 트랜지스터) 및 TR3(P-MOS 트랜지스터)의 저항값에 의해 결정된다. 반면에, Down 제어 신호가 "Low"일 경우 TR7(P-MOS 트랜지스터)이 "On"이 되고, 만일 직렬로 연결된 TR2, TR3의 저항값에 비해 TR7의 저항값이 휠씬 작아서 TR2, TR3의 저항이 무시될 수 있다고 가정할 경우, R2의 저항값은 TR1과 TR7의 저항값에 의해 결정이 된다. 따라서 TR7의 On/off에 의해 R2가 달라지며 R2의 저항값은 TR7이 "Off"일 경우 보다 "On"일 경우에 더 낮아지게 되어 VrefA를 작게 가변 제어 할 수 있다. 상부의 R2는 복수개의 P-MOS 트랜지스터의 조합으로 구성되고, 하부의 R1은 복수개의 N-MOS 트랜지스터의 조합으로 구성되는 것이 바람직하다.
마찬가지로 R1의 저항값을 결정하는 TR4(N-MOS 트랜지스터), TR5(N-MOS 트랜지스터), TR6(N-MOS 트랜지스터) 및 TR8(N-MOS 트랜지스터)에 대하여도 상기 원리와 동일하다. 즉, 전압 가변 제어부(220)에서 출력되는 Up 제어 신호가 "Low"일 경우 TR8이 "Off"가 되어 R1은 직렬로 연결된 TR4, TR5 및 TR6의 내부 저항값에 의해 결정된다. 반면에, Down 제어 신호가 "High"일 경우 TR8이 "On"이 되고, 만일 직렬로 연결된 TR4, TR5의 저항값에 비해 TR8의 저항값이 휠씬 작아서 TR4, TR5의 저항이 무시될 수 있다고 가정할 경우, R1의 저항값은 TR6과 TR8의 저항값에 의해 결정이 된다. 따라서 TR8의 On/off에 의해 R1은 달라지며 R1의 저항값은 TR8이 "Off"일 경우 보다 "On"일 경우에 더 낮아지게 되어 VrefA를 높게 가변 제어 할 수 있다. 이로 인해 4가지의 서로 다른 저항값이 표현되어 4가지 크기의 VrefA 이 출력되게 할 수 있다. VrefP, VrefQ, VrefPP도 마찬가지 맥락이다.
또 다른 일 실시예에 따른 내부 전압 생성부는 R1 및 R2 이외에도 R3 이상을 추가로 연결하여 더욱 다양한 내부 전압을 구현할 수 있다. R3는 R1과 같이 복수개의 P-MOS 트랜지스터의 조합으로 구성되는 것이 바람직하다.
이와 같은 원리를 이용하여 VDDA(VrefA) 뿐만 아니라, VDDP(VrefP), VDDQ(VrefQ), VPP(VrefPP), VBB(VrefB)에 대하여도 다양하게 가변된 전압을 생성할 수 있다. 이로 인해 DRAM 칩 어레이(예, DIMM)가 고신뢰성을 요구하는 서버용이나 고속 동작을 요구하는 게임용이나 저전력을 요구하는 모바일용으로 다양하게 사용될 경우에 내부 전압을 다양하게 가변하여 호환성을 높일 수 있으며, DRAM 칩 어레이가 동작 대기 상태에서는 내부 전압을 낮게 하여 소모 전력을 줄이고, 동작 시에는 내부 전압을 높게 하여 동작 스피드를 높일 수 있다.
또 다른 일 실시예에 따른 전력 관리부는, 내부 전압 생성부로부터 내부 전압을 공급 받아 내부 전압을 안정화하여 DRAM 칩 어레이에 공급하는 내부 전압 구동부(Internal voltage generator)를 더 포함할 수 있다. 내부 전압을 안정화한다는 의미는, Fluctuation을 제거하여 직류(DC) 특성을 강화하는 것을 의미할 수 있다.
또 다른 일 실시예에 따른 전력 관리부에 있어서, 내부 전압 생성부의 회로 구성은 도 3에 한정되지 않으며 다른 구성으로 표현될 수 있다.
도 4는 또 다른 일 실시예에 따른 전력 관리부 일부의 회로도를 설명하는 도면이다. 전력 관리부의 R2 및 R1 회로도는 도시된 바와 같이, 도 3과는 다르게 다양하게 구현될 수 있다.
내부 전압을 Down하기 위해 Down 제어 신호가"Low"일 경우 TR7이"On"이 되고, 만일 TR7의 내부 저항값이 무시될 정도로 작을 경우 R2는 도 4의 (a), (b), (c), (d), (e)와 같이 다양하게 구현될 수 있다. 즉, 도 4의 (a)에서 R2는 TR1의 내부 저항과 동일할 수 있고, 도 4의 (b)에서 R2는 TR2의 내부 저항과 동일할 수 있고, 도 4의 (c)에서 R2는 TR3의 내부 저항과 동일할 수 있고, 도 4의 (d)에서 R2는 TR1의 내부 저항과 TR2의 내부 저항의 합과 동일할 수 있고, 도 4의 (e)에서 R2는 TR2의 내부 저항과 TR3의 내부 저항의 합과 동일할 수 있다. 또한, R1의 경우에도 내부 전압을 Up하기 위해 Up 제어 신호를 이용하여 상기와 같은 제어 방법을 통해 다양한 저항값을 구현할 수 있다.
또 다른 일 실시예에 따른 내부 전압 생성부는 R1 및 R2 이외에도 R3 이상을 추가로 연결하여 더욱 다양한 내부 전압을 생성할 수 있다. 만일 R1, R2 및 R3가 연결되어 내부 전압 생성부를 구현한다면 하나의 서브 내부 전압 생성부는 8가지 크기의 내부 전압을 출력할 수 있다.
3000 : 반도체 메모리 디바이스
2000 : 반도체 메모리 컨트롤러
2100 : 전원전압 공급부
2200 : 전압 가변 명령부
1000 : 반도체 메모리 모듈
100 : DRAM 칩 어레이
200 : 전력 관리부
210 : 기준 전압 생성부
220 : 전압 가변 제어부
230 : 내부 전압 생성부
231 : 제2의 내부 전압 생성부
240 : 내부 전압 구동부
241 : 제2의 내부 전압 구동부
300 : RCD

Claims (4)

  1. 반도체 메모리 컨트롤러로부터 전원전압 및 전압 가변 명령 신호를 공급 받아 전기적 동작을 수행하는 반도체 메모리 모듈(Semiconductor memory module)에 있어서,
    DRAM 칩 어레이(DRAM chips array); 및
    DRAM 칩 어레이에 내부 전압을 공급하는 전력 관리부(Power management unit);를 포함하고,
    상기 전력 관리부는,
    반도체 메모리 컨트롤러의 전원전압 공급부로부터 전원전압을 공급 받아 기준 전압을 생성하는 기준 전압 생성부(Reference voltage generator);
    반도체 메모리 컨트롤러의 전압 가변 명령부로부터 전압 가변 명령 신호를 수신하여 제어 신호를 생성하는 전압 가변 제어부(Voltage regulation control unit); 및
    기준 전압 생성부로부터 기준 전압을 공급 받아, 복수개의 DRAM 칩 어레이 에 공급하기 위한 다양한 내부 전압을 생성하되, 전압 가변 제어부로부터 제어 신호를 수신하여 내부 전압을 가변하는 내부 전압 생성부(Internal voltage generator);
    를 포함하는 반도체 메모리 모듈.
  2. 제1항에 있어서,
    상기 전력 관리부는, 내부 전압 생성부로부터 내부 전압을 공급 받아 내부 전압을 안정화하여 DRAM 칩 어레이에 공급하는 내부 전압 구동부(Internal voltage generator); 를 더 포함하는 반도체 메모리 모듈.
  3. 반도체 메모리 컨트롤러와, 반도체 메모리 컨트롤러로부터 전원전압 및 전압 가변 명령 신호를 공급 받아 전기적 동작을 수행하는 반도체 메모리 모듈을 포함하는 반도체 메모리 디바이스(Semiconductor memory device)에 있어서,
    상기 반도체 메모리 컨트롤러는, 반도체 메모리 모듈에 전원전압을 공급하는 전원전압 공급부(Source voltage supplier)와 전압 가변 명령 신호를 생성하여 반도체 메모리 모듈에 제공하는 전압 가변 명령부(Voltage regulation command unit)를 포함하고,
    상기 반도체 메모리 모듈은 DRAM 칩 어레이(DRAM chips array)와 DRAM 칩 어레이에 전원전압을 공급하는 전력 관리부(Power management unit)를 포함하되,
    상기 전력 관리부는,
    반도체 메모리 컨트롤러의 전원전압 공급부로부터 전원전압을 공급 받아 기준 전압을 생성하는 기준 전압 생성부(Reference voltage generator);
    반도체 메모리 컨트롤러의 전압 가변 명령부로부터 전압 가변 명령 신호를 수신하여 제어 신호를 생성하는 전압 가변 제어부(Voltage regulation control unit); 및
    기준 전압 생성부로부터 기준 전압을 공급 받아 복수개의 DRAM 칩 어레이 에 공급하기 위한 다양한 내부 전압을 생성하되, 전압 가변 제어부로부터 제어 신호를 수신하여 내부 전압을 가변하는 내부 전압 생성부(Internal voltage generator);
    를 포함하는 반도체 메모리 디바이스.
  4. 제3항에 있어서,
    상기 전력 관리부는, 내부 전압 생성부로부터 내부 전압을 공급 받아 내부 전압을 안정화하여 DRAM 칩 어레이에 공급하는 내부 전압 구동부(Internal voltage generator); 를 더 포함하는 반도체 메모리 디바이스.
KR1020190011548A 2019-01-30 2019-01-30 전력 관리부를 구비한 반도체 메모리 모듈, 디바이스 KR102176939B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190011548A KR102176939B1 (ko) 2019-01-30 2019-01-30 전력 관리부를 구비한 반도체 메모리 모듈, 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190011548A KR102176939B1 (ko) 2019-01-30 2019-01-30 전력 관리부를 구비한 반도체 메모리 모듈, 디바이스

Publications (2)

Publication Number Publication Date
KR20200094274A KR20200094274A (ko) 2020-08-07
KR102176939B1 true KR102176939B1 (ko) 2020-11-10

Family

ID=72049714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190011548A KR102176939B1 (ko) 2019-01-30 2019-01-30 전력 관리부를 구비한 반도체 메모리 모듈, 디바이스

Country Status (1)

Country Link
KR (1) KR102176939B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100135097A1 (en) * 2008-12-03 2010-06-03 Dell Products, Lp System and Method for Supporting Standard and Voltage Optimized DIMMs

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008854A (ko) * 1991-10-16 1993-05-22 김광호 반도체 메모리의 내부전압공급장치
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100135097A1 (en) * 2008-12-03 2010-06-03 Dell Products, Lp System and Method for Supporting Standard and Voltage Optimized DIMMs

Also Published As

Publication number Publication date
KR20200094274A (ko) 2020-08-07

Similar Documents

Publication Publication Date Title
US11398258B2 (en) Multi-die module with low power operation
JP4901867B2 (ja) 高速メモリ用降圧コンバータ
US7417494B2 (en) Internal voltage generator
TWI632549B (zh) 電壓產生電路
US10825487B2 (en) Apparatuses and methods for generating a voltage in a memory
US20070280008A1 (en) Internal voltage generator for use in semiconductor memory device
US20090190414A1 (en) Semiconductor device
US8542036B2 (en) Transmitter having source follower voltage regulator
US20040013024A1 (en) Circuits for controlling internal power supply voltages provided to memory arrays based on requested operations and methods of operating
US20090231946A1 (en) Semiconductor memory device having column decoder
JP2004364254A (ja) リセット信号発生回路
KR100416792B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 발생방법
KR102176939B1 (ko) 전력 관리부를 구비한 반도체 메모리 모듈, 디바이스
US7706206B2 (en) Semiconductor integrated circuit
US9001610B2 (en) Semiconductor device generating internal voltage
KR100718046B1 (ko) 반도체 메모리 장치
JP2003132679A (ja) 半導体装置
JP4895867B2 (ja) 内部電圧発生回路
KR102457201B1 (ko) 전력 관리부를 구비한 반도체 메모리 디바이스
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
JP2008159169A (ja) 半導体記憶装置
KR20110066522A (ko) 내부전압발생회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant