CN1917370A - 能够利用抑制功率消耗的增加来提高操作速度的接收机 - Google Patents

能够利用抑制功率消耗的增加来提高操作速度的接收机 Download PDF

Info

Publication number
CN1917370A
CN1917370A CNA2006101108589A CN200610110858A CN1917370A CN 1917370 A CN1917370 A CN 1917370A CN A2006101108589 A CNA2006101108589 A CN A2006101108589A CN 200610110858 A CN200610110858 A CN 200610110858A CN 1917370 A CN1917370 A CN 1917370A
Authority
CN
China
Prior art keywords
noninvert
paraphase
signal
electric current
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101108589A
Other languages
English (en)
Other versions
CN1917370B (zh
Inventor
后藤正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1917370A publication Critical patent/CN1917370A/zh
Application granted granted Critical
Publication of CN1917370B publication Critical patent/CN1917370B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明涉及一种能够利用抑制功率消耗的增加来提高操作速度的接收机。通过信号接收电路以及反馈信号生成电路构成接收机，其中信号接收电路包括适于响应第一输入信号生成第一电流的第一放大器部分和适于响应第二输入信号生成第二电流的第二放大器部分，由此根据第一与第二电流差生成放大信号，而反馈信号生成电路适于根据所述放大信号生成反馈信号。根据该反馈信号确定第一与第二放大器部分的驱动能力。

Description

能够利用抑制功率消耗的增加来提高操作速度的接收机
技术领域
本发明涉及数据传输系统，包括发射机侧集成电路单元、接收机侧集成电路单元以及在其间连接的传输线，并且更具体地，涉及接收机侧集成电路单元的接收机。
背景技术
在计算机系统中通常使用低电压差分信号(LVDS)数据传输系统(参见：JP-2001-357961A，JP-2001-53598A & JP-2002-135339A)。
现有技术的数据传输系统通过发射机侧集成电路单元、接收机侧集成电路单元以及在其间连接的第一与第二传输线(参见：JP-2001-53598A的图1与6)构成。通过用于向第一与第二传输线发送在发射机侧内部电路中生成的输入信号的信号发射电路来形成发射机侧集成电路单元。另一方面，通过连接至第一与第二传输线的信号接收电路、向该信号接收电路提供偏置电压的偏置电路、以及用于生成输出信号并将其发送至接收机侧内部电路的输出电路来形成接收机侧集成电路单元的接收机。
通过串联的用于接收输入信号的第一与第二倒相器、连接在第一传输线与接地端子之间并且其栅极由第一倒相器的输出信号控制的n-沟道MOS晶体管、以及连接在第二传输线与接地端子之间并且其栅极由第二倒相器的输出信号控制的n-沟道MOS晶体管来构成信号发送电路。
当输入信号处于高电平时，第一传输线处于高阻(HZ)状态并且第二传输线处于0V。另一方面，当输入信号处于低电平时，第一传输线处于0V，而第二传输线处于HZ状态。
从而，信号发送电路根据输入信号生成LVDS信号，并将它们分别发送至第一与第二传输线。
另一方面，在接收机侧集成电路单元的接收机中，通过非倒相放大信号生成电路、倒相放大信号生成电路以及恒流源电路构成信号接收电路，其中非倒相放大信号生成电路连接至第一与第二传输线，用于差分放大第二与第一传输线的信号，以生成非倒相放大信号；倒相放大信号生成电路连接至第一与第二传输线，用于差分放大第一与第二传输线的信号，以生成倒相放大信号；并且恒流源电路连接至第一与第二传输线。
非倒相放大信号生成电路的元件与倒相放大信号生成电路的元件对称。
通过当作放大器的第一与第二n-沟道MOS晶体管以及当作第一电流镜电路的p-沟道MOS晶体管形成非倒相放大信号生成电路，其中所述第一电流镜电路连接至该第一与第二n-沟道MOS晶体管。向第一与第二n-沟道MOS晶体管的栅极施加偏置电压。
通过当作放大器的第三与第四n-沟道MOS晶体管以及当作第二电流镜电路的第三与第四p-沟道MOS晶体管形成倒相放大信号生成电路，其中所述第二电流镜电路连接至该第三与第四n-沟道MOS晶体管。向第三与第四n-沟道MOS晶体管的栅极施加偏置电压。
后面将解释上述现有技术的数据传输系统。
发明内容
然而，在上述接收机侧集成电路电路的接收机中，因为由一个n-沟道MOS晶体管形成的每一放大器都具有非常小的驱动能力，所以该接收机侧集成电路单元的接收机不能以高速度操作。
为了提高接收机侧集成电路的接收机的操作速度，可以增大由一个n-沟道MOS晶体管形成的每一放大器的驱动能力，以增大流过放大器的电流。然而在这种情况下，功率消耗增大。注意，在没有时钟信号的数据传输的稳定状态下，即使当第一与第二传输线的信号没有改变时，由于两个n-沟道MOS晶体管总是深度导通，所以流经每个均由一个n-沟道MOS晶体管形成的各放大器的总电流增大。从而，需要在操作速度与功率消耗之间进行折中。
根据本发明，通过信号接收电路以及反馈信号生成电路构成接收机，其中信号接收电路包括：适于响应第一输入信号以生成第一电流的第一放大器部分、和适于响应第二输入信号以生成第二电流的第二放大器部分，从而根据第一与第二电流之间的差生成放大信号；而反馈信号生成电路适于根据所述放大信号生成反馈信号。根据该反馈信号来确定第一与第二放大器部分的驱动能力。
附图说明
当与现有技术比较时，通过下述说明并参考附图，将更加清楚地理解本发明，其中：
图1是表示现有技术的数据传输系统的电路框图；
图2是图1的信号发送电路的详细电路图；
图3A和3B是解释图2的信号发送电路操作的电路图；
图4是接收机，即图1的信号接收电路、偏置电路以及输出电路的详细电路图；
图5是表示包括根据本发明的接收机第一实施例的数据传输系统的电路框图；
图6是接收机，即图5的信号接收电路、偏置电路、输出电路、反馈信号生成电路的详细电路图；
图7A、7B和7C是解释图6的接收机操作的电路图；
图8A和8B是表示图6的接收机的变型的电路图；
图9是表示包括根据本发明的接收机的第二实施例的数据传输系统的电路框图；
图10是接收机，即图5的信号接收电路、偏置电路、输出电路以及反馈信号生成电路的详细电路图；
图11A、11B和11C是解释图10的接收机操作的电路图；以及
图12A和12B是表示图10的接收机的变型的电路图。
具体实施方式
在说明优选实施例之前，将参考图1、2和3解释现有技术的数据传输系统(参见：JP-2001-53598A的图1和6)。
在图1中，该图表示现有技术的数据传输系统，此数据传输系统由发射机侧集成电路单元1、接收机侧集成电路单元2以及连接在发射机侧集成电路单元1与接收机侧集成电路单元2之间的传输线3-1和3-2构成。发射机侧集成电路单元1由向传输线3-1和3-2发送在发射机侧集成电路单元1的内部电路中生成的输入信号IN的信号发送电路10形成。另一方面，接收机侧集成电路单元2的接收机由连接至传输线3-1和3-2的信号接收电路21、向信号接收电路21提供偏置电压VB的偏置电路22以及连接至信号接收电路21以生成输出信号OUT并将该输出信号OUT发送至接收机侧集成电路单元2的内部电路(未示出)的输出电路23构成。
在图2中，该图是图1的信号发送电路10的详细电路图，通过用于接收输入信号IN的串联的倒相器11与12、连接在传输线3-1与接地端子GND之间并且其栅极由倒相器11的输出信号控制的n-沟道MOS晶体管13、以及连接在传输线3-2与接地端子GND之间并且其栅极由倒相器12的输出信号控制的n-沟道MOS晶体管14构造信号发送电路10。
如图3A所示，该图表示第一稳定状态，当输入信号IN处于高电平时，倒相器11的输出信号处于低电平(＝0V)以截止MOS晶体管13，因此传输线3-1处于高阻(HZ)状态。另外，倒相器12的输出信号处于高电平，以导通MOS晶体管14，因此传输线3-2处于0V。
另一方面，如图3B所示，该图表示第二稳定状态，当输入信号IN处于低电平(＝0V)时，倒相器11的输出信号处于高电平，以导通MOS晶体管13，因此传输线3-1处于0V。另外，倒相器12的输出信号处于低电平(＝0V)，以截止MOS晶体管14，因此传输线3-2处于HZ状态。
在从第一稳定状态到第二稳定状态或者相反的瞬时状态中，传输线3-1从HZ状态至0V状态或者相反，而传输线3-2从0V状态到HZ状态或者相反。
从而，信号发送电路10根据在其内部电路中生成的输入信号IN分别在传输线3-1和3-2生成输入信号I1和I2。
在图4中，该图是接收机，即图1的信号接收电路21、偏置电路22以及输出电路23的详细电路图，信号接收电路21通过接收偏置电路22的偏置电压VB来放大传输线3-1和3-2的输入信号I1和I2，以生成非倒相放大信号S+和倒相放大信号S-，并且输出电路23使非倒相放大信号S+和倒相放大信号S-形成波形，以生成输出信号OUT。
通过非倒相放大信号生成电路211、倒相放大信号生成电路212以及恒流源电路213构成信号接收电路21，其中非倒相放大信号生成电路211连接在电源端子VDD和分别连接至传输线3-1和3-2的第一与第二输入信号接收节点N1与N2之间，用于差分放大输入信号I2和I1，以生成非倒相放大信号S+；倒相放大信号生成电路212连接在电源端子VDD和分别连接至传输线3-1和3-2的节点N1与N2之间，用于差分放大输入信号I2和I1，以生成倒相放大信号S-；并且恒流源电路213连接在节点N1与N2和接地端子GND之间。
非倒相放大信号生成电路211的元件与倒相放大信号生成电路212的元件对称。
通过源极分别连接至节点N1和N2的当作放大器的n-沟道MOS晶体管2111以及2112、连接在电源端子VDD和n-沟道MOS晶体管2111的漏极之间的p-沟道MOS晶体管2113、以及连接在电源端子VDD和n-沟道MOS晶体管2112的漏极之间的p-沟道MOS晶体管2114形成非倒相放大信号生成电路211。将偏置电压VB施加至n-沟道MOS晶体管2111和2112的栅极。p-沟道MOS晶体管2113和2114的栅极彼此连接，并且连接至p-沟道MOS晶体管2113的漏极，从而形成带有参考电流输入节点N3和镜像电流输出节点N4的电流镜电路，用于生成非倒相放大信号S+。
通过源极分别连接至节点N2和N1的当作放大器的n-沟道MOS晶体管2121以及2122、连接在电源端子VDD和n-沟道MOS晶体管2121的漏极之间的p-沟道MOS晶体管2123以及连接在电源端子VDD和n-沟道MOS晶体管2122的漏极之间的p-沟道MOS晶体管2124形成倒相放大信号生成电路212。将偏置电压VB施加至n-沟道MOS晶体管2121和2122的栅极。p-沟道MOS晶体管2123和2124的栅极彼此连接，并且连接至p-沟道MOS晶体管2123的漏极，从而形成带有参考电流输入节点N5和镜像电流输出节点N6的电流镜电路，用于生成非倒相放大信号S-。
通过连接在节点N1和接地端子GND之间的n-沟道MOS晶体管2131、连接在节点N2和接地端子GND之间的n-沟道MOS晶体管2132形成恒流源电路213。将偏置电压VB施加给n-沟道MOS晶体管2131、2132的栅极，因此n-沟道MOS晶体管2131和2132的每一个充当恒流源。
通过恒流源221和在电源端子VDD和接地端子GND之间连接的漏-栅相连n-沟道MOS晶体管222来构造偏置电路22。恒流源221和n-沟道MOS晶体管之间的节点N7生成提供至晶体管2111、2112、2121、2122、2131和2132的栅极的偏置电源VB。
通过由相互耦合的NAND电路2311与2312以及倒相器232形成的锁存电路231构造输出电路23。在这种情况下，信号接收电路21的非倒相放大信号S+被提供至NAND电路2311的一个输入端，并且信号接收电路21的倒相放大信号S-被提供至NAND电路2312的一个输入端。因此，当非倒相放大信号S+高且倒相放大信号S-低时，输出信号OUT高。另一方面，当非倒相放大信号S+低且倒相放大信号S-高时，输出信号OUT低。
通常，在信号接收电路21中，n-沟道MOS晶体管2111、2112、2121、2122、2131和2132具有非常小的驱动能力。
下面解释接收机侧集成电路单元2的接收机的操作。
在信号发送电路10的第一稳定状态下，其中输入信号IN高，如图3A所示，传输线3-1处于HZ状态，而传输线3-2处于0V，因此节点N1和N2的电压分别约为0.2V和0V。因此在非倒相放大信号生成电路211中，n-沟道MOS晶体管2112被深度导通(deeply turned ON)，而n-沟道MOS晶体管2111被浅导通(shallowly turned ON)。结果，相对较小的电流流经n-沟道MOS晶体管2111以及电流镜电路的p-沟道MOS晶体管2113和2114。在这种情况下，由于相对较大的电流仅流经n-沟道MOS晶体管2112，因而节点N4的低电平信号作为非倒相放大信号S+被提供至输出电路23的锁存电路231，这是由于流经p-沟道MOS晶体管2114的相对较小的电流造成的。换言之，通过对节点N2和N1之间非常小的电压差(＝0V-0.2V)进行放大来获得这样的低电平信号。另外，在倒相放大信号生成电路212中，n-沟道MOS晶体管2121深度导通，而n-沟道MOS晶体管2122浅导通。结果，相对较大的电流流经n-沟道MOS晶体管2121以及电流镜电路的p-沟道MOS晶体管2123和2124。在这种情况下，由于相对较小的电流仅流经n-沟道MOS晶体管2122，因而节点N6的高电平信号作为倒相放大信号S-被提供至输出电路23的锁存电路232，这是由于流经p-沟道MOS晶体管2124的相对较大的电流造成的。换言之，通过对节点N1和N2之间非常小的电压差(＝0.2V-0V)进行放大来获得这样的高电平信号。
注意，由于传输线3-1处于HZ状态，那么流经n-沟道MOS晶体管2111和2122的总的相对较小的电流流经恒流源电路213的n-沟道MOS晶体管2131。
在信号发送电路10的第二稳定状态下，其中输入信号IN为低，如图3A所示，传输线3-1处于0V，而传输线3-2处于HZ状态，因此节点N1和N2的电压分别约为0V和0.2V。因此在非倒相放大信号生成电路211中，n-沟道MOS晶体管2111被深度导通，而n-沟道MOS晶体管2112被浅导通。结果，相对较大的电流流经n-沟道MOS晶体管2111以及电流镜电路的p-沟道MOS晶体管2113和2114。在这种情况下，由于相对较小的电流仅流经n-沟道MOS晶体管2112，因而节点N4的高电平信号作为非倒相放大信号S+被提供至输出电路23的锁存电路231，这是由于流经p-沟道MOS晶体管2114的相对较大的电流造成的。换言之，通过对节点N2和N1之间非常小的电压差(＝0.2V-0V)进行放大来获得这样的高电平信号。另外，在倒相放大信号生成电路212中，n-沟道MOS晶体管2122深度导通，而n-沟道MOS晶体管2121浅导通。结果，相对较小的电流流经n-沟道MOS晶体管2121以及电流镜电路的p-沟道MOS晶体管2123和2124。在这种情况下，由于相对较大的电流仅流经n-沟道MOS晶体管2122，因而节点N6的低电平信号作为倒相放大信号S-被提供至输出电路23的锁存电路232，这是由于流经p-沟道MOS晶体管2124的较小电流造成的。换言之，通过对节点N1和N2之间非常小的电压差(＝0V-0.2V)进行放大来获得这样的低电平信号。
注意，由于传输线3-2处于HZ状态，那么流经n-沟道MOS晶体管2111和2122的总的相对较小的电流流经恒流源电路213的n-沟道MOS晶体管2132。
从而在图4的接收机侧集成电路单元2的接收机中，由于功率消耗取决于深度导通的n-沟道MOS晶体管2111、2112、2121以及2122中的两个，如果n-沟道MOS晶体管2111、2112、2121以及2122的驱动能力非常小，那么功率消耗可以降低。
然而，在图4的接收机侧集成电路单元2的接收机中，由于n-沟道MOS晶体管2111、2112、2121以及2122具有非常小的驱动能力，那么电流镜电路输出节点N4和N6的电压不能高速变化，这意味着接收机侧集成电路单元2的接收机不能高速操作。
为了增加图4的接收机侧集成电路单元2的接收机的操作速度，可以增大n-沟道MOS晶体管2111、2112、2121以及2122的驱动能力，以增大流经它们的电流。然而在这种情况下，功率消耗增大。注意，在没有时钟信号的数据发送的稳定状态下，甚至当输入信号IN，即输入信号I1与I2没有如图3A或3B所示变化时，由于n-沟道MOS晶体管2111、2112、2121以及2122中的两个总是深度导通，那么流经n-沟道MOS晶体管2111、2112、2121以及2122的总电流增大。从而，在操作速度与功率消耗间存在折中。
在图5中，该图表示包括根据本发明的接收机系统的第一实施例的数据传输，图1的信号接收电路21被替换为信号接收电路21A，并且向图1的接收机侧集成电路2的接收机增加反馈信号生成电路24。该反馈信号生成电路24根据输出电路23的输出信号OUT生成非倒相反馈信号OUT+以及倒相反馈信号OUT-，并且将它们发送至信号接收电路21A。
图6是接收机，即图5的信号接收电路21A、偏置电路22、输出电路23以及反馈信号生成电路24的详细电路图。
在信号接收电路21A中，图4的非倒相放大信号生成电路211和倒相放大信号生成电路212分别由非倒相放大信号生成电路211A和倒相放大信号生成电路212A代替。
在非倒相放大信号生成电路211A中，向图4的非倒相放大信号生成电路211增加一系列作为放大器的n-沟道MOS晶体管2111A-1和作为开关的n-沟道MOS晶体管2111A-2，并将它们与n-沟道MOS晶体管2111并联，即在节点N3与N1之间。也就是，向n-沟道MOS晶体管2111A-1的栅极施加偏置电压VB，因此n-沟道MOS晶体管2111A-1按照与n-沟道MOS晶体管2111相同的方式作为放大器。另一方面，向作为开关的n-沟道MOS晶体管2111A-2的栅极施加倒相反馈信号OUT-。因此，当倒相反馈信号OUT-为高，以导通n-沟道MOS晶体管2111A-2时，n-沟道MOS晶体管2111与2111A-1作为一个放大器。另一方面，当倒相反馈信号OUT-为低，以截止n-沟道MOS晶体管2111A-2时，n-沟道MOS晶体管2111作为一个放大器。
另外，在非倒相放大信号生成电路211A中，向图4的非倒相放大信号生成电路211增加一系列作为放大器的n-沟道MOS晶体管2112A-1和作为开关的n-沟道MOS晶体管2112A-2，并将它们与n-沟道MOS晶体管2112并联，即在节点N4与N2之间。也就是，向n-沟道MOS晶体管2112A-1的栅极施加偏置电压VB，因此n-沟道MOS晶体管2112A-1按照与n-沟道MOS晶体管2112相同的方式作为放大器。另一方面，向作为开关的n-沟道MOS晶体管2112A-2的栅极施加非倒相反馈信号OUT+。因此，当非倒相反馈信号OUT+为高，以导通n-沟道MOS晶体管2112A-2时，n-沟道MOS晶体管2112与2112A-1作为一个放大器。另一方面，当非倒相反馈信号OUT+为低，以截止n-沟道MOS晶体管2112A-2时，n-沟道MOS晶体管2112作为一个放大器。
类似地，在倒相放大信号生成电路212A中，向图4的非倒相放大信号生成电路212增加一系列作为放大器的n-沟道MOS晶体管2121A-1和作为开关的n-沟道MOS晶体管2121A-2，并将它们与n-沟道MOS晶体管2121并联，即在节点N5与N2之间。也就是，向n-沟道MOS晶体管2121A-1的栅极施加偏置电压VB，因此n-沟道MOS晶体管2121A-1按照与n-沟道MOS晶体管2121相同的方式作为放大器。另一方面，向作为开关的n-沟道MOS晶体管2121A-2的栅极施加非倒相反馈信号OUT+。因此，当非倒相反馈信号OUT+为高，以导通n-沟道MOS晶体管2121A-2时，n-沟道MOS晶体管2121与2121A-1作为一个放大器。另一方面，当非倒相反馈信号OUT+为低，以截止n-沟道MOS晶体管2121A-2时，n-沟道MOS晶体管2121作为一个放大器。
另外，在非倒相放大信号生成电路212A中，向图4的非倒相放大信号生成电路212增加一系列作为放大器的n-沟道MOS晶体管2122A-1和作为开关的n-沟道MOS晶体管2122A-2，并将它们与n-沟道MOS晶体管2122并联，即在节点N6与N1之间。也就是，向n-沟道MOS晶体管2122A-1的栅极施加偏置电压VB，因此n-沟道MOS晶体管2122A-1按照与n-沟道MOS晶体管2122相同的方式作为放大器。另一方面，向作为开关的n-沟道MOS晶体管2122A-2的栅极施加倒相反馈信号OUT-。因此，当倒相反馈信号OUT-为高，以导通n-沟道MOS晶体管2122A-2时，n-沟道MOS晶体管2122与2122A-1作为一个放大器。另一方面，当倒相反馈信号OUT-为低，以截止n-沟道MOS晶体管2122A-2时，n-沟道MOS晶体管2122作为一个放大器。
在图6的反馈信号生成电路24中，将两个倒相器241和242串联至输出电路23的输出端。也就是，反馈信号生成电路24生成从其倒相器242和241根据输出电路23的输出信号OUT分别生成非倒相反馈信号OUT+和倒相反馈信号OUT-。
下面参考图7A，7B和7C解释图6的接收机侧集成电路单元2的接收机的操作。这里，图7A表示如图3A所示的发射机电路10的输入信号IN为高的稳定状态，图7B表示发射机电路10的输入信号IN从图3A所示的高电平向图3B所示的低电平转换的瞬时状态，并且图7C表示如图3B所示的发射机电路10的输入信号IN为低的稳定状态。
首先参考图7A，在输入信号IN为高(图3A所示)的发射机电路10的第一稳定状态下，传输线3-1处于HZ状态，并且传输线3-2处于0V，因此节点N1和N2的电压分别约为0.2V和0V。此时可以确定，非倒相放大信号S+为低，而倒相放大信号S-为高，因此输出信号OUT为低。因此，非倒相反馈信号OUT+为低，而倒相反馈信号OUT-为高。结果，在非倒相放大信号生成电路211A中，n-沟道MOS晶体管2111A-2导通，因此n-沟道MOS晶体管2111和2111A-1作为一个放大器，它的驱动能力约为n-沟道MOS晶体管2111驱动能力的两倍，同时n-沟道MOS晶体管2112A-2截止，因此n-沟道MOS晶体管2112A-1无效。另外，在倒相放大信号生成电路212A中，n-沟道MOS晶体管2122A-2导通，因此n-沟道MOS晶体管2122和2122A-1作为一个放大器，它的驱动能力约为n-沟道MOS晶体管2121驱动能力的两倍，同时n-沟道MOS晶体管2121A-2截止，因此n-沟道MOS晶体管2121A-1无效。
因此，在非倒相放大信号生成电路211A中，n-沟道MOS晶体管2112被深度导通，而n-沟道MOS晶体管2111和2111A-1被浅导通。结果，由“i”表示的相对较小电流流经n-沟道MOS晶体管2111和2111A-1以及电流镜电路的p-沟道MOS晶体管2113和2114。在这种情况下，由于由“I”表示的相对较大电流仅流经n-沟道MOS晶体管2112，因而节点N4的低电平信号作为非倒相放大信号S+被提供至输出电路23的锁存电路231，这是由于流经p-沟道MOS晶体管2114的较小电流造成的。换言之，通过对节点N2和N1之间非常小的电压差(＝0V-0.2V)进行放大来获得这样的低电平信号。另外，在倒相放大信号生成电路212A中，n-沟道MOS晶体管2121深度导通，而n-沟道MOS晶体管2122和2122A-1浅导通。结果，由“I”表示的相对较大电流流经n-沟道MOS晶体管2121以及电流镜电路的p-沟道MOS晶体管2123和2124。在这种情况下，由于由“i”表示的相对较小电流仅流经n-沟道MOS晶体管2122和2122A-1，因而节点N6的高电平信号作为倒相放大信号S-被提供至输出电路23的锁存电路232，这是由于流经p-沟道MOS晶体管2124的相对较大电流造成的。换言之，通过对节点N1和N2之间非常小的电压差(＝0.2V-0V)进行放大来获得这样的高电平信号。
注意，由于传输线3-1处于HZ状态，那么流经n-沟道MOS晶体管2111，2111A-1，2121和2121A-1的总的相对较小电流“2i”流经恒流源电路213的n-沟道MOS晶体管2131。
从而在图7A中，即使当由两个n-沟道MOS晶体管2111和2111A-1形成的放大器具有相当高的驱动能力并且由两个n-沟道MOS晶体管2122和2122A-1形成的放大器也具有相当高的驱动能力时，由于这些高驱动能力的放大器被浅导通，因而功率消耗与图4的接收机相比增加得并不是很多。
下面参考图7B，在输入信号IN从高到低切换(如图3B所示)的发射机电路10瞬时状态中，传输线3-1处于0V并且传输线3-2处于HZ状态，因此节点N1和N2的电压分别约为0V和0.2V。即使在这个时候，非倒相反馈信号OUT+仍然为低，并且倒相反馈信号OUT-仍然为高。也就是，在非倒相放大信号生成电路211A中，n-沟道MOS晶体管2111A-2导通，因此n-沟道MOS晶体管2111和2111A-1作为一个放大器，它的驱动能力约为n-沟道MOS晶体管2111驱动能力的两倍，同时n-沟道MOS晶体管2112A-2截止，因此n-沟道MOS晶体管2112A-1无效。另外，在倒相放大信号生成电路212A中，n-沟道MOS晶体管2122A-2导通，因此n-沟道MOS晶体管2122和2122A-1作为一个放大器，它的驱动能力约为n-沟道MOS晶体管2121驱动能力的两倍，同时n-沟道MOS晶体管2121A-2截止，因此n-沟道MOS晶体管2121A-1无效。
因此，在非倒相放大信号生成电路211A中，n-沟道MOS晶体管2111和2111A-1被深度导通，而n-沟道MOS晶体管2112被浅导通。结果，由“2I”表示的相当大电流流经n-沟道MOS晶体管2111和2111A-1以及电流镜电路的p-沟道MOS晶体管2113和2114。在这种情况下，由于由“i”表示的相对较小的电流仅流经n-沟道MOS晶体管2112，因而节点N4的低电平信号被快速切换至高电平信号，并且该高电平信号作为非倒相放大信号S+被提供至输出电路23的锁存电路231，这是由于流经p-沟道MOS晶体管2112的相对较小的电流造成的。换言之，通过对节点N2和N1之间非常小的电压差(＝0V-0.2V)进行快速放大来获得这样的高电平信号。另外，在倒相放大信号生成电路212A中，n-沟道MOS晶体管2122和2122A-1深度导通，而n-沟道MOS晶体管2121浅导通。结果，由“i”表示的相对较小的电流流经n-沟道MOS晶体管2121以及电流镜电路的p-沟道MOS晶体管2123和2124。在这种情况下，由于由“i”表示的较小电流流经n-沟道MOS晶体管2124，因而节点N6的高电平信号被快速切换至低电平信号，并且该低电平信号作为倒相放大信号S-被提供至输出电路23的锁存电路232，这是由于流经p-沟道MOS晶体管2124的相对较小的电流造成的。换言之，通过对节点N1和N2之间非常小的电压差(＝0.2V-0V)进行快速放大来获得这样的低电平信号。
注意，由于传输线3-2处于HZ状态，那么流经n-沟道MOS晶体管2112和2121的总的相对较小的电流“2i”流经恒流源电路213的n-沟道MOS晶体管2132。
从而在图7B中，由两个n-沟道MOS晶体管2111和2111A-1形成的放大器具有相当高的驱动能力并且由两个n-沟道MOS晶体管2121和2121A-1形成的放大器也具有相当高的驱动能力，并且这些高驱动能力的放大器被深导通。结果，尽管与图4的接收机相比功率消耗增加很多，但是可以快速切换非倒相放大信号S+和倒相放大信号S-，以获得高速操作。
最后参考图7C，在输入信号IN为低(图3B所示)的发射机电路10的第二稳定状态下，传输线3-1处于0V，并且传输线3-2处于HZ状态，因此节点N1和N2的电压分别约为0V和0.2V。此时，非倒相放大信号S+为高，而倒相放大信号S-为低，因此输出信号OUT为高。因此，非倒相反馈信号OUT+为高，而倒相反馈信号OUT-为低。结果，在非倒相放大信号生成电路211A中，n-沟道MOS晶体管2112A-2导通，因此n-沟道MOS晶体管2112和2112A-1作为一个放大器，它的驱动能力约为n-沟道MOS晶体管2112驱动能力的两倍，同时n-沟道MOS晶体管2111A-2截止，因此n-沟道MOS晶体管2111A-1无效。另外，在倒相放大信号生成电路212A中，n-沟道MOS晶体管2121A-2导通，因此n-沟道MOS晶体管2121和2121A-1作为一个放大器，它的驱动能力约为n-沟道MOS晶体管2121驱动能力的两倍，同时n-沟道MOS晶体管2122A-2截止，因此n-沟道MOS晶体管2112A-1无效。
因此，在非倒相放大信号生成电路211A中，n-沟道MOS晶体管2111被深度导通，而n-沟道MOS晶体管2112和2112A-1被浅导通。结果，由“I”表示的相对较大的电流流经n-沟道MOS晶体管2111和2111A-1以及电流镜电路的p-沟道MOS晶体管2113和2114。在这种情况下，由于由“i”表示的相对较小的电流仅流经n-沟道MOS晶体管2112，因而节点N4的高电平信号作为非倒相放大信号S+被提供至输出电路23的锁存电路231，这是由于流经p-沟道MOS晶体管2114的相对较大的电流造成的。换言之，通过对节点N2和N1之间非常小的电压差(＝0.2V-0V)进行放大来获得这样的高电平信号。另外，在倒相放大信号生成电路212A中，n-沟道MOS晶体管2122深度导通，而n-沟道MOS晶体管2121和2121A-1浅导通。结果，由“i”表示的相对较小的电流流经n-沟道MOS晶体管2121和2121A-1以及电流镜电路的p-沟道MOS晶体管2123和2124。在这种情况下，由于由“I”表示的相对较大的电流仅流经n-沟道MOS晶体管2122，因而节点N6的低电平信号作为倒相放大信号S-被提供至输出电路23的锁存电路232，这是由于流经p-沟道MOS晶体管2124的相对较小的电流造成的。换言之，通过对节点N1和N2之间非常小的电压差(＝0V-0.2V)进行放大来获得这样的低电平信号。
注意，由于传输线3-2处于HZ状态，那么流经n-沟道MOS晶体管2112、2112A-1、2121和2121A-1的总的相对较小的电流“2i”流经恒流源电路213的n-沟道MOS晶体管2132。
从而在图7C中，即使当由两个n-沟道MOS晶体管2111和2111A-1形成的放大器具有相当高的驱动能力并且由两个n-沟道MOS晶体管2121和2121A-1形成的放大器也具有相当高的驱动能力时，由于这些高驱动能力的放大器被浅导通，因而功率消耗与图4的接收机相比增加得并不是很多。
从而在第一实施例中，接收机的操作可处于高速度。在这种情况下，尽管仅在瞬时状态中很大地增加了功率消耗，但在稳定状态下可抑制功率消耗的增加，因此可以抑制整体功率消耗的增加。
如图8A所示，可以省略非倒相放大信号生成电路211A和倒相放大信号生成电路212A之一。例如，省略图6的倒相放大信号生成电路212A。在这种情况下，通过倒相器231’，而不是图6的锁存电路231来构造输出电路23。另外，输出电路23可与反馈信号生成电路24合并。注意，如果省略图6的非倒相放大信号生成电路211A，那么也省略了倒相器231。
如图8B所示，还可以省略恒流源电路213。在这种情况下，如果n-沟道MOS晶体管2111、2111A-1、2112以及2112A-1连接至HZ状态传输线，则没有流经它们的相对较小的电流。也就是，恒流源电路213不是必要的。
在图9中，该图表示包括根据本发明的接收机系统第二实施例的数据传输系统，图1的信号接收电路21被替换为信号接收电路21B，并且图1的偏置电路22被替换为两个偏置电路22-1和22-2，以分别生成不同的偏置电压VB1和VB2。另外，向图1的接收机侧集成电路2的接收机增加图5的反馈信号生成电路24。在这种情况下，该反馈信号生成电路24向偏置电路22-2和22-1，而不是信号接收电路21B，分别发送非倒相反馈信号OUT+以及倒相反馈信号OUT-。
图10是接收机，即图9的信号接收电路21B、偏置电路22-1和22-2、输出电路23以及反馈信号生成电路24的详细电路图.
在信号接收电路21B中，图4的非倒相放大信号生成电路211和倒相放大信号生成电路212分别替换为非倒相放大信号生成电路211B和倒相放大信号生成电路212B。
另外，在信号接收电路21B中，向n-沟道MOS晶体管2111，2122以及2131的栅极施加偏置电压VB1，同时向n-沟道MOS晶体管2112，2121和2132的栅极施加偏置电压VB2。
通过彼此并联的恒流源2211和辅助恒流源2212，以及与恒流源2211和辅助恒流源2212串联的漏-栅相连n-沟道MOS晶体管2213构造偏置电路22-1。通过倒相反馈信号OUT-接通或关断辅助恒流源2212，因此在恒流源2211和2212以及漏-栅相连n-沟道MOS晶体管2213之间的节点N8生成偏置电压VB1。
类似地，通过彼此并联的恒流源2221和辅助恒流源2222，以及与恒流源2221和辅助恒流源2222串联的漏-栅相连n-沟道MOS晶体管2223构造偏置电路22-2。通过非倒相反馈信号OUT+接通或关断辅助恒流源2222，因此在恒流源2221和2222以及漏-栅相连n-沟道MOS晶体管2223之间的节点N9生成偏置电压VB2。
下面参考图11A，11B和11C解释图10的接收机侧集成电路单元2的接收机的操作。这里，图11A表示如图3A所示的发射机电路10的输入信号IN为高的稳定状态，图11B表示发射机电路10的输入信号IN从图3A所示的高电平向图3B所示的低电平转换的瞬时状态，并且图11C表示如图3B所示的发射机电路10的输入信号IN为低的稳定状态。
首先参考图11A，在输入信号IN为高(图3A所示)的发射机电路10的第一稳定状态下，传输线3-1处于HZ状态，并且传输线3-2处于0V，因此节点N1和N2的电压分别约为0.2V和0V。此时可以确定，非倒相放大信号S+为低，而倒相放大信号S-为高，因此输出信号OUT为低。因此，非倒相反馈信号OUT+为低，而倒相反馈信号OUT-为高。结果，在偏置电路22-1中，辅助恒流源2212导通以增加偏置电压VB1，因此n-沟道MOS晶体管2111和2122具有高的驱动能力。另外，在偏置电路22-2中，辅助恒流源2222关断，不增加偏置电压VB2，因此n-沟道MOS晶体管2112和2121具有低的驱动能力。
因此，在非倒相放大信号生成电路211B中，n-沟道MOS晶体管2112被深度导通，而n-沟道MOS晶体管2111被浅导通。结果，由“i”表示的相对较小的电流流经n-沟道MOS晶体管2111以及电流镜电路的p-沟道MOS晶体管2113和2114。在这种情况下，由于由“I”表示的相对较大的电流仅流经n-沟道MOS晶体管2112，因而节点N4的低电平信号作为非倒相放大信号S+被提供至输出电路23的锁存电路231，这是由于流经p-沟道MOS晶体管2114的相对较小的电流造成的。换言之，通过对节点N2和N1之间非常小的电压差(＝0V-0.2V)进行放大来获得这样的低电平信号。另外，在倒相放大信号生成电路212B中，n-沟道MOS晶体管2121深度导通，而n-沟道MOS晶体管2122浅导通。结果，由“I”表示的相对较大的电流流经n-沟道MOS晶体管2121以及电流镜电路的p-沟道MOS晶体管2123和2124。在这种情况下，由于由“i”表示的相对较小的电流仅流经n-沟道MOS晶体管2122，因而节点N6的高电平信号作为倒相放大信号S-被提供至输出电路23的锁存电路232，这是由于流经p-沟道MOS晶体管2124的相对较大的电流造成的。换言之，通过对节点N1和N2之间非常小的电压差(＝0.2V-0V)进行放大来获得这样的高电平信号。
注意，由于传输线3-1处于HZ状态，那么流经n-沟道MOS晶体管2111和2121的总的相对较小的电流“2i”流经恒流源电路213的n-沟道MOS晶体管2131。
从而在图11A中，即使当两个n-沟道MOS晶体管2111和2122具有相当高的驱动能力时，由于这些高驱动能力的放大器被浅导通，因而功率消耗与图4的接收机相比增加得并不是很多。
下面参考图11B，在输入信号IN从高到低切换(如图3B所示)的发射机电路10瞬时状态中，传输线3-1处于0V并且传输线3-2处于HZ状态，因此节点N1和N2的电压分别约为0V和0.2V。即使在这个时候，非倒相反馈信号OUT+仍然为低，并且倒相反馈信号OUT-仍然为高。结果，n-沟道MOS晶体管2111和2122具有高驱动能力，并且n-沟道MOS晶体管2112和2121具有低驱动能力。
因此，在非倒相放大信号生成电路211B中，n-沟道MOS晶体管2111被深度导通，而n-沟道MOS晶体管2112被浅导通。结果，由“2I”表示的相当大的电流流经n-沟道MOS晶体管2111以及电流镜电路的p-沟道MOS晶体管2113和2114。在这种情况下，由于由“i”表示的相对较小的电流仅流经n-沟道MOS晶体管2112，因而节点N4的低电平信号被快速切换至高电平信号，并且该高电平信号作为非倒相放大信号S+被提供至输出电路23的锁存电路231，这是由于流经p-沟道MOS晶体管2112的相对较小的电流造成的。换言之，通过对节点N2和N1之间非常小的电压差(＝0V-0.2V)进行快速放大来获得这样的高电平信号。另外，在倒相放大信号生成电路212A中，n-沟道MOS晶体管2122深度导通，而n-沟道MOS晶体管2121浅导通。结果，由“i”表示的相对较小的电流流经n-沟道MOS晶体管2121以及电流镜电路的p-沟道MOS晶体管2123和2124。在这种情况下，由于由“i”表示的相对较小的电流流经n-沟道MOS晶体管2124，因而节点N6的高电平信号被快速切换至低电平信号，并且该低电平信号作为倒相放大信号S-被提供至输出电路23的锁存电路232，这是由于流经p-沟道MOS晶体管2124的相对较小的电流造成的。换言之，通过对节点N1和N2之间非常小的电压差(＝0.2V-0V)进行快速放大来获得这样的低电平信号。
注意，由于传输线3-2处于HZ状态，那么流经n-沟道MOS晶体管2112和2121的总的相对较小的电流“2i”流经恒流源电路213的n-沟道MOS晶体管2132。
从而在图11B中，两个n-沟道MOS晶体管2111和2122具有相当高的驱动能力并且这些高驱动能力的晶体管还被深导通。结果，尽管与图4的接收机相比功率消耗增加很多，但是可以快速切换非倒相放大信号S+和倒相放大信号S-，以获得高速操作。
最后参考图11C，在输入信号IN为低(图3B所示)的发射机电路10的第二稳定状态下，传输线3-1处于0V，并且传输线3-2处于HZ状态，因此节点N1和N2的电压分别约为0V和0.2V。此时，非倒相放大信号S+为高，而倒相放大信号S-为低，因此输出信号OUT为高。因此，非倒相反馈信号OUT+为高，而倒相反馈信号OUT-为低。结果，在偏置电路22-1中，辅助恒流源2212关断以增加偏置电压VB1，因此n-沟道MOS晶体管2111和2122具有低的驱动能力。另外，在偏置电路22-2中，辅助恒流源2222接通，而不增加偏置电压VB2，因此n-沟道MOS晶体管2112和2121具有高的驱动能力。
因此，在非倒相放大信号生成电路211B中，n-沟道MOS晶体管2111被深度导通，而n-沟道MOS晶体管2112被浅导通。结果，由“I”表示的相对较大的电流流经n-沟道MOS晶体管2111以及电流镜电路的p-沟道MOS晶体管2113和2114。在这种情况下，由于由“i”表示的相对较小的电流仅流经n-沟道MOS晶体管2112，因而节点N4的高电平信号作为非倒相放大信号S+被提供至输出电路23的锁存电路231，这是由于流经p-沟道MOS晶体管2114的相对较大的电流造成的。换言之，通过对节点N2和N1之间非常小的电压差(＝0.2V-0V)进行放大来获得这样的高电平信号。另外，在倒相放大信号生成电路212B中，n-沟道MOS晶体管2122深度导通，而n-沟道MOS晶体管2121浅导通。结果，由“i”表示的相对较小的电流流经n-沟道MOS晶体管2121以及电流镜电路的p-沟道MOS晶体管2123和2124。在这种情况下，由于由“I”表示的相对较大的电流仅流经n-沟道MOS晶体管2122，因而节点N6的低电平信号作为倒相放大信号S-被提供至输出电路23的锁存电路232，这是由于流经p-沟道MOS晶体管2124的相对较小的电流造成的。换言之，通过对节点N1和N2之间非常小的电压差(＝0V-0.2V)进行放大来获得这样的低电平信号。
注意，由于传输线3-2处于HZ状态，那么流经n-沟道MOS晶体管2112以及2121的总的相对较小的电流“2i”流经恒流源电路213的n-沟道MOS晶体管2132。
从而在图11C中，即使当两个n-沟道MOS晶体管2112和2121具有相当高的驱动能力时，由于这些高驱动能力的放大器被浅导通，因而功率消耗与图4的接收机相比增加得并不是很多。
从而在第二实施例中，接收机的操作可处于高速度。即使在这种情况下，尽管仅在瞬时状态中很大地增加了功率消耗，但在稳定状态下可抑制功率消耗的增加，因此可以抑制整体功率消耗的增加。
如图12A所示，可以省略非倒相放大信号生成电路211B和倒相放大信号生成电路212B之一。例如，省略图6的倒相放大信号生成电路212B。在这种情况下，通过倒相器231’，而不是图6的锁存电路231来构造输出电路23。另外，输出电路23可与反馈信号生成电路24合并。注意，如果省略图6的非倒相放大信号生成电路211A，那么也省略了倒相器231。
另外，如图12B所示，还可以省略恒流源电路213。在这种情况下，如果n-沟道MOS晶体管2111和2112连接至HZ状态传输线，则没有流经它们的较小电流。也就是，恒流源电路213不是必要的。

Claims (22)

1.一种接收机，包括：
信号接收电路，包括适于响应第一输入信号以生成第一电流的第一放大器部分和适于响应第二输入信号以生成第二电流的第二放大器部分，由此根据所述第一与第二电流之间的差来生成放大信号；以及
反馈信号生成电路，适于根据所述放大信号生成反馈信号，
根据所述反馈信号确定所述第一与第二放大器部分的驱动能力。
2.权利要求1所述的接收机，其中所述放大信号由非倒相放大信号和倒相放大信号形成，从而所述信号接收电路包括非倒相放大信号生成和倒相放大信号生成电路，所述第一电流由第一非倒相侧电流和第一倒相侧电路形成，所述第二电流由第二非倒相侧电流和第二倒相侧电流形成，
所述非倒相放大信号生成电路包括：
作为所述第一放大器部分的第一非倒相侧电流生成部分，适于响应所述第一输入信号生成所述第一非倒相侧电流；以及
作为所述第二放大器部分的第二非倒相侧电流生成部分，适于响应所述第二输入信号生成所述第二非倒相侧电流；
根据所述第一与第二非倒相侧电流之间的差生成所述非倒相放大信号，
根据所述反馈信号确定所述第一与第二非倒相侧电流生成电路的驱动能力，
所述倒相放大信号生成电路包括：
作为所述第二放大器部分的第一倒相侧电流生成部分，适于响应所述第二输入信号生成所述第一倒相侧电流；以及
作为所述第一放大器部分的第二倒相侧电流生成部分，适于响应所述第一输入信号生成所述第二倒相侧电流；
根据所述第一与第二倒相侧电流之间的差生成所述倒相放大信号，
根据所述反馈信号确定所述第一与第二倒相侧电流生成电路的驱动能力。
3.权利要求2所述的接收机，进一步包括：
输出电路，包括适于接收所述非倒相放大信号和所述倒相放大信号以生成输出信号的锁存电路；
反馈信号生成电路，适于接收所述输出信号以生成作为所述反馈信号的非倒相反馈信号和倒相反馈信号，
根据所述非倒相反馈信号和所述倒相反馈信号之一确定所述第一非倒相侧电流生成部分和所述第二倒相侧电流生成部分的驱动能力，
根据所述非倒相反馈信号和所述倒相反馈信号中的另一个确定所述第二非倒相侧电流生成部分和所述第一倒相侧电流生成部分的驱动能力。
4.权利要求3所述的接收机，其中所述非倒相放大信号生成电路进一步包括第一电流镜电路，所述第一电流镜电路具有：连接至所述第一非倒相侧电流生成部分的第一参考电流输入节点、和连接至所述第二非倒相侧电流生成部分的第一镜像电流输出节点，并且其中所述倒相放大信号生成电路进一步包括第二电流镜电路，所述第二电流镜电路具有：连接至所述第二倒相侧电流生成部分的第二参考电流输入节点、和连接至所述第一倒相侧电流生成部分的第二镜像电流输出节点。
5.权利要求4所述的接收机，其中所述第一非倒相侧电流生成部分包括：
连接在所述第一电流镜电路的第一参考电流输入节点与用于接收所述第一输入信号的第一输入信号接收节点之间的第一MOS晶体管；以及
连接在所述第一电流镜电路的所述第一参考电流输入节点与所述第一输入信号接收节点之间的一系列第一辅助MOS晶体管和第一开关，
所述第二非倒相侧电流生成部分包括：
连接在所述第一电流镜电路的所述第一镜像电流输出节点与用于接收所述第二输入信号的第二输入信号接收节点之间的第二MOS晶体管；以及
连接在所述第一电流镜电路的所述第一镜像电流输出节点与所述第二输入信号接收节点之间的一系列第二辅助MOS晶体管和第二开关，
所述第一倒相侧电流生成部分包括：
连接在所述第二电流镜电路的所述第二参考电流输入节点与所述第二输入信号接收节点之间的第三MOS晶体管；以及
连接在所述第二电流镜电路的第二参考电流输入节点与所述第二输入信号接收节点之间的一系列第三辅助MOS晶体管和第三开关，
所述第二倒相侧电流生成部分包括：
连接在所述第二电流镜电路的第二镜像电流输出节点与所述第一输入信号接收节点之间的第四MOS晶体管；以及
连接在所述第二电流镜电路的第二镜像电流输出节点与所述第一输入信号接收节点之间的一系列第四辅助MOS晶体管和第四开关，
将偏置电压施加至所述第一、第二、第三以及第四MOS晶体管和所述第一、第二、第三以及第四辅助MOS晶体管的各栅极，
根据所述非倒相反馈信号和所述倒相反馈信号之一接通和关断所述第一和第四开关，
根据所述非倒相反馈信号和所述倒相反馈信号中的另一个接通和关断所述第二和第三开关。
6.权利要求1所述的接收机，其中所述放大信号由非倒相放大信号形成，从而所述信号接收电路包括非倒相放大信号生成电路，所述第一电流由第一非倒相侧电流形成，所述第二电流由第二非倒相侧电流形成，
所述非倒相放大信号生成电路包括：
作为所述第一放大器部分的第一非倒相侧电流生成部分，适于响应所述第一输入信号生成所述第一非倒相侧电流；以及
作为所述第二放大器部分的第二非倒相侧电流生成部分，适于响应所述第二输入信号生成所述第二非倒相侧电流；
根据所述第一与第二非倒相侧电流之间的差生成所述非倒相放大信号，
根据所述反馈信号确定所述第一与第二非倒相侧电流生成电路的驱动能力。
7.权利要求6所述的接收机，进一步包括：
适于接收所述非倒相放大信号以生成输出信号的输出电路；
适于接收所述输出信号的反馈信号生成电路，以生成作为所述反馈信号的非倒相反馈信号和倒相反馈信号，
根据所述非倒相反馈信号和所述倒相反馈信号之一确定所述第一非倒相侧电流生成部分的驱动能力，
根据所述非倒相反馈信号和所述倒相反馈信号中的另一个确定所述第二非倒相侧电流生成部分的驱动能力。
8.权利要求7所述的接收机，其中所述非倒相放大信号生成电路进一步包括：电流镜电路，所述电流镜电路具有：连接至所述第一非倒相侧电流生成部分的参考电流输入节点、和连接至所述第二非倒相侧电流生成部分的镜像电流输出节点。
9.权利要求8所述的接收机，其中所述第一非倒相侧电流生成部分包括：
连接在所述电流镜电路的所述参考电流输入节点与用于接收所述第一输入信号的第一输入信号接收节点之间的第一MOS晶体管；以及
连接在所述电流镜电路的参考电流输入节点与所述第一输入信号接收节点之间的一系列第一辅助MOS晶体管和第一开关，
所述第二非倒相侧电流生成部分包括：
连接在所述电流镜电路的所述镜像电流输出节点与用于接收所述第二输入信号的第二输入信号接收节点之间的第二MOS晶体管；以及
连接在所述电流镜电路的所述镜像电流输出节点与所述第二输入信号接收节点之间的一系列第二辅助MOS晶体管和第二开关，
将偏置电压施加至所述第一和第二MOS晶体管以及所述第一和第二辅助MOS晶体管的栅极，
根据所述非倒相反馈信号和所述倒相反馈信号之一接通和关断所述第一开关，
根据所述非倒相反馈信号和所述倒相反馈信号中的另一个接通和关断所述第二开关。
10.权利要求1所述的接收机，其中所述放大信号由倒相放大信号形成，从而所述信号接收电路包括倒相放大信号生成电路，所述第一电流由第一倒相侧电流形成，所述第二电流由第二倒相侧电流形成，
所述倒相放大信号生成电路包括：
作为所述第二放大器部分的第一倒相侧电流生成部分，适于响应所述第二输入信号生成所述第一倒相侧电流；以及
作为所述第一放大器部分的第二非倒相侧电流生成部分，适于响应所述第一输入信号生成所述第二倒相侧电流；
根据所述第一与第二倒相侧电流之间的差生成所述倒相放大信号，
根据所述反馈信号确定所述第一与第二倒相侧电流生成电路的驱动能力。
11.权利要求10所述的接收机，进一步包括：
适于接收所述倒相放大信号以生成输出信号的输出电路；
适于接收所述输出信号的反馈信号生成电路，以生成作为所述反馈信号的非倒相反馈信号和倒相反馈信号，
根据所述非倒相反馈信号和所述倒相反馈信号之一确定所述第一倒相侧电流生成部分的驱动能力，
根据所述非倒相反馈信号和所述倒相反馈信号中的另一个确定所述第二非倒相侧电流生成部分的驱动能力。
12.权利要求11所述的接收机，其中所述倒相放大信号生成电路进一步包括电流镜电路，所述电流镜电路具有：连接至所述第一倒相侧电流生成部分的参考电流输入节点、和连接至所述第二倒相侧电流生成部分的镜像电流输出节点。
13.权利要求12所述的接收机，其中所述第一倒相侧电流生成部分包括：
连接在所述电流镜电路的所述参考电流输入节点与用于接收所述第二输入信号的第二输入信号接收节点之间的第一MOS晶体管；以及
连接在所述电流镜电路的所述参考电流输入节点与所述第二输入信号接收节点之间的一系列第一辅助MOS晶体管和第一开关，
所述第二倒相侧电流生成部分包括：
连接在所述电流镜电路的所述镜像电流输出节点与用于接收所述第一输入信号的第一输入信号接收节点之间的第二MOS晶体管；以及
连接在所述电流镜电路的所述镜像电流输出节点与所述第一输入信号接收节点之间的一系列第二辅助MOS晶体管和第二开关，
将偏置电压施加至所述第一和第二MOS晶体管以及所述第一和第二辅助MOS晶体管的栅极，
根据所述非倒相反馈信号和所述倒相反馈信号之一接通和关断所述第一开关，
根据所述非倒相反馈信号和所述倒相反馈信号中的另一个接通和关断所述第二开关。
14.权利要求3所述的接收机，其中所述非倒相放大信号生成电路进一步包括第一电流镜电路，所述第一电流镜电路具有：连接至所述第一非倒相侧电流生成部分的第一参考电流输入节点、和连接至所述第二非倒相侧电流生成部分的第一镜像电流输出节点，并且其中所述倒相放大信号生成电路进一步包括第二电流镜电路，所述第二电流镜电路具有：连接至所述第二倒相侧电流生成部分的第二参考电流输入节点、和连接至所述第一倒相侧电流生成部分的第二镜像电流输出节点，
所述第一非倒相侧电流生成部分包括第一MOS晶体管，所述第一MOS晶体管连接在所述第一电流镜电路的所述第一参考电流输入节点与用于接收所述第一输入信号的第一输入信号接收节点之间，
所述第二非倒相侧电流生成部分包括第二MOS晶体管，所述第二MOS晶体管连接在所述第一电流镜电路的第一镜像电流输出节点与用于接收所述第二输入信号的第二输入信号接收节点之间，
所述第一倒相侧电流生成部分包括第三MOS晶体管，所述第三MOS晶体管连接在所述第二电流镜电路的所述第二参考电流输入节点与所述第二输入信号接收节点之间，
所述第二倒相侧电流生成部分包括第四MOS晶体管，所述第四MOS晶体管连接在所述第二电流镜电路的所述第二镜像电流输出节点与所述第一输入信号接收节点之间；以及
将第一偏置电压施加至所述第一和第四MOS晶体管的栅极，而将第二偏置电压施加至所述第二和第三MOS晶体管。
15.权利要求14所述的接收机，进一步包括：
适于接收所述非倒相反馈信号和所述倒相反馈信号之一以生成所述第一偏置电压的第一偏置电路；
适于接收所述非倒相反馈信号和所述倒相反馈信号中的另一个以生成所述第二偏置电压的第二偏置电路，
所述第一偏置电路包括：
第一恒流源；
与所述第一恒流源串联的第一漏-栅相连MOS晶体管；以及
与所述第一恒流源并联、并由所述非倒相反馈信号和所述倒相反馈信号之一激活的第一开关，
所述第二偏置电路包括：
第二恒流源；
与所述第二恒流源串联的第二漏-栅相连MOS晶体管；以及
与所述第二恒流源并联、并由所述非倒相反馈信号和所述倒相反馈信号中的另一个激活的第二开关。
16.权利要求1所述的接收机，其中所述放大信号由非倒相放大信号形成，从而所述信号接收电路包括非倒相放大信号生成电路，所述第一电流由第一非倒相侧电流形成，所述第二电流由第二非倒相侧电流形成，
其中所述非倒相放大信号生成电路进一步包括电流镜电路，所述电流镜电路具有：连接至所述第一非倒相侧电流生成部分的参考电流输入节点、和连接至所述第二非倒相侧电流生成部分的镜像电流输出节点，
所述第一非倒相侧电流生成部分包括第一MOS晶体管，所述第一MOS晶体管连接在所述电流镜电路的参考电流输入节点与用于接收所述第一输入信号的第一输入信号接收节点之间，
所述第二非倒相侧电流生成部分包括第二MOS晶体管，所述第二MOS晶体管连接在所述电流镜电路的所述镜像电流输出节点与用于接收所述第二输入信号的第二输入信号接收节点之间，
将第一偏置电压施加至所述第一MOS晶体管的栅极，而将第二偏置电压施加至所述第二MOS晶体管。
17.权利要求16所述的接收机，进一步包括：
适于接收所述非倒相反馈信号和所述倒相反馈信号之一以生成所述第一偏置电压的第一偏置电路；
适于接收所述非倒相反馈信号和所述倒相反馈信号中的另一个以生成所述第二偏置电压的第二偏置电路，
所述第一偏置电路包括：
第一恒流源；
与所述第一恒流源串联的第一漏-栅相连MOS晶体管；以及
与所述第一恒流源并联、并由所述非倒相反馈信号和所述倒相反馈信号之一激活的第一开关，
所述第二偏置电路包括：
第二恒流源；
与所述第二恒流源串联的第二漏-栅相连MOS晶体管；以及
与所述第二恒流源并联、并由所述非倒相反馈信号和所述倒相反馈信号中的另一个激活的第二开关。
18.权利要求1所述的接收机，其中所述放大信号由倒相放大信号形成，从而所述信号接收电路包括倒相放大信号生成电路，所述第一电流由第一倒相侧电流形成，所述第二电流由第二倒相侧电流形成，
其中所述倒相放大信号生成电路进一步包括电流镜电路，所述电流镜电路具有：连接至所述第一倒相侧电流生成部分的参考电流输入节点、和连接至所述第二倒相侧电流生成部分的镜像电流输出节点，
所述第一倒相侧电流生成部分包括第一MOS晶体管，所述第一MOS晶体管连接在所述电流镜电路的所述参考电流输入节点与用于接收所述第二输入信号的第二输入信号接收节点之间，
所述第二倒相侧电流生成部分包括第二MOS晶体管，所述第二MOS晶体管连接在所述电流镜电路的所述镜像电流输出节点与用于接收所述第一输入信号的第一输入信号接收节点之间，
将第一偏置电压施加至所述第二MOS晶体管的栅极，而将第二偏置电压施加至所述第一MOS晶体管。
19.权利要求18所述的接收机，进一步包括：
适于接收所述非倒相反馈信号和所述倒相反馈信号之一以生成所述第一偏置电压的第一偏置电路；
适于接收所述非倒相反馈信号和所述倒相反馈信号中的另一个以生成所述第二偏置电压的第二偏置电路，
所述第一偏置电路包括：
第一恒流源；
与所述第一恒流源串联的第一漏-栅相连MOS晶体管；以及
与所述第一恒流源并联、并由所述非倒相反馈信号和所述倒相反馈信号之一激活的第一开关，
所述第二偏置电路包括：
第二恒流源；
与所述第二恒流源串联的第二漏-栅相连MOS晶体管；以及
与所述第二恒流源并联、并由所述非倒相反馈信号和所述倒相反馈信号中的另一个激活的第二开关。
20.一种操作接收机的方法，该接收机包括适于响应第一输入信号生成第一电流的第一放大器部分、和适于响应第二输入信号生成第二电流的第二放大器部分，该方法包括：
根据所述第一和第二电流之间的差生成放大信号；
根据所述放大信号生成反馈信号；以及
根据所述反馈信号确定所述第一和第二放大器部分的驱动能力。
21.权利要求20所述的方法，其中所述放大信号由非倒相放大信号和倒相放大信号形成，
所述放大信号生成步骤包括：
响应于所述第一输入信号生成第一非倒相侧电流；
响应于所述第二输入信号生成第二非倒相侧电流；
根据所述第一和第二非倒相侧电流之间的差生成所述非倒相放大信号；
响应于所述第二输入信号生成第一倒相侧电流；
响应于所述第一输入信号生成第二倒相侧电流；以及
根据所述第一和第二倒相侧电流之间的差生成所述倒相放大信号，
所述驱动能力确定步骤包括：
根据所述反馈信号确定生成所述第一和第二非倒相侧电流的驱动能力；以及
根据所述反馈信号确定生成所述第一和第二倒相侧电流的驱动能力。
22.权利要求21所述的方法，其中所述放大信号生成步骤进一步包括：
根据所述非倒相放大信号和所述倒相放大信号生成锁存输出信号；以及
根据所述锁存输出信号生成非倒相反馈信号和倒相反馈信号，以及
所述驱动能力确定步骤包括：
根据所述非倒相反馈信号和所述倒相反馈信号，使生成所述第一非倒相侧电流的驱动能力和生成所述第二非倒相侧电流的驱动能力彼此不同；以及
根据所述非倒相反馈信号和所述倒相反馈信号，使生成所述第一倒相侧电流的驱动能力和生成所述第二倒相侧电流的驱动能力彼此不同。
CN2006101108589A 2005-08-15 2006-08-15 接收机和用于操作接收机的方法 Expired - Fee Related CN1917370B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005235382A JP2007053436A (ja) 2005-08-15 2005-08-15 レシーバ回路およびレシーバ回路の動作方法
JP2005-235382 2005-08-15
JP2005235382 2005-08-15

Publications (2)

Publication Number Publication Date
CN1917370A true CN1917370A (zh) 2007-02-21
CN1917370B CN1917370B (zh) 2010-10-06

Family

ID=37738282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101108589A Expired - Fee Related CN1917370B (zh) 2005-08-15 2006-08-15 接收机和用于操作接收机的方法

Country Status (3)

Country Link
US (1) US7550999B2 (zh)
JP (1) JP2007053436A (zh)
CN (1) CN1917370B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108732489A (zh) * 2018-08-31 2018-11-02 长鑫存储技术有限公司 测试方法、测试设备、测试载板及测试系统
US11988710B2 (en) 2018-08-31 2024-05-21 Changxin Memory Technologies, Inc. Test methods, tester, load board and test system

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8469898B2 (en) 2008-09-19 2013-06-25 Cardiac Pacemakers, Inc. Indication-based worsening HF alert
US9176784B2 (en) * 2009-12-11 2015-11-03 Verizon Patent And Licensing Inc. Load balancing
JP6190047B2 (ja) 2013-05-20 2017-08-30 カーディアック ペースメイカーズ， インコーポレイテッド 心不全リスクを層別化するための医療デバイス
WO2014189884A1 (en) 2013-05-20 2014-11-27 Cardiac Pacemakers, Inc. Methods and apparatus for detecting heart failure
KR102182572B1 (ko) * 2014-04-15 2020-11-25 삼성디스플레이 주식회사 인터페이스 회로
CN110868911B (zh) 2017-04-29 2022-10-11 心脏起搏器股份公司 心力衰竭事件率评定

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410146B2 (ja) 1993-03-31 2003-05-26 ソニー株式会社 電力増幅器
US5864584A (en) * 1995-02-13 1999-01-26 International Business Machines Corporation Circuitry for allowing two drivers to communicate with two receivers using one transmission line
KR100466457B1 (ko) * 1995-11-08 2005-06-16 마츠시타 덴끼 산교 가부시키가이샤 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법
KR100366616B1 (ko) 1999-05-19 2003-01-09 삼성전자 주식회사 저전압 인터페이스용 고속 입력버퍼 회로
JP2001053598A (ja) 1999-08-16 2001-02-23 Nec Corp インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム
US6445210B2 (en) * 2000-02-10 2002-09-03 Matsushita Electric Industrial Co., Ltd. Level shifter
JP3506665B2 (ja) * 2000-10-20 2004-03-15 Ｎｅｃエレクトロニクス株式会社 レシーバ回路
US7199638B2 (en) * 2003-12-26 2007-04-03 Stmicroelectronics Pvt. Ltd. High speed voltage level translator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108732489A (zh) * 2018-08-31 2018-11-02 长鑫存储技术有限公司 测试方法、测试设备、测试载板及测试系统
CN108732489B (zh) * 2018-08-31 2023-09-05 长鑫存储技术有限公司 测试方法、测试设备、测试载板及测试系统
US11988710B2 (en) 2018-08-31 2024-05-21 Changxin Memory Technologies, Inc. Test methods, tester, load board and test system

Also Published As

Publication number Publication date
CN1917370B (zh) 2010-10-06
US7550999B2 (en) 2009-06-23
US20070036242A1 (en) 2007-02-15
JP2007053436A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
CN1917370A (zh) 能够利用抑制功率消耗的增加来提高操作速度的接收机
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1300945C (zh) 带自动延迟调整功能的电平变换电路
CN1271785C (zh) 电平移位电路和半导体集成电路
CN1187891C (zh) 半导体集成电路
CN1959801A (zh) 双用驱动器
CN1302618C (zh) 差动放大电路以及液晶显示装置驱动用半导体集成电路
CN1825767A (zh) 双电压三态缓冲器电路
CN1162973C (zh) 电平偏移通过门电路
CN1677905A (zh) 发光二极管驱动电路和光纤链路用光发射机
CN1845235A (zh) 改善反相驱动的液晶显示器
CN1449112A (zh) 带有漏电流截止电路的半导体集成电路
CN1212435A (zh) 具有三态逻辑门电路的半导体集成电路
CN1812263A (zh) 缓冲器电路和集成电路
JP2011211443A (ja) 差動増幅回路
CN1290256C (zh) 差动放大器及相关的比较器
CN1855724A (zh) 缓冲电路
CN1499328A (zh) 漏电流补偿装置及漏电流补偿方法
CN1574672A (zh) 用于低压差分信号的数据传输设备
CN1285173C (zh) 一种用于小供应电压的低电压差动信号驱动器
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN1287520C (zh) 电流驱动器电路
CN1087520C (zh) 中间电压发生电路
CN1215923A (zh) 电平变换电路
CN101043211A (zh) 互补信号生成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101006

Termination date: 20140815

EXPY Termination of patent right or utility model