CN1476169A - 低电源电压下亦可产生稳定恒流的半导体集成电路器件 - Google Patents

低电源电压下亦可产生稳定恒流的半导体集成电路器件 Download PDF

Info

Publication number
CN1476169A
CN1476169A CNA031498132A CN03149813A CN1476169A CN 1476169 A CN1476169 A CN 1476169A CN A031498132 A CNA031498132 A CN A031498132A CN 03149813 A CN03149813 A CN 03149813A CN 1476169 A CN1476169 A CN 1476169A
Authority
CN
China
Prior art keywords
mis transistor
conduction type
semiconductor device
transistor
mis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031498132A
Other languages
English (en)
Other versions
CN1266838C (zh
Inventor
石田秀树
大野惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Consulting Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1476169A publication Critical patent/CN1476169A/zh
Application granted granted Critical
Publication of CN1266838C publication Critical patent/CN1266838C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种半导体集成电路器件，其具有第一导电类型的第一MIS晶体管、第二导电类型的第二MIS晶体管、串联在第一电源线和第二电源线之间的电阻器、以及第一导电类型的第三MIS晶体管。第三MIS晶体管的栅极连接在一个把第一MIS晶体管和第二MIS晶体管连接在一起的节点上；其漏极连接在一个把第二MIS晶体管和所述电阻器连接在一起的连接节点上。

Description

低电源电压下亦可产生稳定恒流的半导体集成电路器件
本申请基于并要求2002年7月26日提交的日本专利申请No.P2002-218433的优先权，并且在此引入作为参考资料。
技术领域
本发明涉及半导体集成电路器件，尤其涉及一种需要稳定的恒流源的模拟电路器件。
背景技术
现今的趋势是制造能够始终高速运行却消耗恒定数量的电能的半导体集成电路器件，同时作了很多努力来降低电源电压和减小信号振幅。对于由MOS(金属氧化物半导体，或更广泛些，金属绝缘体半导体)晶体管构成的半导体集成电路器件，或由需要稳定的恒流源的CMOS(互补MOS)电路构成的模拟电路器件，也存在这个趋势。因此，需要提供一种即使在低电源电压下仍能产生稳定的恒定电流的半导体集成电路器件。
此外，需要提供一种能够高速运行的电平移位电路，作为低电源电压(如1.8V、1.2V或更低)下产生小振幅信号的现代半导体集成电路器件和高电源电压(如3.3V或2.5V)下产生大振幅信号的传统半导体集成电路器件之间的接口。
后面会参考相关附图来详细描述现有技术及其相关问题。
发明内容
本发明的一个目的在于提供一种具有电流源的半导体集成电路器件，该电流源能够不受电源电压和漏电压的影响而等量地复制稳定电流。本发明的另一个目的在于提供一种具有电平移位功能的半导体集成电路器件，其能够处理大范围的小振幅高频输入并把所输入的信号转换为预定逻辑电压的信号。
根据本发明，提供了一种半导体集成电路器件，其具有第一导电类型的第一MIS晶体管、第二导电类型的第二MIS晶体管和串连在第一电源线和第二电源线之间的电阻器；该半导体集成电路器件包括第一导电类型的第三MIS晶体管，其栅极与一个把第一MIS晶体管和第二MIS晶体管连接在一起的节点相连，漏极与一个把第二MIS晶体管和电阻器连接在一起的节点相连。
该半导体集成电路器件还可以包括与第二MIS晶体管形成电流镜连接的第二导电类型的第四和第五MIS晶体管；第一导电类型的第六MIS晶体管，其连接在第四MIS晶体管和第一电源线之间，并与第一MIS晶体管形成电流镜连接；第一导电类型的第七MIS晶体管，其连接在第五MIS晶体管和第一电源线之间，且第七MIS晶体管的栅极与一个把第一MIS晶体管和第二MIS晶体管连接在一起的节点相连。
该半导体集成电路器件还可以包括第一导电类型的第八MIS晶体管，其源极与第一电源线相连，栅极与一个把第一MIS晶体管和第二MIS晶体管连接在一起的节点相连，以产生输出电流。该半导体集成电路还可以包括第二导电类型的第九MIS晶体管，其连接在第二MIS晶体管和所述电阻器之间；第二导电类型的第十、第十一MIS晶体管，其连接在第二电源线和第四、第五MIS晶体管之间，其中，第九、第十和第十一MIS晶体管采用级联方式与第二、第四和第五MIS晶体管连接。
第一MIS晶体管可具有与第一导电类型的其它MIS晶体管不同的特性。具有不同特性的第一MIS晶体管的尺寸可小于第一导电类型的其它MIS晶体管的尺寸。具有不同特性的第一MIS晶体管的门限电压可大于第一导电类型的其它MIS晶体管的门限电压。具有不同特性的第一MIS晶体管可提供比第一导电类型的其它MIS晶体管更高的衬底偏置(substrate bias)。
另外，根据本发明，提供了一种半导体集成电路器件，其具有放大器单元和电平移位单元，其中放大器单元接收输入信号，由第一导电类型和第二导电类型的高压MIS晶体管组成，电平移位单元接收来自放大器单元的输出，并生成电平经过移位的信号，其中，放大器单元包含以二极管方式连接的第二导电类型高压MIS晶体管；电平移位单元包含第二导电类型的高压MIS晶体管，其与以二极管方式连接的第二导电类型高压MIS晶体管形成电流镜连接，以及第一导电类型和第二导电类型的低压MIS晶体管。
以二极管方式连接的第二导电类型高压MIS晶体管可以用电阻器代替。第二导电类型的高压MIS晶体管可以以交叉方式与所述以二极管方式连接的第二导电类型高压MIS晶体管连接。放大器单元可以包含一对第一导电类型的高压MIS晶体管，用于接收差分输入信号。放大器单元还可以包含一对漏极交叉连接的第一导电类型的高压MIS晶体管，用于上述的一对第一导电类型的高压MIS晶体管接收输入信号。
放大器单元可以包含第一导电类型的高压MIS晶体管的第一差分对，用于接收差分输入信号；以及第二导电类型的高压MIS晶体管的第二差分对，用于接收差分输入信号。
根据本发明，还提供了一种半导体集成电路器件，其具有电流源电路和差分放大器电路，电流源电路通过电流镜电路输出的输出电流作为差分放大器电路中电流源的偏压，其中，电流源电路包含第一导电类型的第一MIS晶体管；第二导电类型的第二MIS晶体管；串联在第一电源线和第二电源线之间的电阻器；第一导电类型的第三MIS晶体管，其栅极与一个把第一MIS晶体管和第二MIS晶体管连接在一起的节点相连，漏极与一个把第二MIS晶体管和电阻器连接在一起的节点相连；差分放大器电路具有放大器单元和电平移位单元，放大器单元接收输入信号，由第一导电类型和第二导电类型的高压MIS晶体管组成，电平移位单元接收来自放大器单元的输出并产生电平经过移位的信号，其中，放大器单元包括以二极管方式连接的第二导电类型高压MIS晶体管；电平移位单元包括第二导电类型的高压MIS晶体管，其与所述以二极管方式连接的第二导电类型高压MIS晶体管形成电流镜连接，以及第一导电类型和第二导电类型的低压MIS晶体管。
附图说明
通过下面优选实施例的描述，参考附图，可更清楚地理解本发明，其中：
图1是传统半导体集成电路器件的电路图；
图2是晶体管Vds-Ids特性的示意图；
图3是另一种传统半导体集成电路器件的电路图；
图4是晶体管Vgs-Ids特性的示意图；
图5是根据本发明第一实施例的半导体集成电路器件的电路图；
图6是图5所示的半导体集成电路器件的改进示例的电路图；
图7是根据本发明第二实施例的半导体集成电路器件的电路图；
图8是根据本发明第三实施例的半导体集成电路器件的电路图；
图9是根据本发明第四实施例的半导体集成电路器件的电路图；
图10是根据本发明第五实施例的半导体集成电路器件的电路图；
图11是根据本发明第六实施例的半导体集成电路器件的电路图；
图12是根据本发明第七实施例的半导体集成电路器件的电路图；
图13是根据本发明第八实施例的半导体集成电路器件的电路图；
图14是图13所示的半导体集成电路器件的一部分的电路图。
具体实施方式
在详细描述本发明实施例的半导体集成电路器件之前，先参考图1到4描述传统半导体集成电路器件及其问题。
迄今为止，电流源电路基本上设计为不受电源电压、工艺或温度的影响而产生稳定的电流。
图1是不受电源影响的传统集成电路器件或电流源电路的电路图。图1中，标号Vdd表示高电势电源线(高电势电源电压)，Vss表示低电势电源线(低电势电源电压)，101至103表示p沟道MOS晶体管(pMOS晶体管)，104至105表示n沟道MOS晶体管(nMOS晶体管)，106表示电阻器。
现在假定图1所示的电路是理想的电流源，假定电阻器106的电阻为R且低电势电源电压Vss为0V。首先，晶体管101和晶体管102连接成电流镜，因此，可保证I01＝I02。此外，若晶体管104的栅-源电压用Vgs01表示，其电流放大系数用β01表示；晶体管105的栅-源电压用Vgs02表示，其电流放大系数用Kβ01表示；假定晶体管104和105具有相等的门限电压Vth，则流经晶体管104的电流I01变为I01＝β01(Vgs01-Vth)2/2。此外，保证了Vgs01＝Vgs02+I02·R。
如果从上式中去掉门限电压Vth，则流经与晶体管102形成电流镜连接的晶体管103的电流Iout变为Iout＝I01＝I02＝2/β1·1/R2·(1-1/K)2。这样，电源电压不包括在该公式内，可以说电路不受电源电压的影响。通过把这些晶体管以电流镜方式连接在晶体管102上，如晶体管105，可以按需复制与电流Iout相似的电流。
图2是晶体管Vds-Ids特性的示意图。
晶体管的源-漏电压Vds和漏电流Ids(源-漏电流)之间存在图2所示的特性，实际上，即使在饱和区域也存在一个斜度。因而，若电源电压(Vdd)升高，则晶体管101和102的源-漏电压Vds升高，导致电流升高。此外，如电源电压降低，则晶体管101和102的源漏电压Vds降低，导致电流减小，或电流会进入线性区域。
因此，通过晶体管104和105的电压降发生变化，节点N01处的电压V01变得与节点N02处的电压V02不同。考虑到这-点以及晶体管105的源极和漏极之间的电阻成分Rds，电流变为I02＝I01+(V02-V01)/Rds。所以，I02≠I01，电流值并没有等量地复制。此外，可能由于门限电压Vth和晶体管的电流放大系数β不匹配而导致发生错误。
也就是说，图1所示的传统电流源电路存在受电源电压影响的可能性，此外更受温度和工艺的影响。当可以在一定程度上保持电源电压时，通过垂直地排列多个晶体管可提高电流源的精度。但是，随着精密制造晶体管和提高运行速度这一现今趋势，电源电压已经降低，传统的方法再也无法解决这些问题。此外，电流特性中的饱和区域的斜度升高使设计稳定的电流源更加困难。除此之外，电流源甚至在能接收高频的放大器中也变得很关键。如果电流不稳定，则很难获得保持预期频率的放大器输出。
在很多情况下，在各种标准中规定的输入信号要高于较低的现代电源电压。为此，使用了两种电源电压(Vdd1：较高的高电势电源电压，如3.3V或2.5V，和Vdd2：较低的高电势电源电压，如1.8V或12V)，用pMOS和nMOS晶体管的差分对接收差分输入信号(IN，/IN)。
图3是另一种配有传统电平移位功能的传统半导体集成电路器件或差分放大器的电路图。图3中，标号200表示差分放大器单元，250表示电平移位单元，201至210表示pMOS晶体管，211至218表示nMOS晶体管，219表示反相器。此外，标号Vdd1表示较高的高电势电源电压(如：3.3V或2.5V)，Vdd2表示较低的高电势电源电压(如：1.8V或1.2V)，Vss表示低电势电源电压(如0V)。此外，pMOS晶体管201至209和nMOS晶体管211至217是用于高电压的MOS晶体管，pMOS晶体管210和nMOS晶体管218是用于低电压的MOS晶体管。
也就是说，如图3所示的传统半导体集成电路器件(配有电平移位功能的差分放大器)包括差分放大器单元200和电平移位单元250，差分放大器单元200施加有较高的高电势电源电压Vdd1，其含有pMOS晶体管201至207和nMOS晶体管211至215；电平移位单元250施加有较低的高电势电源电压Vdd2，其含有pMOS晶体管208到210、nMOS晶体管216到218和反相器219。
把差分输入信号IN、/IN输入给pMOS晶体管206到207的差分对和nMOS晶体管214和213的差分对，以维持输入信号的动态范围。把差分放大的信号输入给电平移位单元250中的nMOS晶体管216和217的栅极。其中，虽然较低的高电势电源电压Vdd2被施加给了电平移位单元250，但是接收差分放大器单元200的输出信号的nMOS晶体管216、217和pMOS晶体管208、209用于高电压，组成下一级反相器的pMOS晶体管210和nMOS晶体管218用于低电压。因而，电平移位单元250改变差分放大器单元200的输出信号的电平，得到与降低了的电源电压相应的输出。
但是，在图3所示的半导体集成电路器件中，差分放大器单元200的增益变得太大，差分放大器单元200的输出变得比电平移位单元250中的电源电压(Vdd2)高，反转电平移位单元250的输出需要与电压(Vdd1-Vdd2)相对应的时间；也就是，浪费了时间，运行变慢。此外，电平移位单元250没有电流源，其允许直通电流通过，这从功耗的角度看也是个问题。
图4是晶体管的Vgs-Ids特性的示意图。
此外，如图4所示，当电源电压降低时，除了电平移位单元250内的晶体管216、217的输入差分对之外，由于门限电压Vth高，甚至高压晶体管208、209内的栅-源电压Vgs也降低。因此，电流不能按预期流过，不能实现高速运行。
现在参考附图，详细描述根据本发明的半导体集成电路器件的实施例。
图5是根据本发明第一实施例的半导体集成电路器件的电路图。在图5中，标号Vdd表示高电势电源线(高电势电源电压)，Vss表示低电势电源线(低电势电源电压)，1至5表示pMOS(MIS)晶体管，6至8表示nMOS(MIS)晶体管，9表示电阻器。与参考图1所描述的传统电流源电路相比，图5所示的电流源电路(半导体集成电路器件)几乎不受电源电压和温度变化的影响。
参考图5，根据第一实施例的电流源电路包括：电阻器9，其连接至低电势电源线Vss以流过电流I0；nMOS晶体管8，其通过电阻器9连接在低电势电源线Vss上；nMOS晶体管6和7，其以电流镜的方式与nMOS晶体管8连接；pMOS晶体管1，其与nMOS晶体管6和高电势电源线Vdd相连；pMOS晶体管3，其以电流镜的方式与pMOS晶体管1连接，并与nMOS晶体管8和高电势电源线Vdd相连；pMOS晶体管2，其与nMOS晶体管7和高电势电源线Vdd相连；pMOS晶体管4，其以电流镜的方式与pMOS晶体管2连接；以及pMOS晶体管5，其源极与高电势电源线Vdd连接。nMOS晶体管6、7和8的栅极连接在pMOS晶体管2和nMOS晶体管7的连接节点N2上，nMOS晶体管7的漏极连接在nMOS晶体管8和电阻器9的连接节点N1上，pMOS晶体管2和4的栅极连接在nMOS晶体管8和pMOS晶体管3的连接节点N4上，并且nMOS晶体管8和pMOS晶体管3的连接节点N4连接在pMOS晶体管5的栅极上，以复制电流。
至于晶体管的Vds-Ids特性，如上面参考图2所描述的，电流即使在饱和区域中也不恒定，而是倾斜的；也就是说，倾斜预定的角度。因此，电源电压的电势(Vdd)升高会伴随着电流I1、I2、I3、I4、I5和Iout的增大。其次，因为电流I4增大，节点N1处的电势V1升高。从而，晶体管8的Vgs减小，从而电流减小，这使得可以抑制由电源电压变化引起的电流增大。同样的，还可抑制由温度变化引起的电流变化。
此外，晶体管2产生的电流起到稳定流经晶体管7→晶体管6→晶体管3的电流的作用。由于这个反馈，构成了更加稳定的电流源。应用这种电路可以在没有垂直排列晶体管的情况下建立稳定的电流源，甚至在电源电压很低时也可使用。
此外，晶体管的门限电压Vth随温度而变化，电流值也随之变化。但是，利用晶体管的栅-源电压Vgs的下部，晶体管的门限电压Vth几乎没有变化，并且电流源几乎不受温度的影响。
如上所述，可以说第一实施例的电流源电路(半导体集成电路器件)是电源电压几乎不受温度影响的稳定的电流源。
图6是图5中半导体集成电路器件的一个改进示例的电路图。
由图5与图6的对比可见，在图6所示的改进示例中，图5所示第一实施例中的pMOS晶体管1至5被nMOS晶体管1’至5’取代，nMOS晶体管6至8被pMOS晶体管6’至8’取代，高电势电源线Vdd被低电势电源线Vss取代，低电势电源线Vss被高电势电源线Vdd取代。此外，在图6的改进示例中，图5所示第一实施例中的电流I0至I4和Iout对应于电流I0’至I4’和Iout’。在图6的改进示例中，电阻器9’连接在高电势电源线Vdd和pMOS晶体管8的源极之间。
图7是根据本发明第二实施例的半导体集成电路器件的电路图。
参考图7，在根据第二实施例的电流源电路(半导体集成电路器件)中，除了图5所示第一实施例的电流源电路外，还具有nMOS晶体管6a、7a和8a，其中，nMOS晶体管6a位于nMOS晶体管6的源极和低电势电源线Vss之间，nMOS晶体管7a位于nMOS晶体管7的源极和低电势电源线Vss之间，nMOS晶体管8a位于nMOS晶体管8的源极和电阻器9(节点N1)之间。
也就是说，在第二实施例的电流源电路中，nMOS晶体管6a、7a和8a与图5所示第一实施例的电流源电路中的nMOS晶体管6、7和8级联，以增大输出电阻，从而提供比图5中电流源电路的电流更加稳定的电流。但是，第二实施例中的电流源电路必须具有大到某种程度的电源电压(Vdd)(如，3.3V左右)。图5所示第一实施例的电流源电路可广泛应用，例如，甚至当电源电压是1.2V左右时也可使用。
图8是根据本发明第三实施例的半导体集成电路器件的电路图。如图8所示，第三实施例的电流源电路与图5所示的第一实施例相同地构成。在第一实施例中，pMOS晶体管3与其它pMOS晶体管1、2、4和5相同。但是，在图8所示的第三实施例的电流源电路中，pMOS晶体管3由不同类型的pMOS晶体管3b构成。
也就是说，在第三实施例中，高电势电源线Vdd和节点N4之间的pMOS晶体管3b的门限电压Vthb大于其它pMOS晶体管1、2、4和5的门限电压Vth，以减小电流I3；或者，当其它pMOS晶体管1、2、4和5是高速晶体管时，其可低速(正常运行速度)运行；或者其可提供比其它pMOS晶体管1、2、4和5的衬底偏置(向阱施加的偏压)更深的衬底偏置。
如上所述，通过选择pMOS晶体管3b的门限电压Vthb，使其大于其它pMOS晶体管1、2、4和5的门限电压Vth，可以减小(调节)电流I3(I0)并稳定地提供输出电流Iout。
如上所述，本发明实施例的电流源电路(半导体集成电路器件)几乎不受电源电压的影响，很少受温度的影响，并能稳定地提供电流，以应对精密制造的现代晶体管中电源电压的降低。
图9显示的是根据本发明第四实施例的半导体集成电路器件；或者是具有电平移位功能的差分放大器，此差分放大器可处理大范围的高频小振幅输入电平的输入信号，并输出这些输入信号，同时将它们的电平移位为逻辑电平的电压。在图9中，标号20表示差分放大器单元，50表示电平移位单元，21至31表示pMOS晶体管，32至39和221、222表示nMOS晶体管，40表示反相器。此外，标号Vdd1表示较高的高电势电源电压(如3.3V或2.5V)，Vdd2表示较低的高电势电源电压(如1.8V或1.2V)，Vss表示低电势电源电压(如0V)。其中，pMOS晶体管21至27以及nMOS晶体管32至36和221、222用于高电压，pMOS晶体管28至31和nMOS晶体管37至39用于低电压。
也就是说，如图9所示，第四实施例的半导体集成电路器件(配有电平移位功能的差分放大器)包括：施加有较高的高电势电源电压Vdd1的差分放大器单元20，其含有pMOS晶体管21至27以及nMOS晶体管32至34和221、222；和施加有较低的高电势电源电压Vdd2的电平移位单元50，其含有pMOS晶体管28至31、nMOS晶体管35至39和反相器40。
根据第四实施例，由图3和图9的对比可见，差分放大器单元20中的nMOS晶体管221和222(对应于图3中的nMOS晶体管211和212)是以二极管方式连接的，且以电流镜方式与电平移位单元50中的nMOS晶体管36和35相连。其中，在电平移位单元50中，nMOS晶体管35和36只是由用于高电压的MOS晶体管组成，其它pMOS晶体管28至31和nMOS晶体管37至39是由用于低电压的MOS晶体管组成。nMOS晶体管37至39分别组成了各个电流源。
根据第四实施例的半导体集成电路，与传统电路相比，控制电平移位电流，以抑制电流消耗，除此之外，通过抑制增益而实现了高速运行。此外，电平移位单元50中，除输入晶体管35至36外还使用了正常晶体管(用于低电压)。因而，即使电源电压降低时，用于低电压的晶体管由于具有低的门限电压，仍可充分程度地维持栅-源电压Vgs，从而可以实现高速运行。
图10是根据本发明第五实施例的半导体集成电路器件的电路图。由图9与图10的对比可见，图10所示的第五实施例的半导体集成电路器件使用了电阻器231和232，而不是图9所示的第四实施例的以二极管方式连接的nMOS晶体管221和222。也就是说，节点N11和N12处的电压不必设定地高于较低的高电势电源电压Vdd2。因而，用电阻器231和232不必设定地高于较低的高电势电源电压Vdd2。因而，用电阻器231和232代替第四实施例中的晶体管221和222后，可防止增益提高太多，可以实现以更高速度运行的电路。
图11是根据本发明第六实施例的半导体集成电路器件的电路图。由图9与图11的比较可见，图11所示的第六实施例的半导体集成电路器件使用了交叉连接的nMOS晶体管241和242，而不是图9所示的第四实施例中使用的以二极管方式连接的nMOS晶体管221和222，以提高增益。也就是说，例如，当图9所示第四实施例的电路的增益不够大时，可有效地利用第六实施例的半导体集成电路器件。
图12是根据本发明的第七实施例的半导体集成电路器件的电路图。由图9与图12的对比可见，图12所示的第七实施例的半导体集成电路器件使用了接收输入信号IN、/IN的交叉连接的nMOS晶体管251和252，而不是图9所示第四实施例的电路中的pMOS晶体管26和27，以提高晶体管的反转速度并实现更高的运行速度。也就是说，在图9所示的第四实施例中，当输入信号IN具有低电平“L”且输入信号/IN具有高电平“H”时，电流流经晶体管26和221，但是不流经晶体管27和222。但是，在第七实施例中，因为被导通的晶体管251的漏极连接在晶体管27的漏极上，这就建立了一个电流通道，使电流可以流经晶体管27和222。因而，与上面参考图4所描述的情况相反，电平移位单元50中的晶体管36和35的栅极接收到超过门限电压Vth的电压，实现了更高速度的运行。
图13是根据本发明第八实施例的半导体集成电路器件的电路图。
在图13中，电流源电路301采用了参考图5至图8所描述的本发明第一到第三实施例的半导体集成电路器件(电流源电路)；差分放大器电路303采用了参考图9至图12所描述的本发明第四到第七实施例的半导体集成电路器件(具有电平移位功能的差分放大器电路)。
图14是图13所示的半导体集成电路器件一部分的电路图，其中，使用了图5所示的第一实施例(pMOS晶体管1至5，nMOS晶体管6至8，和电阻器9)作为电流源电路301；使用pMOS晶体管321、325和nMOS晶体管322、323、324作为电流镜电路302。
参考图14，以电流镜方式与晶体管34连接的高压nMOS晶体管323连接在pMOS晶体管321的漏极和低电势电源线(Vss)之间，以便把偏压Vbn1施加给差分放大器电路303中的高压nMOS晶体管34的栅极；以电流镜方式与晶体管38连接的低压nMOS晶体管322连接在pMOS晶体管5的漏极和低电势电源线(Vss)之间，以便把偏压Vbn2施加给低压nMOS晶体管38的栅极；以电流镜方式与晶体管21连接的高压pMOS晶体管325连接在nMOS晶体管324的漏极和高电势电源线(Vdd)之间，以便把偏压Vbp施加给高压pMOS晶体管21的栅极。在图14所示的半导体集成电路器件中，采用了图5所示的第一实施例作为电路源线路301。但是，无需指出，也可使用其它实施例，电流镜电路302和差分放大器电路303也可以使用各种不同的电路。
如上所述，本发明第八实施例的半导体集成电路器件可以稳定差分放大器电路303中的电流源，从而能够处理高频输入信号。
如上所述，根据本发明的电流源电路(半导体集成电路器件)几乎不受电源电压的影响，也很少受温度的影响，可以提供稳定的电流源，以应对由精密制造的现代晶体管带来的电源电压的降低。此外，根据本发明的差分放大器电路(半导体集成电路器件)能够在大范围内和高频下处理输入的一般电平，并提供了把输出电平移位为逻辑电压值的功能。将本发明的电流源电路与差分放大器电路结合后，可以提供一种能更加稳定地处理高频的半导体集成电路器件。
根据如上详细描述的本发明，可以提供一种能够几乎不受电源电压或温度影响地产生稳定电流的半导体集成电路器件。此外，根据本发明，提供了一种具有电平移位功能的半导体集成电路器件，其能够处理大范围的小振幅高频输入，并且能够把输入信号转换为预定逻辑电压的信号。
在不脱离本发明精神和范围的情况下，可以构造出许多不同的实施例，应该理解，本发明不限于说明书中描述的具体实施例，而是由所附权利要求来限定。

Claims (27)

1.一种半导体集成电路器件，其具有第一导电类型的第一MIS晶体管、第二导电类型的第二MIS晶体管、和串联在第一电源线和第二电源线之间的电阻器，该半导体集成电路器件包括：
第一导电类型的第三MIS晶体管，其栅极连接在一个把所述第一MIS晶体管和所述第二MIS晶体管连接在一起的节点上，其漏极连接在一个把所述第二MIS晶体管和所述电阻器连接在一起的节点上。
2.根据权利要求1所述的半导体集成电路器件，还包括：
第二导电类型的第四和第五MIS晶体管，其以电流镜方式与所述第二MIS晶体管相连；
第一导电类型的第六MIS晶体管，其连接在所述第四MIS晶体管和所述第一电源线之间，且以电流镜方式与所述第一MIS晶体管相连；以及
第一导电类型的第七MIS晶体管，其连接在所述第五MIS晶体管和第一电源线之间，且所述第七MIS晶体管的栅极连接在一个把所述第一MIS晶体管和所述第二MIS晶体管连接在一起的节点上。
3.根据权利要求1所述的半导体集成电路器件，还包括：
第一导电类型的第八MIS晶体管，其源极连接在所述第一电源线上，其栅极连接在一个把所述第一MIS晶体管和第二MIS晶体管连接在一起的节点上，以产生输出电流。
4.根据权利要求1所述的半导体集成电路器件，还包括：
第二导电类型的第九MIS晶体管，其连接在所述第二MIS晶体管和所述电阻器之间；以及
第二导电类型的第十和第十一MIS晶体管，其连接在所述第二电源线和所述第四和第五MIS晶体管之间，其中，所述第九、第十和第十一MIS晶体管以级联方式与所述第二、第四和第五MIS晶体管连接。
5.根据权利要求1所述的半导体集成电路器件，其中，所述第一MIS晶体管具有与其它的第一导电类型MIS晶体管不同的特性。
6.根据权利要求5所述的半导体集成电路器件，其中，所述具有不同特性的第一MIS晶体管的尺寸小于所述其它的第一导电类型MIS晶体管。
7.根据权利要求5所述的半导体集成电路器件，其中，所述具有不同特性的第一MIS晶体管的门限电压高于所述其它的第一导电类型MIS晶体管。
8.根据权利要求5所述的半导体集成电路器件，其中，所述具有不同特性的第一MIS晶体管提供的衬底偏置大于所述其它的第一导电类型MIS晶体管。
9.一种半导体集成电路器件，其具有放大器单元和电平移位单元，放大器单元接收输入信号，由第一导电类型和第二导电类型的高压MIS晶体管构成，电平移位单元接收所述放大器单元的输出，并生成电平经过移位的信号，其中：
所述放大器单元包括以二极管方式连接的第二导电类型高压MIS晶体管；以及
所述电平移位单元包括以电流镜方式与所述以二极管方式连接的第二导电类型高压MIS晶体管连接的第二导电类型的高压MIS晶体管，以及第一导电类型和第二导电类型的低压MIS晶体管。
10.根据权利要求9所述的半导体集成电路器件，其中，所述以二极管方式连接的第二导电类型高压MIS晶体管被电阻器代替。
11.根据权利要求9所述的半导体集成电路器件，其中，所述第二导电类型的高压MIS晶体管以交叉方式与所述以二极管方式连接的第二导电类型高压MIS晶体管连接。
12.根据权利要求9所述的半导体集成电路器件，其中，所述放大器单元包括一对第一导电类型的高压MIS晶体管，以接收差分输入信号。
13.根据权利要求12所述的半导体集成电路器件，其中，所述放大器单元还包括漏极交叉连接的一对第一导电类型的高压MIS晶体管，用于所述的一对第一导电类型的高压MIS晶体管接收所述输入信号。
14.根据权利要求9所述的半导体集成电路器件，其中，所述放大器单元包括：
第一导电类型的高压MIS晶体管的第一差分对，用于接收差分输入信号的；以及
第二导电类型的高压MIS晶体管的第二差分对，用于接收所述的差分输入信号。
15.一种半导体集成电路器件，其具有电流源电路和差分放大器电路，所述电流源电路通过电流镜电路输出的输出电流作为所述差分放大器电路中电流源的偏压，其中：
所述电流源电路包括第一导电类型的第一MIS晶体管；第二导电类型的第二MIS晶体管；串联在第一电源线和第二电源线之间的电阻器；和第一导电类型的第三MIS晶体管，其栅极连接在一个把所述第一MIS晶体管和所述第二MIS晶体管连接在一起的节点上，漏极连接在一个把所述第二MIS晶体管和所述电阻器连接在一起的连接节点上；以及
所述差分放大器电路具有放大器单元和电平移位单元，放大器单元接收输入信号，由第一导电类型和第二导电类型的高压MIS晶体管构成，电平移位单元接收所述放大器单元的输出，并产生电平经过移位的信号，其中：
所述放大器单元包括以二极管方式连接的第二导电类型的高压MIS晶体管；以及
所述电平移位单元包括以电流镜方式与所述以二极管方式连接的第二导电类型高压MIS晶体管相连的第二导电类型的高压MIS晶体管，以及第一导电类型和第二导电类型的低压MIS晶体管。
16.根据权利要求15所述的半导体集成电路器件，其中，所述电流源电路还包括：
第二导电类型的第四和第五MIS晶体管，其以电流镜方式与所述第二MIS晶体管连接；
第一导电类型的第六MIS晶体管，其连接在所述第四晶体管和所述第一电源线之间，并且以电流镜方式与所述第一MIS晶体管连接；以及
第一导电类型的第七MIS晶体管，其连接在所述第五MIS晶体管和所述第一电源线之间，且所述第七MIS晶体管的栅极连接在一个把所述第一MIS晶体管和所述第二MIS晶体管连接在一起的节点上。
17.根据权利要求15所述的半导体集成电路器件，其中，所述电流源电路还包括第一导电类型的第八MIS晶体管，其源极连接在所述第一电源线上，栅极连接在一个把所述第一MIS晶体管和第二MIS晶体管连接在一起的节点上，以产生输出电流。
18.根据权利要求15所述的半导体集成电路器件，其中，所述电流源电路还包括：
第二导电类型的第九MIS晶体管，其连接在所述第二MIS晶体管和所述电阻器之间；以及
第二导电类型的第十和第十一MIS晶体管，其连接在所述第二电源线和所述第四和第五MIS晶体管之间，其中，所述第九、第十和第十一MIS晶体管以级联方式与所述第二、第四和第五MIS晶体管连接。
19.根据权利要求15所述的半导体集成电路器件，其中，所述第一MIS晶体管具有与其它的第一导电类型MIS晶体管不同的特性。
20.根据权利要求19所述的半导体集成电路器件，其中，所述具有不同特性的第一MIS晶体管的尺寸小于所述其它的第一导电类型MIS晶体管。
21.根据权利要求19所述的半导体集成电路器件，其中，所述具有不同特性的第一MIS晶体管的门限电压高于所述其它的第一导电类型MIS晶体管。
22.根据权利要求19所述的半导体集成电路器件，其中，所述具有不同特性的第一MIS晶体管提供的衬底偏置高于所述其它的第一导电类型MIS晶体管。
23.根据权利要求15所述的半导体集成电路器件，其中，所述以二极管方式连接的第二导电类型高压MIS晶体管被电阻器代替。
24.根据权利要求15所述的半导体集成电路器件，其中，所述第二导电类型的高压MIS晶体管以交叉方式与所述以二极管方式连接的第二导电类型高压MIS晶体管相连。
25.根据权利要求15所述的半导体集成电路器件，其中，所述放大器单元包括一对第一导电类型的高压MIS晶体管，用于接收差分输入信号。
26.根据权利要求25所述的半导体集成电路器件，其中，所述放大器单元还包括漏极交叉连接的一对第一导电类型的高压MIS晶体管，用于所述的一对第一导电类型高压MIS晶体管接收所述输入信号。
27.根据权利要求15所述的半导体集成电路器件，其中，所述放大器单元包括：
第一导电类型的高压MIS晶体管的第一差分对，用于接收差分输入信号的；以及
第二导电类型的高压MIS晶体管的第二差分对，用于接收所述的差分输入信号。
CNB031498132A 2002-07-26 2003-07-25 低电源电压下亦可产生稳定恒流的半导体集成电路器件 Expired - Lifetime CN1266838C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002218433A JP4070533B2 (ja) 2002-07-26 2002-07-26 半導体集積回路装置
JP218433/2002 2002-07-26

Publications (2)

Publication Number Publication Date
CN1476169A true CN1476169A (zh) 2004-02-18
CN1266838C CN1266838C (zh) 2006-07-26

Family

ID=29997300

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031498132A Expired - Lifetime CN1266838C (zh) 2002-07-26 2003-07-25 低电源电压下亦可产生稳定恒流的半导体集成电路器件

Country Status (6)

Country Link
US (2) US6844773B2 (zh)
EP (2) EP1739517B1 (zh)
JP (1) JP4070533B2 (zh)
KR (1) KR100967365B1 (zh)
CN (1) CN1266838C (zh)
DE (1) DE60321866D1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984383A (zh) * 2013-02-11 2014-08-13 辉达公司 低电压、高精度电流镜电路
CN105518846A (zh) * 2013-09-27 2016-04-20 株式会社索思未来 半导体集成电路及逻辑电路
CN110401438A (zh) * 2018-04-24 2019-11-01 意法半导体国际有限公司 具有晶体管有条件本体偏置的电平移位电路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070271145A1 (en) * 2004-07-20 2007-11-22 Vest Herb D Consolidated System for Managing Internet Ads
EP1619687A1 (en) * 2004-07-21 2006-01-25 STMicroelectronics S.r.l. Distribution of a reference voltage through a circuit
KR100629619B1 (ko) 2005-08-23 2006-10-02 삼성전자주식회사 기준전류 생성회로, 바이어스 전압 생성회로 및 이들을이용한 바이어스 회로
US7629832B2 (en) * 2006-04-28 2009-12-08 Advanced Analog Silicon IP Corporation Current source circuit and design methodology
JP5061957B2 (ja) * 2008-02-29 2012-10-31 ソニー株式会社 半導体集積回路
CN101739052B (zh) * 2009-11-26 2012-01-18 四川和芯微电子股份有限公司 一种与电源无关的电流参考源
CN102571044A (zh) * 2010-12-22 2012-07-11 无锡华润上华半导体有限公司 电压比较器
CN103377696B (zh) * 2012-04-24 2016-06-08 北京兆易创新科技股份有限公司 一种为存储单元提供稳定电压的系统
TWI720305B (zh) * 2018-04-10 2021-03-01 智原科技股份有限公司 電壓產生電路
CN109213256B (zh) * 2018-09-27 2020-08-04 北京中电华大电子设计有限责任公司 一种恒流源供电电路
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
US11353901B2 (en) 2019-11-15 2022-06-07 Texas Instruments Incorporated Voltage threshold gap circuits with temperature trim
US20220247362A1 (en) * 2021-02-02 2022-08-04 Macronix International Co., Ltd. High-speed, low distortion receiver circuit

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904953A (en) * 1988-04-22 1990-02-27 Triquint Semiconductor, Inc. Differential amplifier with common-mode bias feedback
JPH03217915A (ja) 1990-01-24 1991-09-25 Hitachi Ltd 半導体集積回路装置
US5132560A (en) * 1990-09-28 1992-07-21 Siemens Corporate Research, Inc. Voltage comparator with automatic output-level adjustment
US5198782A (en) * 1991-01-15 1993-03-30 Crystal Semiconductor Low distortion amplifier output stage for dac
US5455816A (en) * 1992-05-18 1995-10-03 At&T Global Information Solutions Company MOS amplifier with gain control
JPH07106869A (ja) * 1993-09-30 1995-04-21 Nec Corp 定電流回路
JP2892287B2 (ja) * 1994-02-04 1999-05-17 松下電器産業株式会社 演算増幅器
JP2885120B2 (ja) * 1995-01-27 1999-04-19 日本電気株式会社 演算増幅器
JPH08288761A (ja) * 1995-04-10 1996-11-01 Fujitsu Ltd 差動増幅＆出力オフセット回路及びこれを備えた半導体集積回路並びにノイズ除去方法
JPH0974340A (ja) * 1995-09-04 1997-03-18 Toshiba Corp コンパレータ回路
JPH10143264A (ja) 1996-11-14 1998-05-29 Olympus Optical Co Ltd 定電圧回路
JP3464372B2 (ja) * 1997-11-19 2003-11-10 日本プレシジョン・サーキッツ株式会社 発振器
KR100272508B1 (ko) * 1997-12-12 2000-11-15 김영환 내부전압(vdd) 발생회로
US6081108A (en) * 1997-12-18 2000-06-27 Texas Instruments Incorporated Level shifter/amplifier circuit
JP3289276B2 (ja) * 1999-05-27 2002-06-04 日本電気株式会社 半導体装置
JP2002108468A (ja) 2000-09-28 2002-04-10 Toshiba Corp 電流源回路
JP2002118432A (ja) * 2000-10-06 2002-04-19 Niigata Seimitsu Kk 電界強度検出回路およびリミッタアンプ
KR100542685B1 (ko) * 2001-06-18 2006-01-16 매그나칩 반도체 유한회사 출력버퍼용 연산 트랜스컨덕턴스 증폭기
US6535030B1 (en) * 2001-06-19 2003-03-18 Xilinx, Inc. Differential comparator with offset correction
US6798290B2 (en) * 2001-08-31 2004-09-28 Sequoia Communications Translinear variable gain amplifier
TWI273768B (en) * 2001-12-19 2007-02-11 Himax Tech Ltd Operational transconductance amplifier and driving method for improving a power efficiency of the operational transconductance amplifier
US6756847B2 (en) * 2002-03-01 2004-06-29 Broadcom Corporation Operational amplifier with increased common mode input range
US6741130B2 (en) * 2002-09-23 2004-05-25 Meng-Jer Wey High-speed output transconductance amplifier capable of operating at different voltage levels
US6774721B1 (en) * 2003-03-07 2004-08-10 Quake Technologies, Inc. High speed logic circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984383A (zh) * 2013-02-11 2014-08-13 辉达公司 低电压、高精度电流镜电路
CN105518846A (zh) * 2013-09-27 2016-04-20 株式会社索思未来 半导体集成电路及逻辑电路
CN105518846B (zh) * 2013-09-27 2018-12-28 株式会社索思未来 半导体集成电路及逻辑电路
CN109616445A (zh) * 2013-09-27 2019-04-12 株式会社索思未来 半导体集成电路及逻辑电路
CN110401438A (zh) * 2018-04-24 2019-11-01 意法半导体国际有限公司 具有晶体管有条件本体偏置的电平移位电路

Also Published As

Publication number Publication date
US20050083031A1 (en) 2005-04-21
EP1739517B1 (en) 2012-08-08
EP1739517A3 (en) 2007-01-10
DE60321866D1 (de) 2008-08-14
EP1385075B1 (en) 2008-07-02
JP4070533B2 (ja) 2008-04-02
CN1266838C (zh) 2006-07-26
KR20040010345A (ko) 2004-01-31
EP1385075A3 (en) 2005-11-02
US6844773B2 (en) 2005-01-18
EP1739517A2 (en) 2007-01-03
KR100967365B1 (ko) 2010-07-05
JP2004062424A (ja) 2004-02-26
US7659766B2 (en) 2010-02-09
EP1385075A2 (en) 2004-01-28
US20040017248A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN101395803B (zh) 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备
CN1227808C (zh) 降低mos共发共基电路热电子恶化效应的电压限制偏置电路
EP3103196B1 (en) Buffer circuits and methods
CN1684196A (zh) 具有调整输入电阻的偏置电压节点的电流读出放大器电路
CN1665138A (zh) 半导体器件
CN1967428A (zh) 能带隙电压参考电路
US8786324B1 (en) Mixed voltage driving circuit
CN1290266C (zh) A/d转换器
CN1815888A (zh) 延迟电路和采用该延迟电路的环形振荡器
CN1960174A (zh) 差动放大器及半导体电路
CN102122189A (zh) 一种宽温度范围兼容标准cmos工艺的温度补偿电流源
US7466186B2 (en) Semiconductor integrated circuit
CN1719722A (zh) 自偏置差分放大器
CN1529216A (zh) 低温度系数和低电源电压系数的参考电流源
WO2012083781A1 (en) Voltage comparator
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
CN101068106A (zh) 共源共栅放大电路、放大器、和共源共栅放大电路的方法
US7671655B2 (en) Level conversion circuit for a semiconductor circuit
CN102253681A (zh) 一种完全与标准cmos工艺兼容的温度补偿电流源
CN209297190U (zh) 一种低压降镜像电流源电路
US4841486A (en) Semiconductor memory device and sense amplifier
US20060164144A1 (en) Flip-flop circuit and semiconductor device
CN213717928U (zh) 驱动电路及存储芯片
US20050168262A1 (en) High-speed receiver for high i/o voltage and low core voltage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TERINITY SEMICONDUCTOR CONSULTING CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20150520

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150520

Address after: Kanagawa

Patentee after: Semiconductor Consulting Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Ltd.

CX01 Expiry of patent term

Granted publication date: 20060726

CX01 Expiry of patent term