JP2004062424A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2004062424A
JP2004062424A JP2002218433A JP2002218433A JP2004062424A JP 2004062424 A JP2004062424 A JP 2004062424A JP 2002218433 A JP2002218433 A JP 2002218433A JP 2002218433 A JP2002218433 A JP 2002218433A JP 2004062424 A JP2004062424 A JP 2004062424A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
mis transistor
circuit device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002218433A
Other languages
English (en)
Other versions
JP4070533B2 (ja
Inventor
Hideki Ishida
石田　秀樹
Megumi Ono
大野　めぐみ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002218433A priority Critical patent/JP4070533B2/ja
Priority to DE60321866T priority patent/DE60321866D1/de
Priority to EP03254251A priority patent/EP1385075B1/en
Priority to EP06017381A priority patent/EP1739517B1/en
Priority to US10/613,123 priority patent/US6844773B2/en
Priority to KR1020030050466A priority patent/KR100967365B1/ko
Priority to CNB031498132A priority patent/CN1266838C/zh
Publication of JP2004062424A publication Critical patent/JP2004062424A/ja
Priority to US11/004,807 priority patent/US7659766B2/en
Application granted granted Critical
Publication of JP4070533B2 publication Critical patent/JP4070533B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

【課題】従来、低い電源電圧でも安定した定電流を生成することのできる半導体集積回路装置の提供が困難であった。
【解決手段】第１の電源線Ｖｄｄと第２の電源線Ｖｓｓとの間に、直列に接続された第１導電型の第１のＭＩＳトランジスタ３、第２導電型の第２のＭＩＳトランジスタ８および抵抗９を有する半導体集積回路装置であって、ゲートが前記第１のＭＩＳトランジスタ３および前記第２のＭＩＳトランジスタ８の接続ノードＮ４に接続され、ドレインが前記第２のＭＩＳトランジスタ８および前記抵抗９の接続ノードＮ１に接続された第１導電型の第３のＭＩＳトランジスタ４を備えるように構成する。
【選択図】　　　図５

Description

【０００１】
【発明の属する技術分野】
本発明は半導体集積回路装置に関し、特に、安定した定電流源を必要とするアナログ回路装置に関する。
【０００２】
近年、半導体集積回路装置は、より一層の高速化および定消費電力化が要求され、電源電圧の低電圧化および信号振幅の小振幅化等が進められている。これは、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：或いは、より広くＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタで構成した半導体集積回路装置、すなわち、安定した定電流源を必要とするＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　ＭＯＳ）回路で構成されたアナログ回路装置においても同様である。そこで、低い電源電圧でも安定した定電流を生成することのできる半導体集積回路装置の提供が要望されている。
【０００３】
さらに、近年の低い電源電圧（例えば、１．８Ｖや１．２Ｖ、或いは、それ以下）で信号振幅の小さい半導体集積回路装置と、従来の高い電源電圧（例えば、３．３Ｖや２．５Ｖ）で信号振幅の大きい半導体集積回路装置とのインターフェースをとることのできる高速動作が可能なレベルシフト回路の提供も要望されている。
【０００４】
【従来の技術】
従来、電流源回路の基本的な考え方としては、電源電圧・プロセス・温度に依存することなく、安定した電流を生成することにある。
【０００５】
図１は従来の半導体集積回路装置の一例を示す回路図であり、電源に依存しない電流源回路の一例を示すものである。図１において、参照符号Ｖｄｄは高電位電源線（高電位電源電圧）、Ｖｓｓは低電位電源線（低電位電源電圧）、１０１〜１０３はｐチャネル型ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）、１０４および１０５はｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）、そして、１０６は抵抗を示している。
【０００６】
図１に示す回路を理想の電流源と考え、抵抗１０６の抵抗値をＲとし、低電位電源電圧Ｖｓｓ＝０Ｖとする。まず、トランジスタ１０１とトランジスタ１０２がカレントミラー接続されていることから、Ｉ０１＝Ｉ０２が成り立つ。また、トランジスタ１０４のゲート−ソース間電圧をＶｇｓ０１、電流増幅率をβ０１とし、トランジスタ１０５のゲート−ソース間電圧をＶｇｓ０２、電流増幅率をＫβ０１とし、そして、トランジスタ１０４および１０５のしきい値電圧Ｖｔｈが等しいとすると、トランジスタ１０４を流れる電流Ｉ０１は、０１＝β０１（Ｖｇｓ０１−Ｖｔｈ）２／２となり、また、トランジスタ１０５を流れる電流Ｉ０２は、Ｉ０２＝Ｋβ０１（Ｖｇｓ０２−Ｖｔｈ）２／２となる。さらに、Ｖｇｓ０１＝Ｖｇｓ０２＋Ｉ０２・Ｒが成り立つ。
【０００７】
これらの式から、しきい値電圧Ｖｔｈを消去すると、トランジスタ１０２とカレントミラー接続されたトランジスタ１０３を流れる電流Ｉｏｕｔは、Ｉｏｕｔ＝Ｉ０１＝Ｉ０２＝２／β１・１／Ｒ２・（１−１／√Ｋ）２となり、電源電圧が式に含まれないため、電源電圧に依存しない回路と言うことができる。なお、トランジスタ１０５と同様に、トランジスタ１０２に対して各トランジスタをカレントミラー接続することにより、電流Ｉｏｕｔと同様の電流のコピーを必要に応じて生成することが可能になる。
【０００８】
【発明が解決しようとする課題】
図２はトランジスタのＶｄｓ−Ｉｄｓ特性を概略的に示す図である。
【０００９】
しかしながら、例えば、トランジスタのソース−ドレイン間電圧Ｖｄｓとドレイン電流（ソース−ドレイン間電流）Ｉｄｓとの間には図２に示すような特性があり、実際には、飽和領域であっても傾きがあるため、電源電圧（Ｖｄｄ）が増えるとトランジスタ１０１および１０２のソース−ドレイン間電圧Ｖｄｓも増加して電流が増えてしまい、また、電源電圧が減るとトランジスタ１０１および１０２のソース−ドレイン間電圧Ｖｄｓが減少して電流が減り、或いは、線形領域に入ってしまう可能性もある。
【００１０】
そのため、トランジスタ１０４および１０５における電圧降下が変化して、ノードＮ０１の電圧Ｖ０１とノードＮ０２の電圧Ｖ０２とで値が異なってしまう。このことを踏まえ、トランジスタ１０５のソース−ドレイン間の抵抗成分Ｒｄｓから電流値を考えると、Ｉ０２＝Ｉ０１＋（Ｖ０２−Ｖ０１）／ＲｄｓとなることからＩ０２≠Ｉ０１になり、電流値が等しくミラーされない。さらに、トランジスタのしきい値電圧Ｖｔｈや電流増幅率βのミスマッチ等により、誤差が生じることも考えられる。
【００１１】
すなわち、図１に示す従来の電流源回路は、実際には、電源電圧に依存する可能性がないわけではなく、また、温度依存やプロセス依存が大きいことも考えられる。さらに、従来、ある程度の電源電圧を確保することが可能な場合には、トランジスタを縦積みにすることで電流源の精度を向上させることができたが、近年のトランジスタの微細化および動作速度の高速化の要求に伴って電源電圧も低くなってきており、従来の手法では対処しきれなくなってきている。また、電流特性における飽和領域の傾きも大きくなっており、安定した電流源の設計がさらに難しくなっている。その上、高周波を受けることができるアンプにおいても電流源が必須となってきており、電流値が安定していないと、アンプの出力が意図した周波数を出すことが困難になる等の問題も生じている。
【００１２】
ところで、現在、規格で決められている入力信号としては、最近の低電圧化されている電源電圧よりも高く設定されていることが多い。それに対応するため、２種類の電源電圧（Ｖｄｄ１：高い高電位電源電圧；例えば、３．３Ｖや２．５Ｖ、および、Ｖｄｄ２：低い高電位電源電圧；例えば、１．８Ｖや１．２Ｖ）を使用し、差動の入力信号（ＩＮ，／ＩＮ）をｐＭＯＳおよびｎＭＯＳの差動対トランジスタで受けるようにしている。
【００１３】
図３は従来の半導体集積回路装置の他の例を示す回路図であり、従来のレベルシフト機能を備えた差動アンプを示すものである。図３において、参照符号２００は差動増幅部、２５０はレベルシフト部、２０１〜２１０はｐＭＯＳトランジスタ、２１１〜２１８はｎＭＯＳトランジスタ、そして、２１９はインバータを示している。また、参照符号Ｖｄｄ１は高い高電位電源電圧（例えば、３．３Ｖや２．５Ｖ）、Ｖｄｄ２は低い高電位電源電圧（例えば、１．８Ｖや１．２Ｖ）、そして、Ｖｓｓは低電位電源電圧（例えば、０Ｖ）を示している。なお、ｐＭＯＳトランジスタ２０１〜２０９およびｎＭＯＳトランジスタ２１１〜２１７は高電圧用のＭＯＳトランジスタであり、また、ｐＭＯＳトランジスタ２１０およびｎＭＯＳトランジスタ２１８は低電圧用のＭＯＳトランジスタである。
【００１４】
すなわち、図３に示されるように、従来の半導体集積回路装置（レベルシフト機能を備えた差動アンプ）は、高い高電位電源電圧Ｖｄｄ１が印加されｐＭＯＳトランジスタ２０１〜２０７およびｎＭＯＳトランジスタ２１１〜２１５を有する差動増幅部２００、並びに、低い高電位電源電圧Ｖｄｄ２が印加されｐＭＯＳトランジスタ２０８〜２１０およびｎＭＯＳトランジスタ２１６〜２１８およびインバータ２１９を有するレベルシフト部２５０を備えている。
【００１５】
差動の入力信号ＩＮ，／ＩＮは、ｐＭＯＳの差動対トランジスタ２０６，２０７に供給されると共に、ｎＭＯＳの差動対トランジスタ２１４，２１３に供給され、入力信号のダイナミックレンジを確保するようになっている。差動増幅された信号は、レベルシフト部２５０におけるｎＭＯＳトランジスタ２１６および２１７のゲートに供給される。ここで、レベルシフト部２５０には、低い高電位電源電圧Ｖｄｄ２が印加されているが、差動増幅部２００の出力信号を受け取るｎＭＯＳトランジスタ２１６，２１７およびｐＭＯＳトランジスタ２０８，２０９は高電圧用のトランジスタとされ、次段のインバータを構成するｐＭＯＳトランジスタ２１０およびｎＭＯＳトランジスタ２１８は低電圧用のトランジスタとされている。このように、レベルシフト部２５０で差動増幅部２００の出力信号レベルシフトすることで、低電圧化した電源電圧に対応した出力を得るようになっている。
【００１６】
しかしながら、図３に示す半導体集積回路装置では、差動増幅部２００におけるゲインが上がり過ぎてしまい、差動増幅部２００の出力がレベルシフト部２５０の電源電圧（Ｖｄｄ２）よりも高くなり、レベルシフト部２５０の出力は、（Ｖｄｄ１−Ｖｄｄ２）の電圧分、反転する時間がかかるため、時間をロスして動作が遅くなってしまう。また、レベルシフト部２５０は電流源を持たないため、貫通電流が流れてしまい、消費電力の面でも問題がある。
【００１７】
図４はトランジスタのＶｇｓ−Ｉｄｓ特性を概略的に示す図である。
【００１８】
さらに、図４に示されるように、レベルシフト部２５０の入力差動対（トランジスタ２１６，２１７）以外の部分も高電圧用のトランジスタ（トランジスタ２０８，２０９）は、電源電圧を低くするとしきい値電圧Ｖｔｈが高いため、ゲート−ソース間電圧Ｖｇｓが低くなって意図した電流が流れにくく高速動作も難しくなる。
【００１９】
本発明は、上述した従来の半導体集積回路装置が有する課題に鑑み、電源電圧やドレイン電圧に依存せず、安定した電流を等しくコピーすることのできる電流源を備えた半導体集積回路装置の提供を目的とする。さらに、本発明は、広範囲で小振幅の高周波入力に対応すると共に、入力信号を所定のロジック電圧の信号に変換することのできるレベルシフト機能を有する半導体集積回路装置の提供も目的とする。
【００２０】
【課題を解決するための手段】
本発明の第１の形態によれば、第１の電源線と第２の電源線との間に、直列に接続された第１導電型の第１のＭＩＳトランジスタ、第２導電型の第２のＭＩＳトランジスタおよび抵抗を有する半導体集積回路装置であって、ゲートが前記第１のＭＩＳトランジスタおよび前記第２のＭＩＳトランジスタの接続ノードに接続され、ドレインが前記第２のＭＩＳトランジスタおよび前記抵抗の接続ノードに接続された第１導電型の第３のＭＩＳトランジスタを備えることを特徴とする半導体集積回路装置が提供される。
【００２１】
本発明の第２の形態によれば、入力信号が供給され、第１導電型および第２導電型の高電圧用ＭＩＳトランジスタにより構成された増幅部、および、該増幅部の出力を受け取ってレベルシフトされた信号を出力するレベルシフト部を有する半導体集積回路装置であって、前記増幅部は、ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタを備え、前記レベルシフト部は、前記ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタとカレントミラー接続された第２導電型の高電圧用ＭＩＳトランジスタ、および、第１導電型および第２導電型の低電圧用ＭＩＳトランジスタを備えることを特徴とする半導体集積回路装置が提供される。
【００２２】
さらに、本発明によれば、第１の電源線と第２の電源線との間に、直列に接続された第１導電型の第１のＭＩＳトランジスタ、第２導電型の第２のＭＩＳトランジスタおよび抵抗を有する半導体集積回路装置であって、ゲートが前記第１のＭＩＳトランジスタおよび前記第２のＭＩＳトランジスタの接続ノードに接続され、ドレインが前記第２のＭＩＳトランジスタおよび前記抵抗の接続ノードに接続された第１導電型の第３のＭＩＳトランジスタを備える電流源回路と、入力信号が供給され、第１導電型および第２導電型の高電圧用ＭＩＳトランジスタにより構成された増幅部、および、該増幅部の出力を受け取ってレベルシフトされた信号を出力するレベルシフト部を有する半導体集積回路装置であって、前記増幅部は、ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタを備え、前記レベルシフト部は、前記ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタとカレントミラー接続された第２導電型の高電圧用ＭＩＳトランジスタ、および、第１導電型および第２導電型の低電圧用ＭＩＳトランジスタを備える差動増幅回路と、前記電流源回路の出力電流を、カレントミラー回路を介して前記差動増幅回路における電流源のバイアス電圧に使用したことを特徴とする半導体集積回路装置が提供される。
【００２３】
【発明の実施の形態】
以下、本発明に係る半導体集積回路装置の各実施例を、添付図面を参照して詳述する。
【００２４】
図５は本発明の半導体集積回路装置の第１実施例を示す回路図である。図５において、参照符号Ｖｄｄは高電位電源線（高電位電源電圧）、Ｖｓｓは低電位電源線（低電位電源電圧）、１〜５はｐＭＯＳ（ＭＩＳ）トランジスタ、６〜８はｎＭＯＳ（ＭＩＳ）トランジスタ、そして、９は抵抗を示している。この図５に示す電流源回路（半導体集積回路装置）は、図１を参照して説明した従来の電流源回路に対して、電源電圧および温度等の変動にほとんど依存しない回路である。
【００２５】
図５に示されるように、本第１実施例の電流源回路は、低電位電源線Ｖｓｓに接続され、電流Ｉ０を流す抵抗９と、この抵抗９を介して低電位電源線Ｖｓｓに接続されたｎＭＯＳトランジスタ８と、ｎＭＯＳトランジスタ８とカレントミラーされたｎＭＯＳトランジスタ６および７と、ｎＭＯＳトランジスタ６および高電位電源線Ｖｄｄに接続されたｐＭＯＳトランジスタ１と、このｐＭＯＳトランジスタ１とカレントミラーの関係になっておりｎＭＯＳトランジスタ８および高電位電源線Ｖｄｄに接続されたｐＭＯＳトランジスタ３と、ｎＭＯＳトランジスタ７および高電位電源線Ｖｄｄに接続されたｐＭＯＳトランジスタ２と、このｐＭＯＳトランジスタ２とカレントミラーの関係になっているｐＭＯＳトランジスタ４と、ソースが高電位電源線Ｖｄｄに接続されたｐＭＯＳトランジスタと、を備えている。そして、ｎＭＯＳトランジスタ６，７，８のゲートを、ｐＭＯＳトランジスタ２とｎＭＯＳトランジスタ７との接続ノードＮ２に接続し、ｎＭＯＳトランジスタ７のドレインを、ｎＭＯＳトランジスタ８および抵抗９の接続ノードＮ１に接続し、ｐＭＯＳトランジスタ２および４のゲートを、ｎＭＯＳトランジスタ８とｐＭＯＳトランジスタ３の接続ノードＮ４に接続し、且つ、このｎＭＯＳトランジスタ８とｐＭＯＳトランジスタ３の接続ノードＮ４をｐＭＯＳトランジスタ５のゲートに接続して電流をミラーするようになっている。
【００２６】
ところで、トランジスタのＶｄｓ−Ｉｄｓ特性は、前述した図２に示されるように、飽和領域でも電流は一定とはならず、所定の傾きを持っている。そのため、電源電圧（Ｖｄｄ）の電位が上昇すると、電流Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５およびＩｏｕｔも増加しようとする。次に、電流Ｉ４が増加するので、ノードＮ１の電位Ｖ１が上昇する。それにより、トランジスタ８のＶｇｓが浅くなって電流を削減しようとし、その結果、電源変動に伴う電流の上昇を抑えることができる。同様に、温度変動による電流変動も抑えることができる。
【００２７】
また、トランジスタ２で発生した電流は、トランジスタ７→トランジスタ６→トランジスタ３を通して電流を安定化させる働きがある。このようなフィードバックによって、より一層安定な電流源を構成することが可能になる。そして、この回路を採用することによりトランジスタを縦積みすることなく、安定した電流源となるため、電源電圧が低い場合にも使用することができる。
【００２８】
さらに、温度に依存してトランジスタのしきい値電圧Ｖｔｈが変化し、電流値も変化してしまうが、トランジスタのゲート−ソース間電圧Ｖｇｓの低い部分を利用することで、トランジスタのしきい値電圧Ｖｔｈの変化がほとんどなくなり、温度依存がほとんどない電流源となる。
【００２９】
このように、本第１実施例の電流源回路（半導体集積回路装置）は、電源電圧と温度の依存がほとんどない安定した電流源と言える。
【００３０】
図６は図５の半導体集積回路装置の変形例を示す回路図である。
【００３１】
図５および図６の比較から明らかなように、図６に示す変形例は、図５に示す第１実施例において、ｐＭＯＳトランジスタ１〜５をｎＭＯＳトランジスタ１’〜５’で構成し、ｎＭＯＳトランジスタ６〜８をｐＭＯＳトランジスタ６’〜８’で構成し、高電位電源線Ｖｄｄを低電位電源線Ｖｓｓとし、そして、低電位電源線Ｖｓｓを高電位電源線Ｖｄｄとしたものに相当する。また、図６の本変形例において、図５の第１実施例における電流Ｉ０〜Ｉ４およびＩｏｕｔは、それぞれ電流Ｉ０’〜Ｉ４’およびＩｏｕｔ’に対応している。なお、図６の本変形例において、抵抗９’は、高電位電源線ＶｄｄとｐＭＯＳトランジスタ８のソースとの間に接続されることになる。
【００３２】
図７は本発明の半導体集積回路装置の第２実施例を示す回路図である。
【００３３】
図７に示されるように、本第２実施例の電流源回路（半導体集積回路装置）は、図５に示す第１実施例の電流源回路に対してｎＭＯＳトランジスタ６ａ，７ａ，８ａを付加するようになっており、ｎＭＯＳトランジスタ６のソースと低電位電源線Ｖｓｓとの間にｎＭＯＳトランジスタ６ａを設け、ｎＭＯＳトランジスタ７のソースと低電位電源線Ｖｓｓとの間にｎＭＯＳトランジスタ７ａを設け、そして、ｎＭＯＳトランジスタ８のソースと抵抗９（ノードＮ１）との間にｎＭＯＳトランジスタ８ａを設けるようになっている。
【００３４】
すなわち、本第２実施例の電流源回路は、図５の第１実施例の電流源回路におけるｎＭＯＳトランジスタ６，７，８に対してｎＭＯＳトランジスタ６ａ，７ａ，８ａをカスケード接続させることで、出力抵抗を大きくして図５の電流源回路よりも安定した電流を供給するようになっている。ただし、本第２実施例の電流源回路は、電源電圧（Ｖｄｄ）がある程度以上の電圧（例えば、３．３Ｖ程度）であることが必要とされる。なお、図５の第１実施例の電流源回路は、例えば、電源電圧（Ｖｄｄ）が１．２Ｖ程度の電圧でも十分使用することができる。
【００３５】
図８は本発明の半導体集積回路装置の第３実施例を示す回路図である。
【００３６】
図８に示されるように、本第３実施例の電流源回路は、図５に示す第１実施例と同様の構成とされている。ただし、第１実施例におけるｐＭＯＳトランジスタ３は、他のｐＭＯＳトランジスタ１，２，４および５と同様のものであるのに対して、図８に示す本第３実施例の電流源回路においては、種類の異なるｐＭＯＳトランジスタ３ｂにより構成するようになっている。
【００３７】
すなわち、本第３実施例においては、高電位電源線ＶｄｄとノードＮ４との間に設けられるｐＭＯＳトランジスタ３ｂは、電流Ｉ３の値を小さくするために、他のｐＭＯＳトランジスタ１，２，４および５のしきい値電圧Ｖｔｈよりも大きいしきい値電圧Ｖｔｈｂを有するトランジスタにより構成したり、または、他のｐＭＯＳトランジスタ１，２，４および５を高速のトランジスタで構成した場合には低速（通常の動作速度）のトランジスタにより構成したり、或いは、他のｐＭＯＳトランジスタ１，２，４および５の基板バイアス（ウェルに与えるバイアス電圧）よりも深い基板バイアスを与える等として構成するようになっている。
【００３８】
このように、例えば、ｐＭＯＳトランジスタ３ｂのしきい値電圧Ｖｔｈｂを他のｐＭＯＳトランジスタ１，２，４および５のしきい値電圧Ｖｔｈよりも大きな値にすることで、電流Ｉ３（Ｉ０）の値を小さく（調整）し、出力電流Ｉｏｕｔとして安定した電流が供給できるようになっている。
【００３９】
このように、本発明に係る電流源回路（半導体集積回路装置）の各実施例は、電源電圧依存がほとんどなく、温度依存を減少させることもできる上、最近のトランジスタの微細化に伴う電源の低電圧化にも対応した安定な電流源を供給することができる。
【００４０】
図９は本発明の半導体集積回路装置の第４実施例を示す回路図であり、高周波・広範囲の入力レベルで小振幅な入力信号に対応し、また、入力信号をロジックレベルの電圧にレベルシフトして出力するレベルシフト機能を備えた差動アンプを示すものである。図９において、参照符号２０は差動増幅部、５０はレベルシフト部、２１〜３１はｐＭＯＳトランジスタ、３２〜３９および２２１，２２２はｎＭＯＳトランジスタ、そして、４０はインバータを示している。また、参照符号Ｖｄｄ１は高い高電位電源電圧（例えば、３．３Ｖや２．５Ｖ）、Ｖｄｄ２は低い高電位電源電圧（例えば、１．８Ｖや１．２Ｖ）、そして、Ｖｓｓは低電位電源電圧（例えば、０Ｖ）を示している。なお、ｐＭＯＳトランジスタ２１〜２７およびｎＭＯＳトランジスタ３２〜３６および２２１，２２２は高電圧用のＭＯＳトランジスタであり、また、ｐＭＯＳトランジスタ２８〜３１およびｎＭＯＳトランジスタ３７〜３９は低電圧用のＭＯＳトランジスタである。
【００４１】
すなわち、図９に示されるように、本第４実施例の半導体集積回路装置（レベルシフト機能を備えた差動アンプ）は、高い高電位電源電圧Ｖｄｄ１が印加されｐＭＯＳトランジスタ２１〜２７およびｎＭＯＳトランジスタ３２〜３４；２２１，２２２を有する差動増幅部２０、並びに、低い高電位電源電圧Ｖｄｄ２が印加されｐＭＯＳトランジスタ２８〜３１、ｎＭＯＳトランジスタ３５〜３９およびインバータ４０を有するレベルシフト部５０を備えている。
【００４２】
前述した図３および図９の比較から明らかなように、本第４実施例では、差動増幅部２０におけるｎＭＯＳトランジスタ２２１および２２２（図３におけるｎＭＯＳトランジスタ２１１および２１２に相当）をダイオード接続とし、レベルシフト部５０のｎＭＯＳトランジスタ３６および３５とカレントミラー接続するようになっている。ここで、レベルシフト部５０において、ｎＭＯＳトランジスタ３５，３６だけが高電圧用のＭＯＳトランジスタにより構成され、他のｐＭＯＳトランジスタ２８〜３１およびｎＭＯＳトランジスタ３７〜３９は低電圧用のＭＯＳトランジスタにより構成されている。なお、ｎＭＯＳトランジスタ３７〜３９は、それぞれ電流源を構成している。
【００４３】
本第４実施例の半導体集積回路装置によれば、レベルシフトの電流を制御することで従来の回路に比べて消費電流を抑えることができ、また、ゲインを抑えることで高速動作も可能になる。さらに、レベルシフト部５０において、入力用のトランジスタ３５，３６以外はノーマル（低電圧用）のトランジスタを使用することにより、電源電圧が低くなっても低電圧用のトランジスタはそのしきい値電圧Ｖｔｈが低いために十分なゲート−ソース間電圧Ｖｇｓを確保することができ、高速動作が可能になる。
【００４４】
図１０は本発明の半導体集積回路装置の第５実施例を示す回路図である。
【００４５】
図９および図１０の比較から明らかなように、図１０に示す第５実施例の半導体集積回路装置は、図９に示す第４実施例におけるダイオード接続されたｎＭＯＳトランジスタ２２１および２２２を抵抗２３１および２３２で構成するようになっている。すなわち、ノードＮ１１およびＮ１２の電圧は、低い高電位電源電圧Ｖｄｄ２より高い電圧にする必要がないため、第４実施例のトランジスタ２２１および２２２を抵抗２３１および２３２に置き換えることで、ゲインが上がり過ぎるのを防止してより高速化した回路とすることが可能になる。
【００４６】
図１１は本発明の半導体集積回路装置の第６実施例を示す回路図である。
【００４７】
図９および図１１の比較から明らかなように、図１１に示す第６実施例の半導体集積回路装置は、図９に示す第４実施例におけるダイオード接続されたｎＭＯＳトランジスタ２２１および２２２に対してクロスカップル接続されたｎＭＯＳトランジスタ２４１および２４２を設け、ゲインを上げるようになっている。すなわち、本第６実施例の半導体集積回路装置は、例えば、図９の第４実施例の回路ではゲインが足りない場合などに有効なものである。
【００４８】
図１２は本発明の半導体集積回路装置の第７実施例を示す回路図である。
【００４９】
図９および図１２の比較から明らかなように、図１２に示す第７実施例の半導体集積回路装置は、図９に示す第４実施例の回路におけるｐＭＯＳトランジスタ２６および２７に対して、入力信号ＩＮ，／ＩＮを受け取りドレインがクロス接続されたｐＭＯＳトランジスタ２５１および２５２を設けることで、トランジスタの反転速度を上げてより一層の高速動作を可能にしている。すなわち、前述した図９の第７実施例においては、入力信号ＩＮが低レベル『Ｌ』で入力信号／ＩＮが高レベル『Ｈ』のとき、トランジスタ２６および２２１を介して電流が流れ、トランジスタ２７および２２２は電流が流れないが、本第７実施例では、オンするトランジスタ２５１のドレインがトランジスタ２７のドレインに接続されているため、電流パスができてトランジスタ２７および２２２にも電流が流れることになる。これにより、図４を参照して前述したのと逆に、レベルシフト部５０のトランジスタ３６，３５のゲート電圧はしきい値電圧Ｖｔｈより先の電圧から入力されることになるため、より一層の高速動作が可能になる。
【００５０】
図１３は本発明の半導体集積回路装置の第８実施例を示す回路図である。
【００５１】
図１３において、電流源回路３０１は、図５〜図８を参照して説明した本発明に係る半導体集積回路装置の第１〜第３実施例（電流源回路）を適用したものであり、また、差動増幅回路３０３は、図９〜図１２を参照して説明した本発明に係る半導体集積回路装置の第４〜第７実施例（レベルシフト機能を有する差動増幅回路）を適用したものである。
【００５２】
図１４は図１３の半導体集積回路装置における回路の一部を示す図であり、電流源回路３０１として図５に示す第１実施例（ｐＭＯＳトランジスタ１〜５、ｎＭＯＳトランジスタ６〜８、および、抵抗９）を適用すると共に、カレントミラー回路３０２としてｐＭＯＳトランジスタ３２１，３２５およびｎＭＯＳトランジスタ３２２，３２３，３２４を適用したものに相当する。
【００５３】
図１４に示されるように、差動増幅回路３０３における高電圧用のｎＭＯＳトランジスタ３４のゲートに対してバイアス電圧Ｖｂｎ１を印加するために、ｐＭＯＳトランジスタ３２１のドレインと低電位電源線（Ｖｓｓ）との間には、トランジスタ３４とカレントミラー接続された高電圧用のｎＭＯＳトランジスタ３２３が設けられ、また、低電圧用のｎＭＯＳトランジスタ３８のゲートに対してバイアス電圧Ｖｂｎ２を印加するために、ｐＭＯＳトランジスタ５のドレインと低電位電源線（Ｖｓｓ）との間には、トランジスタ３８とカレントミラー接続された低電圧用のｎＭＯＳトランジスタ３２２が設けられ、そして、高電圧用のｐＭＯＳトランジスタ２１のゲートに対してバイアス電圧Ｖｂｐを印加するために、ｎＭＯＳトランジスタ３２４のドレインと高電位電源線（Ｖｄｄ）との間には、トランジスタ２１とカレントミラー接続された高電圧用のｐＭＯＳトランジスタ３２５が設けられている。なお、図１４に示す半導体集積回路装置において、電流源回路３０１として図５に示す第１実施例を適用しているが、他の実施例等を適用することができ、さらに、カレントミラー回路３０２および差動増幅回路３０３も様々な回路を適用することができるのはいうまでもない。
【００５４】
このように、本発明の第８実施例の半導体集積回路装置によれば、差動増幅回路３０３における電流源を安定にして高周波の入力信号にも十分対応することができる。
【００５５】
上述したように、本発明に係る電流源回路（半導体集積回路装置）は、電源電圧依存がほとんどなく、温度依存を減少させることができる上、最近のトランジスタの微細化に伴う電源の低電圧化にも対応した安定な電流源を提供することが可能である。さらに、本発明に係る差動増幅回路（半導体集積回路装置）は、高い周波数で広い範囲の入力のコモンレベルに対応することでき、また、出力をロジックの電圧値へレベルシフトする機能も持たせることができる。そして、本発明に係る電流源回路と差動増幅回路を組み合わせることにより、より安定した高周波に対応する半導体集積回路装置を提供することができる。
【００５６】
（付記１）　第１の電源線と第２の電源線との間に、直列に接続された第１導電型の第１のＭＩＳトランジスタ、第２導電型の第２のＭＩＳトランジスタおよび抵抗を有する半導体集積回路装置であって、
ゲートが前記第１のＭＩＳトランジスタおよび前記第２のＭＩＳトランジスタの接続ノードに接続され、ドレインが前記第２のＭＩＳトランジスタおよび前記抵抗の接続ノードに接続された第１導電型の第３のＭＩＳトランジスタを備えることを特徴とする半導体集積回路装置。
【００５７】
（付記２）　付記１に記載の半導体集積回路装置において、さらに、
前記第２のＭＩＳトランジスタとカレントミラー接続された第２導電型の第４および第５のＭＩＳトランジスタと、
該第４のトランジスタおよび前記第１の電源線に接続され、前記第１のＭＩＳトランジスタとカレントミラー接続された第１導電型の第６のＭＩＳトランジスタと、
前記第５のＭＩＳトランジスタおよび前記第１の電源線に接続され、ゲートが前記第１のＭＩＳトランジスタおよび前記第２のＭＩＳトランジスタの接続ノードに接続された第１導電型の第７のＭＩＳトランジスタと、を備えることを特徴とする半導体集積回路装置。
【００５８】
（付記３）　付記１または２に記載の半導体集積回路装置において、さらに、ソースが前記第１の電源線に接続され、ゲートが前記第１のＭＩＳトランジスタおよび前記第２のＭＩＳトランジスタの接続ノードに接続され、出力電流を流す第１導電型の第８のＭＩＳトランジスタを備えることを特徴とする半導体集積回路装置。
【００５９】
（付記４）　付記１〜３のいずれか１項に記載の半導体集積回路装置において、さらに、
前記第２のＭＩＳトランジスタと前記抵抗との間に設けられた第２導電型の第９のＭＩＳトランジスタと、
前記第４および第５のＭＩＳトランジスタと前記第２の電源線との間に設けられた第２導電型の第１０および第１１のＭＩＳトランジスタとを備え、前記第２、第４および第５のＭＩＳトランジスタに対して前記第９、第１０および第１１のＭＩＳトランジスタをカスケード接続したことを特徴とする半導体集積回路装置。
【００６０】
（付記５）　付記１〜４のいずれか１項に記載の半導体集積回路装置において、前記第１のＭＩＳトランジスタを他の第１導電型のＭＩＳトランジスタとは異なる特性を有するトランジスタとして構成したことを特徴とする半導体集積回路装置。
【００６１】
（付記６）　付記５に記載の半導体集積回路装置において、前記異なる特性を有する第１のＭＩＳトランジスタは、前記他の第１導電型のＭＩＳトランジスタよりもトランジスタサイズを小さく、しきい値電圧を高く、または、基板バイアスを大きくするようになっていることを特徴とする半導体集積回路装置。
【００６２】
（付記７）　入力信号が供給され、第１導電型および第２導電型の高電圧用ＭＩＳトランジスタにより構成された増幅部、および、該増幅部の出力を受け取ってレベルシフトされた信号を出力するレベルシフト部を有する半導体集積回路装置であって、
前記増幅部は、ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタを備え、
前記レベルシフト部は、前記ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタとカレントミラー接続された第２導電型の高電圧用ＭＩＳトランジスタ、および、第１導電型および第２導電型の低電圧用ＭＩＳトランジスタを備えることを特徴とする半導体集積回路装置。
【００６３】
（付記８）　付記７に記載の半導体集積回路装置において、前記ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタを抵抗に置き換えたことを特徴とする半導体集積回路装置。
【００６４】
（付記９）　付記７に記載の半導体集積回路装置において、前記ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタに対して第２導電型の高電圧用ＭＩＳトランジスタをクロスカップル接続したことを特徴とする半導体集積回路装置。
【００６５】
（付記１０）　付記７〜９のいずれか１項に記載の半導体集積回路装置において、前記増幅部は、差動の入力信号を受け取る第１導電型の高電圧用ＭＩＳトランジスタ対を備えることを特徴とする半導体集積回路装置。
【００６６】
（付記１１）　付記１０に記載の半導体集積回路装置において、前記第１導電型の高電圧用ＭＩＳトランジスタ対に対して前記入力信号を受け取りドレインがクロス接続された一対の第１導電型の高電圧用ＭＩＳトランジスタを設けることを特徴とする半導体集積回路装置。
【００６７】
（付記１２）　付記７〜１１のいずれか１項に記載の半導体集積回路装置において、前記増幅部は、
差動の入力信号を受け取る第１導電型の高電圧用ＭＩＳトランジスタ対を有する第１の差動対と、
前記差動の入力信号を受け取る第２導電型の高電圧用ＭＩＳトランジスタ対を有する第２の差動対とを備えることを特徴とする半導体集積回路装置。
【００６８】
（付記１３）　付記１〜６のいずれか１項に記載の半導体集積回路装置を電流源回路とし、
付記７〜１２のいずれか１項に記載の半導体集積回路装置を差動増幅回路とし、
前記電流源回路の出力電流を、カレントミラー回路を介して前記差動増幅回路における電流源のバイアス電圧に使用したことを特徴とする半導体集積回路装置。
【００６９】
【発明の効果】
以上、詳述したように、本発明によれば、電源電圧や温度等にほとんど依存しない安定した電流を生成することのできる半導体集積回路装置を提供することができる。さらに、本発明によれば、広範囲で小振幅の高周波入力に対応すると共に、入力信号を所定のロジック電圧の信号に変換することのできるレベルシフト機能を有する半導体集積回路装置も提供することができる。
【図面の簡単な説明】
【図１】従来の半導体集積回路装置の一例を示す回路図である。
【図２】トランジスタのＶｄｓ−Ｉｄｓ特性を概略的に示す図である。
【図３】従来の半導体集積回路装置の他の例を示す回路図である。
【図４】トランジスタのＶｇｓ−Ｉｄｓ特性を概略的に示す図である。
【図５】本発明の半導体集積回路装置の第１実施例を示す回路図である。
【図６】図５の半導体集積回路装置の変形例を示す回路図である。
【図７】本発明の半導体集積回路装置の第２実施例を示す回路図である。
【図８】本発明の半導体集積回路装置の第３実施例を示す回路図である。
【図９】本発明の半導体集積回路装置の第４実施例を示す回路図である。
【図１０】本発明の半導体集積回路装置の第５実施例を示す回路図である。
【図１１】本発明の半導体集積回路装置の第６実施例を示す回路図である。
【図１２】本発明の半導体集積回路装置の第７実施例を示す回路図である。
【図１３】本発明の半導体集積回路装置の第８実施例を示す回路図である。
【図１４】図１３の半導体集積回路装置における回路の一部を示す図である。
【符号の説明】
１〜５；６’〜８’；１０１〜１０３…ｐチャネル型ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）
１’〜５’；６〜８；６ａ〜８ａ；１０４，１０５…ｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）
９；１０６；２３１，２３２…抵抗
２０，２００…増幅部（差動増幅部）
２１〜２７；２０１〜２０９；２５１，２５２；３２５…高電圧用ｐＭＯＳトランジスタ
２８〜３１；２１０；３２１…低電圧用ｐＭＯＳトランジスタ
３２〜３６；２１１〜２１７；２２１，２２２；２４１，２４２；３２３…高電圧用ｎＭＯＳトランジスタ
３７〜３９；２１８；３２２，３２４…低電圧用ｎＭＯＳトランジスタ
４０，２１９…インバータ
５０，２５０…レベルシフト部
３０１…電流源回路
３０２…カレントミラー回路
３０３…差動増幅回路
ＩＮ，／ＩＮ…差動入力信号
Ｖｄｄ…高電位電源線（高電位電源電圧）
Ｖｄｄ１…高い高電位電源電圧
Ｖｄｄ２…低い高電位電源電圧
Ｖｓｓ…低電位電源線（低電位電源電圧）

Claims (10)

  1. 第１の電源線と第２の電源線との間に、直列に接続された第１導電型の第１のＭＩＳトランジスタ、第２導電型の第２のＭＩＳトランジスタおよび抵抗を有する半導体集積回路装置であって、
    ゲートが前記第１のＭＩＳトランジスタおよび前記第２のＭＩＳトランジスタの接続ノードに接続され、ドレインが前記第２のＭＩＳトランジスタおよび前記抵抗の接続ノードに接続された第１導電型の第３のＭＩＳトランジスタを備えることを特徴とする半導体集積回路装置。
  2. 請求項１に記載の半導体集積回路装置において、さらに、
    前記第２のＭＩＳトランジスタとカレントミラー接続された第２導電型の第４および第５のＭＩＳトランジスタと、
    該第４のトランジスタおよび前記第１の電源線に接続され、前記第１のＭＩＳトランジスタとカレントミラー接続された第１導電型の第６のＭＩＳトランジスタと、
    前記第５のＭＩＳトランジスタおよび前記第１の電源線に接続され、ゲートが前記第１のＭＩＳトランジスタおよび前記第２のＭＩＳトランジスタの接続ノードに接続された第１導電型の第７のＭＩＳトランジスタと、を備えることを特徴とする半導体集積回路装置。
  3. 請求項１または２に記載の半導体集積回路装置において、さらに、ソースが前記第１の電源線に接続され、ゲートが前記第１のＭＩＳトランジスタおよび前記第２のＭＩＳトランジスタの接続ノードに接続され、出力電流を流す第１導電型の第８のＭＩＳトランジスタを備えることを特徴とする半導体集積回路装置。
  4. 請求項１〜３のいずれか１項に記載の半導体集積回路装置において、さらに、
    前記第２のＭＩＳトランジスタと前記抵抗との間に設けられた第２導電型の第９のＭＩＳトランジスタと、
    前記第４および第５のＭＩＳトランジスタと前記第２の電源線との間に設けられた第２導電型の第１０および第１１のＭＩＳトランジスタとを備え、前記第２、第４および第５のＭＩＳトランジスタに対して前記第９、第１０および第１１のＭＩＳトランジスタをカスケード接続したことを特徴とする半導体集積回路装置。
  5. 請求項１〜４のいずれか１項に記載の半導体集積回路装置において、前記第１のＭＩＳトランジスタを他の第１導電型のＭＩＳトランジスタとは異なる特性を有するトランジスタとして構成したことを特徴とする半導体集積回路装置。
  6. 請求項５に記載の半導体集積回路装置において、前記異なる特性を有する第１のＭＩＳトランジスタは、前記他の第１導電型のＭＩＳトランジスタよりもトランジスタサイズを小さく、しきい値電圧を高く、または、基板バイアスを大きくするようになっていることを特徴とする半導体集積回路装置。
  7. 入力信号が供給され、第１導電型および第２導電型の高電圧用ＭＩＳトランジスタにより構成された増幅部、および、該増幅部の出力を受け取ってレベルシフトされた信号を出力するレベルシフト部を有する半導体集積回路装置であって、
    前記増幅部は、ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタを備え、
    前記レベルシフト部は、前記ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタとカレントミラー接続された第２導電型の高電圧用ＭＩＳトランジスタ、および、第１導電型および第２導電型の低電圧用ＭＩＳトランジスタを備えることを特徴とする半導体集積回路装置。
  8. 請求項７に記載の半導体集積回路装置において、前記ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタを抵抗に置き換えたことを特徴とする半導体集積回路装置。
  9. 請求項７に記載の半導体集積回路装置において、前記ダイオード接続された第２導電型の高電圧用ＭＩＳトランジスタに対して第２導電型の高電圧用ＭＩＳトランジスタをクロスカップル接続したことを特徴とする半導体集積回路装置。
  10. 請求項１〜６のいずれか１項に記載の半導体集積回路装置を電流源回路とし、
    請求項７〜９のいずれか１項に記載の半導体集積回路装置を差動増幅回路とし、
    前記電流源回路の出力電流を、カレントミラー回路を介して前記差動増幅回路における電流源のバイアス電圧に使用したことを特徴とする半導体集積回路装置。
JP2002218433A 2002-07-26 2002-07-26 半導体集積回路装置 Expired - Lifetime JP4070533B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002218433A JP4070533B2 (ja) 2002-07-26 2002-07-26 半導体集積回路装置
EP03254251A EP1385075B1 (en) 2002-07-26 2003-07-04 Semiconductor integrated circuit device
EP06017381A EP1739517B1 (en) 2002-07-26 2003-07-04 Semiconductor integrated circuit device
DE60321866T DE60321866D1 (de) 2002-07-26 2003-07-04 Halbleiter integrierte Schaltungsvorrichtung
US10/613,123 US6844773B2 (en) 2002-07-26 2003-07-07 Semiconductor integrated circuit device enabling to produce a stable constant current even on a low power-source voltage
KR1020030050466A KR100967365B1 (ko) 2002-07-26 2003-07-23 반도체 집적 회로 장치
CNB031498132A CN1266838C (zh) 2002-07-26 2003-07-25 低电源电压下亦可产生稳定恒流的半导体集成电路器件
US11/004,807 US7659766B2 (en) 2002-07-26 2004-12-07 Semiconductor integrated circuit device enabling to produce a stable constant current even on a low power-source voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002218433A JP4070533B2 (ja) 2002-07-26 2002-07-26 半導体集積回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007011822A Division JP4724670B2 (ja) 2007-01-22 2007-01-22 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2004062424A true JP2004062424A (ja) 2004-02-26
JP4070533B2 JP4070533B2 (ja) 2008-04-02

Family

ID=29997300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002218433A Expired - Lifetime JP4070533B2 (ja) 2002-07-26 2002-07-26 半導体集積回路装置

Country Status (6)

Country Link
US (2) US6844773B2 (ja)
EP (2) EP1385075B1 (ja)
JP (1) JP4070533B2 (ja)
KR (1) KR100967365B1 (ja)
CN (1) CN1266838C (ja)
DE (1) DE60321866D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495507B2 (en) 2005-08-23 2009-02-24 Samsung Electronics Co., Ltd. Circuits for generating reference current and bias voltages, and bias circuit using the same
JP2009207057A (ja) * 2008-02-29 2009-09-10 Sony Corp 半導体集積回路
JP2022118693A (ja) * 2021-02-02 2022-08-15 旺宏電子股▲ふん▼有限公司 高速、低歪み受信機回路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070271145A1 (en) * 2004-07-20 2007-11-22 Vest Herb D Consolidated System for Managing Internet Ads
EP1619687A1 (en) * 2004-07-21 2006-01-25 STMicroelectronics S.r.l. Distribution of a reference voltage through a circuit
US7629832B2 (en) * 2006-04-28 2009-12-08 Advanced Analog Silicon IP Corporation Current source circuit and design methodology
CN101739052B (zh) * 2009-11-26 2012-01-18 四川和芯微电子股份有限公司 一种与电源无关的电流参考源
CN102571044A (zh) * 2010-12-22 2012-07-11 无锡华润上华半导体有限公司 电压比较器
CN103377696B (zh) * 2012-04-24 2016-06-08 北京兆易创新科技股份有限公司 一种为存储单元提供稳定电压的系统
US20140225662A1 (en) * 2013-02-11 2014-08-14 Nvidia Corporation Low-voltage, high-accuracy current mirror circuit
CN105518846B (zh) * 2013-09-27 2018-12-28 株式会社索思未来 半导体集成电路及逻辑电路
TWI720305B (zh) * 2018-04-10 2021-03-01 智原科技股份有限公司 電壓產生電路
US10355694B1 (en) * 2018-04-24 2019-07-16 Stmicroelectronics International N.V. Level shifting circuit with conditional body biasing of transistors
CN109213256B (zh) * 2018-09-27 2020-08-04 北京中电华大电子设计有限责任公司 一种恒流源供电电路
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
US11353901B2 (en) 2019-11-15 2022-06-07 Texas Instruments Incorporated Voltage threshold gap circuits with temperature trim

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904953A (en) * 1988-04-22 1990-02-27 Triquint Semiconductor, Inc. Differential amplifier with common-mode bias feedback
JPH03217915A (ja) 1990-01-24 1991-09-25 Hitachi Ltd 半導体集積回路装置
US5132560A (en) * 1990-09-28 1992-07-21 Siemens Corporate Research, Inc. Voltage comparator with automatic output-level adjustment
US5198782A (en) * 1991-01-15 1993-03-30 Crystal Semiconductor Low distortion amplifier output stage for dac
US5455816A (en) * 1992-05-18 1995-10-03 At&T Global Information Solutions Company MOS amplifier with gain control
JPH07106869A (ja) * 1993-09-30 1995-04-21 Nec Corp 定電流回路
JP2892287B2 (ja) * 1994-02-04 1999-05-17 松下電器産業株式会社 演算増幅器
JP2885120B2 (ja) * 1995-01-27 1999-04-19 日本電気株式会社 演算増幅器
JPH08288761A (ja) * 1995-04-10 1996-11-01 Fujitsu Ltd 差動増幅＆出力オフセット回路及びこれを備えた半導体集積回路並びにノイズ除去方法
JPH0974340A (ja) * 1995-09-04 1997-03-18 Toshiba Corp コンパレータ回路
JPH10143264A (ja) 1996-11-14 1998-05-29 Olympus Optical Co Ltd 定電圧回路
JP3464372B2 (ja) * 1997-11-19 2003-11-10 日本プレシジョン・サーキッツ株式会社 発振器
KR100272508B1 (ko) * 1997-12-12 2000-11-15 김영환 내부전압(vdd) 발생회로
US6081108A (en) * 1997-12-18 2000-06-27 Texas Instruments Incorporated Level shifter/amplifier circuit
JP3289276B2 (ja) * 1999-05-27 2002-06-04 日本電気株式会社 半導体装置
JP2002108468A (ja) 2000-09-28 2002-04-10 Toshiba Corp 電流源回路
JP2002118432A (ja) * 2000-10-06 2002-04-19 Niigata Seimitsu Kk 電界強度検出回路およびリミッタアンプ
KR100542685B1 (ko) * 2001-06-18 2006-01-16 매그나칩 반도체 유한회사 출력버퍼용 연산 트랜스컨덕턴스 증폭기
US6535030B1 (en) * 2001-06-19 2003-03-18 Xilinx, Inc. Differential comparator with offset correction
US6798290B2 (en) * 2001-08-31 2004-09-28 Sequoia Communications Translinear variable gain amplifier
TWI273768B (en) * 2001-12-19 2007-02-11 Himax Tech Ltd Operational transconductance amplifier and driving method for improving a power efficiency of the operational transconductance amplifier
US6756847B2 (en) * 2002-03-01 2004-06-29 Broadcom Corporation Operational amplifier with increased common mode input range
US6741130B2 (en) * 2002-09-23 2004-05-25 Meng-Jer Wey High-speed output transconductance amplifier capable of operating at different voltage levels
US6774721B1 (en) * 2003-03-07 2004-08-10 Quake Technologies, Inc. High speed logic circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495507B2 (en) 2005-08-23 2009-02-24 Samsung Electronics Co., Ltd. Circuits for generating reference current and bias voltages, and bias circuit using the same
JP2009207057A (ja) * 2008-02-29 2009-09-10 Sony Corp 半導体集積回路
JP2022118693A (ja) * 2021-02-02 2022-08-15 旺宏電子股▲ふん▼有限公司 高速、低歪み受信機回路
TWI800931B (zh) * 2021-02-02 2023-05-01 旺宏電子股份有限公司 接收器電路以及資料接收器
JP7280325B2 (ja) 2021-02-02 2023-05-23 旺宏電子股▲ふん▼有限公司 高速、低歪み受信機回路

Also Published As

Publication number Publication date
CN1476169A (zh) 2004-02-18
EP1739517A2 (en) 2007-01-03
US7659766B2 (en) 2010-02-09
DE60321866D1 (de) 2008-08-14
EP1739517B1 (en) 2012-08-08
US6844773B2 (en) 2005-01-18
EP1385075B1 (en) 2008-07-02
KR100967365B1 (ko) 2010-07-05
EP1739517A3 (en) 2007-01-10
CN1266838C (zh) 2006-07-26
JP4070533B2 (ja) 2008-04-02
EP1385075A3 (en) 2005-11-02
KR20040010345A (ko) 2004-01-31
US20050083031A1 (en) 2005-04-21
US20040017248A1 (en) 2004-01-29
EP1385075A2 (en) 2004-01-28

Similar Documents

Publication Publication Date Title
JP4850669B2 (ja) 低電圧低電力ａｂ級出力段
US7746149B2 (en) Voltage level shift circuit and semiconductor integrated circuit
JP4070533B2 (ja) 半導体集積回路装置
KR100275177B1 (ko) 저전압차동증폭기
JP4920219B2 (ja) 演算増幅器
US6400219B1 (en) High-speed offset comparator
JP4724670B2 (ja) 半導体集積回路装置
JP2005151460A (ja) Ａｍ中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路
US7262638B2 (en) Current sense amplifier
US7453104B2 (en) Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
KR20060004260A (ko) 자체 바이어스 차동 증폭기
US7532071B2 (en) Operational amplifier circuit
US6831501B1 (en) Common-mode controlled differential gain boosting
KR100668455B1 (ko) 가변 이득 증폭기
US20050285637A1 (en) CMOS LvPECL driver with output level control
JP7025498B2 (ja) メモリ制御装置及びメモリ制御方法
JP2010219486A (ja) 中間電位発生回路
JPH1127062A (ja) 差動増幅器及び演算増幅器
JP2002185269A (ja) バッファアンプ
JP2009301340A (ja) 電流ミラー回路
JP2006060606A (ja) 反転増幅器
KR20000000995A (ko) 전압 비교기
JPH1168481A (ja) レベルシフト回路
JPH07240689A (ja) Ｄ／ａコンバータ回路
JPH03210807A (ja) 演算増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4070533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term