JP7280325B2 - 高速、低歪み受信機回路 - Google Patents
高速、低歪み受信機回路 Download PDFInfo
- Publication number
- JP7280325B2 JP7280325B2 JP2021162636A JP2021162636A JP7280325B2 JP 7280325 B2 JP7280325 B2 JP 7280325B2 JP 2021162636 A JP2021162636 A JP 2021162636A JP 2021162636 A JP2021162636 A JP 2021162636A JP 7280325 B2 JP7280325 B2 JP 7280325B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- transistor
- transistors
- circuit
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 241000473391 Archosargus rhomboidalis Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/24—Indexing scheme relating to amplifiers the supply or bias voltage or current at the source side of a FET being continuously controlled by a controlling signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/279—Indexing scheme relating to amplifiers the level shifting stage between two amplifying stages being realised by an explicit differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45026—One or more current sources are added to the amplifying transistors in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45294—Indexing scheme relating to differential amplifiers the AAC comprising biasing means to stabilise itself
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45664—Indexing scheme relating to differential amplifiers the LC comprising one or more cascaded inverter stages as output stage at one output of the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Databases & Information Systems (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
205:電圧レギュレータ
225:電流源トランジスタ
221、222、223、224、502、503、504、510、511、621、622、623、624、625、822、823、824、832、831、922、923、924、926、927:トランジスタ
512、513、531:抵抗器
605、910:電圧レギュレータ
210、211、610、611、911、912:インバータ
REF、Vref:基準電圧
IN、OUT:入力ノード
OUT:出力電圧
VIN:段入力ノード
BIAS:バイアス電圧
R1、R2:抵抗
Claims (17)
- 第1段の入力および第1段の出力を有する第1段の回路であって、前記第1段の出力が第1段のコモンモード電圧を設定する、第1段の回路と、
前記第1段の出力に接続された第2段の入力、および第2段のコモンモード電圧を設定する第2段の出力を有する第2段の回路と、
トリップポイント電圧を有し、前記第2段の出力に接続されたバッファ回路と、を備え、
前記第1段の回路が、
第1および第2の整合抵抗器を介してドレイン側電源電圧ノードに接続されたドレイン、および電流源トランジスタに接続されたソースを有する差動対のトランジスタであって、前記差動対の第1のトランジスタが基準電圧に接続されたゲートを有し、前記差動対の第2のトランジスタが前記第1段の入力に接続されたゲートを有し、前記ドレインが前記第1段の出力として使用される、差動対のトランジスタと、
前記ドレイン側電源電圧ノードとソース側電源電圧ノードとの間に、基準抵抗器、第1のトランジスタ、および第2のトランジスタを直列状態で有する基準電流回路であって、前記第1のトランジスタが前記基準電圧に接続されたゲートを有し、前記第2のトランジスタが、前記基準抵抗器と前記第1のトランジスタとの間のノードに接続され、かつ前記電流源トランジスタのゲートに接続されたゲートを有する、基準電流回路と、
を有し、
前記基準抵抗器と、前記第1および第2の整合抵抗器は、前記第2段のコモンモード電圧が前記トリップポイント電圧と一致するように、前記第1段のコモンモード電圧を設定するように抵抗値が調整される、
受信機回路。 - 前記第1段の入力上でシングルエンド信号を受信し、前記第1段の出力が差動対の信号である、請求項1に記載の受信機回路。
- 前記第1段の回路が第1のパワードメインに配置され、前記第2段の回路が前記第1のパワードメインとは異なる第2のパワードメインに配置されている、請求項1に記載の受信機回路。
- 前記第2段の回路が自己バイアス増幅器を有する、請求項1に記載の受信機回路。
- 前記バッファ回路が、前記トリップポイント電圧を有するインバータを有し、前記第2段の出力に接続されている請求項1に記載の受信機回路。
- 前記第2段の回路が自己バイアス増幅器を有する、請求項1に記載の受信機回路。
- 前記第1段の出力が差動対の信号であり、前記第2段の回路が、
第1および第2のカレントミラートランジスタを介して第2のドレイン側電源電圧ノードに接続されたドレインを有し、前記第1段の出力の前記差動対の信号のそれぞれに接続されたゲートを有し、第2の電流源トランジスタに接続されたソースを有する、第2の差動対のトランジスタ、
を備える、請求項1に記載の受信機。 - 前記第2の電流源トランジスタが、前記第2の差動対のトランジスタの前記トランジスタのうちの一方の前記ドレインに接続されたゲートを有する、請求項7に記載の受信機。
- 前記第2のドレイン側電源電圧ノードと第2のソース側電源電圧ノードとの間の電圧差を設定するための電圧レギュレータを有する、請求項7に記載の受信機。
- 前記第1段の出力が差動対の信号であり、前記第2段の回路が、
第1および第2のカレントミラートランジスタを介してドレイン側電源電圧に接続されたドレインを有し、前記第1段の出力の前記差動対の信号のそれぞれに接続されたゲートを有し、電流源トランジスタに接続されたソースを有する、差動対のトランジスタ、
を備える、請求項1に記載の受信機。 - 前記電流源トランジスタが、前記差動対のトランジスタの前記トランジスタのうちの一方の前記ドレインに接続されたゲートを有する、請求項10に記載の受信機。
- 前記ドレイン側電源電圧を生成するための電圧レギュレータを有する、請求項10に記載の受信機。
- 第1および第2の整合抵抗器を介して第1のドレイン側電源電圧ノードに接続されたドレイン、および電流源トランジスタに接続されたソースを有する第1の差動対のトランジスタであって、前記第1の差動対の第1のトランジスタが基準電圧に接続されたゲートを有し、前記第1の差動対の第2のトランジスタが第1段の入力に接続されたゲートを有し、前記第1の差動対のトランジスタのドレインが第1段の出力として差動対の信号を提供する、前記第1の差動対のトランジスタと、
基準抵抗器、第1のトランジスタ、および第2のトランジスタを直列状態で有する、前記第1のドレイン側電源電圧ノードに接続された基準電流回路であって、前記第1のトランジスタが前記基準電圧に接続されたゲートを有し、前記第2のトランジスタが、前記基準抵抗器と前記基準電流回路の前記第1のトランジスタとの間のノードに接続され、かつ、前記第1の差動対のトランジスタに接続された前記電流源トランジスタのゲートに接続された、ゲートを有する、基準電流回路と、
第1および第2のカレントミラートランジスタを介して第2のドレイン側電源電圧ノードに接続されたドレインを有し、前記差動対の信号のそれぞれに接続されたゲートを有し、第2の電流源トランジスタに接続されたソースを有する、第2の差動対のトランジスタと、
前記第2の差動対のトランジスタのうちの一方の前記ドレインに接続されたバッファ回路と、を備え、
前記バッファ回路がトリップポイント電圧を有し、前記第2の差動対のトランジスタが前記トリップポイント電圧と一致するコモンモード電圧を有し、
前記基準抵抗器と、前記第1および第2の整合抵抗器は、前記第2の差動対のトランジスタのうちの前記一方の前記ドレイン上の信号が前記トリップポイント電圧に一致する前記コモンモード電圧を有するように、前記差動対の信号の第1段のコモンモード電圧を確立するために抵抗値が調整される、
受信機回路。 - 前記第2の電流源トランジスタが、前記第2の差動対のトランジスタの第2のトランジスタの前記ドレインに接続されたゲートを有する、請求項13に記載の受信機回路。
- 前記第2のドレイン側電源電圧ノードと第2のソース側電源電圧ノードとの間の電圧差を設定するための電圧レギュレータを有する、請求項13に記載の受信機回路。
- 前記第1の差動対のトランジスタが第1のパワードメインに配置され、前記第2の差動対のトランジスタが前記第1のパワードメインとは異なる第2のパワードメインに配置されている、請求項13に記載の受信機回路。
- 基準電圧および第1段の入力信号を受信し、前記基準電圧および前記第1段の入力信号に基づいて制御電圧を出力するように構成された第1の増幅器回路と、
前記第1の増幅器回路から前記制御電圧を受け取り、自己バイアス電圧を設定し、出力信号を提供するように構成された自己バイアス増幅器回路であって、前記自己バイアス電圧が前記自己バイアス増幅器回路のカレントミラーに接続される自己バイアス増幅器回路と、
トリップポイント電圧を有し、前記出力信号を受信するバッファ回路と、を備え、
前記第1の増幅器回路が、
第1および第2の整合抵抗器を介してドレイン側電源電圧ノードに接続されたドレイン、および電流源トランジスタに接続されたソースを有する差動対のトランジスタであって、前記差動対の第1のトランジスタが前記基準電圧に接続されたゲートを有し、前記差動対の第2のトランジスタが前記第1段の入力信号に接続されたゲートを有し、前記ドレインが前記制御電圧を出力する、差動対のトランジスタと、
前記ドレイン側電源電圧ノードとソース側電源電圧ノードとの間に、基準抵抗器、第1のトランジスタ、および第2のトランジスタを直列状態で有する基準電流回路であって、前記第1のトランジスタが前記基準電圧に接続されたゲートを有し、前記第2のトランジスタが、前記基準抵抗器と前記第1のトランジスタとの間のノードに接続され、かつ前記電流源トランジスタのゲートに接続されたゲートを有する、基準電流回路と、
を有し、
前記基準抵抗器と、前記第1および第2の整合抵抗器は、前記出力信号が前記トリップポイント電圧と一致するように、前記制御電圧を設定するように抵抗値が調整される、
データ受信機。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163144969P | 2021-02-02 | 2021-02-02 | |
US63/144,969 | 2021-02-02 | ||
US17/384,285 US20220247362A1 (en) | 2021-02-02 | 2021-07-23 | High-speed, low distortion receiver circuit |
US17/384,285 | 2021-07-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022118693A JP2022118693A (ja) | 2022-08-15 |
JP7280325B2 true JP7280325B2 (ja) | 2023-05-23 |
Family
ID=78332430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021162636A Active JP7280325B2 (ja) | 2021-02-02 | 2021-10-01 | 高速、低歪み受信機回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20220247362A1 (ja) |
EP (1) | EP4037184A1 (ja) |
JP (1) | JP7280325B2 (ja) |
KR (1) | KR102561524B1 (ja) |
CN (1) | CN114842892A (ja) |
TW (1) | TWI800931B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230013186A (ko) * | 2021-07-16 | 2023-01-26 | 창신 메모리 테크놀로지즈 아이엔씨 | 수신기, 메모리 및 테스트 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218644A (ja) | 2002-01-18 | 2003-07-31 | Seiko Epson Corp | 光受信差動回路および光受信装置 |
JP2004062424A (ja) | 2002-07-26 | 2004-02-26 | Fujitsu Ltd | 半導体集積回路装置 |
JP2010239481A (ja) | 2009-03-31 | 2010-10-21 | Toshiba Corp | 半導体集積回路装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08130445A (ja) * | 1994-10-28 | 1996-05-21 | Mitsubishi Electric Corp | 発振回路 |
US6788142B2 (en) * | 2001-11-19 | 2004-09-07 | Broadcom Corporation | Wide common mode differential input amplifier and method |
US6975170B2 (en) * | 2004-03-23 | 2005-12-13 | Texas Instruments Incorporated | Adaptive amplifier output common mode voltage adjustment |
KR101024242B1 (ko) * | 2009-11-24 | 2011-03-29 | 주식회사 하이닉스반도체 | 반도체 장치 |
US8274331B2 (en) * | 2011-01-28 | 2012-09-25 | Nanya Technology Corp. | Differential receiver |
US9214941B2 (en) * | 2013-08-30 | 2015-12-15 | Xilinx, Inc. | Input/output circuits and methods of implementing an input/output circuit |
US9608695B1 (en) * | 2016-01-27 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Communication system |
CN109358689B (zh) * | 2018-09-26 | 2020-07-14 | 长江存储科技有限责任公司 | 一种自偏置尖峰检测电路及低压差线性稳压器 |
TWI790325B (zh) * | 2018-12-06 | 2023-01-21 | 聯華電子股份有限公司 | 自偏壓放大器 |
-
2021
- 2021-07-23 US US17/384,285 patent/US20220247362A1/en active Pending
- 2021-09-29 EP EP21199697.0A patent/EP4037184A1/en active Pending
- 2021-09-29 TW TW110136167A patent/TWI800931B/zh active
- 2021-10-01 JP JP2021162636A patent/JP7280325B2/ja active Active
- 2021-10-09 CN CN202111174297.XA patent/CN114842892A/zh active Pending
- 2021-10-19 KR KR1020210139107A patent/KR102561524B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218644A (ja) | 2002-01-18 | 2003-07-31 | Seiko Epson Corp | 光受信差動回路および光受信装置 |
JP2004062424A (ja) | 2002-07-26 | 2004-02-26 | Fujitsu Ltd | 半導体集積回路装置 |
JP2010239481A (ja) | 2009-03-31 | 2010-10-21 | Toshiba Corp | 半導体集積回路装置 |
Non-Patent Citations (1)
Title |
---|
BARBARA A. CHAPPELL et al,Fast CMOS ECL receivers with 100-mV worst-case sensitivity,IEEE Journal of Solid-State Circuits,VOL.23,NO.1,IEEE,1988年,pp59-67 |
Also Published As
Publication number | Publication date |
---|---|
KR102561524B1 (ko) | 2023-07-31 |
US20220247362A1 (en) | 2022-08-04 |
KR20220111642A (ko) | 2022-08-09 |
CN114842892A (zh) | 2022-08-02 |
EP4037184A1 (en) | 2022-08-03 |
TWI800931B (zh) | 2023-05-01 |
JP2022118693A (ja) | 2022-08-15 |
TW202232900A (zh) | 2022-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7038963B2 (en) | Current sense amplifier circuits having a bias voltage node for adjusting input resistance | |
TWI434510B (zh) | 差動接收器 | |
TWI390544B (zh) | 差動感測放大器電路 | |
US5268872A (en) | Semiconductor integrated circuit capable of compensating errors in manufacturing process | |
US7768321B2 (en) | Single-ended sense amplifier using dynamic reference voltage and operation method thereof | |
JP4167905B2 (ja) | 半導体集積回路のレシーバ回路 | |
WO2006134175A2 (en) | Cmos integrated circuit for correction of duty cycle of clock signal | |
JP4070533B2 (ja) | 半導体集積回路装置 | |
JP7280325B2 (ja) | 高速、低歪み受信機回路 | |
US6653892B2 (en) | Squelch circuit to create a squelch waveform for USB 2.0 | |
US6777985B2 (en) | Input/output buffer having reduced skew and methods of operation | |
US8810281B2 (en) | Sense amplifiers including bias circuits | |
KR100500928B1 (ko) | 스위칭포인트 감지회로 및 그를 이용한 반도체 장치 | |
KR20010039393A (ko) | 부스팅 커패시터를 구비하는 입력버퍼 회로 | |
KR100524838B1 (ko) | 입력 신호의 논리 레벨을 판정하는 레벨 판정 회로 | |
JP2006507621A (ja) | 高速で、安定した、高精度なビット線電圧を生成するためのカスコード増幅回路 | |
JPH08181549A (ja) | バッファ回路およびバイアス回路 | |
US12074739B1 (en) | Continuous time linear equalizer of single-ended signal with input coupling capacitor | |
TW202424974A (zh) | 電壓調節器 | |
US7564272B2 (en) | Differential amplifier | |
US20040263213A1 (en) | Current source | |
JPH04154207A (ja) | シュミットトリガー回路 | |
KR20080000424A (ko) | 반도체 메모리의 출력 버퍼 | |
KR100863007B1 (ko) | 데이터 입력 회로 | |
JP2001332091A (ja) | センスアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7280325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |