JPH08130445A - 発振回路 - Google Patents

Abstract

(57)【要約】 【目的】 集積回路を動作させる源クロック信号を発振
する発振回路において、発振の立上りを迅速に安定して
行なうようにすることを目的とする。 【構成】 シュミット回路５０はクロック発生回路７か
らのクロック出力信号１２を整形する。降圧レギュレー
タ回路２において、ＶＣＣ１を降圧してＲＧＶＣＣ６の
降圧電圧をクロック発生回路７のＮＡＮＤゲート３の駆
動電力とし、一方ＶＣＣ１の電圧をシュミット回路５０
の駆動電圧とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はワンチップマイクロコ
ンピュータ（以下、マイコンと称す）等の源クロックを
発生させるために用いられる発振回路に関し、特に降圧
レギュレータを搭載した発振回路に関するものである。

【０００２】

【従来の技術】図１２は従来のワンチップマイコンにお
ける降圧レギュレータを内臓した発振回路を示す回路図
である。図において、１は電源（以下、ＶＣＣと称す）
で、この場合５Ｖの電圧を出力する。２は降圧レギュレ
ータ回路、３は発振回路用ＮＡＮＤゲート、４はシュミ
ット回路、５は発振停止、開始を制御する発振制御信号
で、「Ｈ」状態で５Ｖの電圧を出力する。６は降圧レギ
ュレータ回路２より出力される電源（以下ＲＧＶＣＣと
称す）、７はクロック発生信号を生成するクロック発生
回路（図中点線で囲んだ部分）、８は発振回路用帰還抵
抗、９は発振用水晶振動子、１０Ａ，１０Ｂは発振回路
用コンデンサ、１１は接地（以下、ＶＳＳと称す）、１
２はクロック発生回路がクロックを出力するクロック出
力信号、１３はシュミット回路４に入力されたクロック
出力信号１２を矩形整形し、マイコン等集積回路を作動
させるクロック信号（以下、源クロック信号と称す）、
１４はクロック入力信号、１５はマイコン内部と外部と
の境界である。

【０００３】降圧レギュレータ回路２はＶＣＣ１を入力
し、ＶＣＣ１の電源電圧より低い降圧電圧をＲＧＶＣＣ
６として出力し、かつこの降圧電圧を一定に保持するよ
うに構成されている。さらにクロック発生回路７のＮＡ
ＮＤゲート３、そしてシュミット回路４はこのＲＧＶＣ
Ｃ６を駆動電源として用いる。

【０００４】クロック発生回路７において、ＮＡＮＤゲ
ート３の入力には発振制御信号５とクロック入力信号１
４が接続され、出力にはクロック出力信号１２が接続さ
れている。クロック入力信号１２はマイコン外部で発振
回路用帰還抵抗８、発振用水晶振動子９およびコンデン
サ１０Ａの一端子と接続し、クロック出力信号１４は同
じくマイコン外部で発振回路用帰還抵抗８、発振用水晶
振動子９の他方の端子と、コンデンサ１０Ｂの一端子と
接続する。さらにコンデンサ１０Ａ、１０ＢはＶＳＳ１
１と接続し、クロック発生信号７は通常のクロック発振
動作を行なう。

【０００５】図１５はＮＡＮＤゲート３の回路構成図で
ある。図において、３０、３１はＰチャネルエンハンス
メントトランジシタ（以下、Ｐトランジスタと称す）、
３２、３３はＮチャネルエンハンスメントトランジシタ
（以下、Ｎトランジスタと称す）である。クロック入力
信号１４はＰトランジスタ３０、Ｎトランジスタ３３の
ゲート電極に接続し、発振制御信号５はＰトランジスタ
３１、Ｎトランジスタ３２のゲート電極に接続する。発
振制御信号５の接続するＰトランジスタ３１にはＶＣＣ
１電源を接続し、クロックを発振させるクロック入力信
号１４の接続するＰトランジスタ３０にはＲＧＶＣＣ６
電源を接続する。

【０００６】上記構成の発振回路の動作を説明する。発
振制御信号５が０Ｖ（Ｌ状態）のときはＮＡＮＤゲート
３出力は常に５Ｖ（Ｈ状態）を出力する（発振停止状
態）。このときシュミット回路４の出力はＯＶ（Ｌ）で
ある。一方、発振制御信号５が５Ｖ（Ｈ状態）のとき
は、クロック発生回路７は発振動作を開始する（発振動
作状態）。図１３は発振動作状態時のクロック出力信号
１２と源クロック信号１３の出力波形図を示すもので、
横軸に時間、縦軸の電圧値をとり、クロック発生開始時
からの発振の成長を示す。クロック発生回路７はＲＧＶ
ＣＣ６を電源電圧として図１３のようにＲＧＶＣＣ６の
出力電圧の１／２の電位より成長を開始し、振幅が最大
ＲＧＶＣＣ電位、最小０Ｖの安定した正弦波となる。

【０００７】図１４はシュミット回路５の一回路例を示
したものである。図において、３４、３５はインバー
タ、３６、３７はＮＯＲゲート、３８は複合ゲートであ
る。クロック出力信号１２はインバータ３４、３５に入
力され、それぞれの出力はＮＯＲゲート３６、複合ゲー
ト３８の双方に入力される。ＮＯＲゲート３７の一方の
入力にはＮＯＲゲート３６の出力が接続され、他方の入
力には複合ゲート３８の出力が接続される。また、複合
ゲート３８の残る入力（複合ゲート３８のＮＯＲゲート
部分への入力）にはＮＯＲゲート３７の出力が接続され
る。また、インバータ３４のしきい値はＲＧＶＣＣ６の
電位の１／２より数百ｍＶ程度高く（Ｖ１とする）、イ
ンバータ３５のしきい値はＲＧＶＣＣ６の電位の１／２
よりも数百ｍＶ程度低い（Ｖ２とする）ものとする。

【０００８】図１２において、降圧レギュレータ回路２
の生成するＲＧＶＣＣ６は２．８Ｖであるとする。発振
制御信号５により発振動作を開始させるとクロック出力
信号１２はおよそ１．４Ｖから発振を始める。このとき
シュミット回路５の出力は０Ｖにセットされているとす
る。クロック出力信号１２がインバータ３５のしきい値
電位Ｖ２とインバータ３４のしきい値Ｖ１との間の電位
で振動している間はインバータ３４は２．８Ｖを出力
し、一方インバータ３５は０Ｖを出力する。このときＮ
ＯＲゲート３６は０ＶとなるがＮＯＲゲート３７、複合
ゲート３８の出力は変化しない。

【０００９】クロック出力信号１２は、図１３に示すＡ
点で初めてインバータ３５のしきい値Ｖ２を下回る。こ
のときインバータ３５の出力は２．８Ｖへと変化し、さ
らにＮＯＲゲート３６の出力は０Ｖ、複合ゲート３８は
０Ｖに変化するため、ＮＯＲゲート３７を２．８Ｖを出
力し、従って源クロック１３はＡ点で「Ｈ」（２．８
Ｖ）となる。

【００１０】クロック出力信号１２の電位はＡ点でＶ２
を下回った後に、今度は上昇し始め、再びしきい値Ｖ２
を越える。このときインバータ３５の出力は２．８Ｖか
ら０Ｖとなるが、ＮＯＲゲート３６、３７および複合ゲ
ート３８の出力電位は変化しない。さらにクロック出力
信号１２の電位は上昇し、Ｂ点でインバータ３５のしき
い値Ｖ１を越える。このときインバータ３４の出力は
２．８Ｖから０Ｖに変化する。従ってＮＯＲゲート３
６、複合ゲート３８の出力は０Ｖに変化するため、ＮＯ
Ｒゲート３７の出力は０Ｖに変化し、Ｂ点で源クロック
信号１３の電位は０Ｖに変化する。以下クロック出力信
号１２の発振成長とともにシュミット回路５は上記と同
一の動作により図１３にような矩形状パルス（源クロッ
ク）を発生させる。

【００１１】また、図１６は図１２における降圧レギュ
レータ回路２の詳細な回路構成図である。図において、
１６は基準電圧発生回路、１７はオペアンプ、１８はＰ
トランジスタ、１９、２０および２１はＮトランジス
タ、２２、２３および２４はインバータ、２５はトラン
スミッションゲート、２６は基準電圧発生回路１６、オ
ペアンプ１７、Ｐトランジスタ１８で用いられる電源
（以下、ＳＩＧと称す）、２７、２８は基準電圧発生回
路１６より発生されるそれぞれ基準電圧Ａ信号、基準電
圧Ｂ信号である。２９は降圧レギュレータ２の２種類の
降圧電圧を出力させるためのモード切り換え信号であ
る。

【００１２】Ｐトランジスタ１８、インバータ２２は５
Ｖ時にオン抵抗が数百Ω程度、Ｎトランジスタ１９、２
０は５Ｖ時にオン抵抗が数十ｋΩ程度でＰトランジスタ
１８のオン抵抗に比べて十分大きいものとする。トラン
スミッションゲート２５のオン抵抗はＮトランジスタ１
９、２０に比べて十分小さいものとし、Ｎトランジスタ
２１のオン抵抗は数百Ω程度とする。モード切り換え信
号２９はマイコンのリセット後、およびストップ状態か
ら復帰してクロック発振するときにはＶＣＣ１の電位に
固定され、発振が安定した後にマイコンに内臓されてい
るソフトウェアにより０Ｖへの変化が可能であるものと
する。

【００１３】インバータ２２の入力にはインバータ２３
により発振制御信号５の反転された信号が入力され、イ
ンバータ２２の出力はＳＩＧ２６と接続される。オペア
ンプ１７において、その非反転入力には基準電圧Ａ信号
２７が入力され、反転入力にはＮトランジスタ１９のソ
ース、Ｎトランジスタ２０のドレイン、およびトランス
ミッションゲート２５のドレインが接続される。またオ
ペアンプ１７の出力はＰトランジスタ１８のゲートに接
続されている。Ｐトランジスタ１８のソースはＳＩＧ２
６に、ドレインはＲＧＶＣＣ６にそれぞれ接続される。
Ｎトランジスタ１９のゲートとドレインはＲＧＶＣＣ６
に接続される。Ｎトランジスタ２０のゲートは基準電圧
Ｂ信号２８に、ソースはＶＳＳ１１にそれぞれ接続され
る。Ｎトランジスタ２１のゲートはインバータ２３によ
る発振制御信号５の反転信号が入力され、ソースはＶＳ
Ｓ１１、ドレインはＲＧＶＣＣ６に接続される。トラン
スミッションゲート２５を構成するＰトランジスタのゲ
ートはモード切り換え信号２９に接続され、トランスミ
ッションゲート２５を構成するＮトランジスタのゲート
は、インバータ２４を介してモード切り換え信号２９の
反転信号が接続される。さらにＮトランジスタ２１のゲ
ートはインバータ２３を介して発振制御信号５の反転信
号が入力され、ソースはＶＳＳ１１、ドレインはＲＧＶ
ＣＣ６にそれぞれ接続される。

【００１４】次いで図１６の降圧レギュレータ回路２の
動作について説明する。発振制御信号５が０Ｖである場
合、同じくＳＩＧ２６は０Ｖとなり、オペアンプ１７、
基準電圧発生回路１６およびＰトランジスタ１８には０
Ｖが供給され、それぞれ駆動しない。さらにＮトランジ
スタ２１のゲートにはインバータ２３の出力５Ｖが印加
され、Ｎトランジスタ２１はオン状態となり、ＲＧＶＣ
Ｃ６は０Ｖに固定される。

【００１５】発振制御信号５が５Ｖ、モード切り換え信
号２９が５Ｖである場合、Ｎトランジスタ２１、トラン
スミッションゲート２５はハイインピーダンス状態にな
りＯＦＦとなる。一方ＳＩＧ２６は５Ｖとなり、基準電
圧発生回路１６は基準電圧Ａ信号として１．８Ｖの電位
を出力する。オペアンプ１７の非反転入力には１．８Ｖ
が、反転入力にはＲＧＶＣＣ６電圧よりＮトランジスタ
１９のしきい値電圧１．０Ｖだけ降下した電圧が印加さ
れる。オペアンプ１７は両者の電位差を比較し、その差
に応じた電位をＰトランジスタ１８のゲートに入力し、
オペアンプ１７へ入力される電位がほぼ一致するように
Ｐトランジスタ１８のソース・ドレイン間の電圧を調整
する。したがって両者の電位が一致した場合、すなわち
ＲＧＶＣＣ６が２．８Ｖ（＝基準電圧Ａ信号１．８Ｖ＋
Ｎトランジスタ１９のしきい値電圧１．０Ｖ）の電位と
なるように一定保持する。ＲＧＶＣＣ６が外部の影響よ
り２．８Ｖより下がった場合でも、この降下した電位は
Ｎトランジスタ１９を介してオペアンプ１７の反転入力
に入力され、基準電圧発生回路１６からの基準電圧Ａ信
号と比較されることにより、オペアンプ１７、Ｐトラン
ジスタ１８がＲＧＶＣＣ６が降圧した電位だけ引き上げ
ようとする。この２．８ＶのＲＧＶＣＣ６は駆動電源と
してクロック発振を開始させ、源クロックを立ち上げ
る。

【００１６】源クロックの発振が安定になった時点で、
モード切り換え信号２９は５Ｖから０Ｖに変化する。こ
のときトランスミッションゲート２５はオン状態とな
り、ＲＧＶＣＣ６の電位がオペアンプ１７に入力される
ようになる。したがってオペアンプ６の非反転入力の基
準電圧Ａ信号２７の１．８ＶとＲＧＶＣＣ６の電位がほ
ぼ同一となるようにオペアンプ１７、Ｐトランジスタ１
８が作用し、ＲＧＶＣＣ６は１．８Ｖの電位を保持す
る。クロック出力信号１２がクロック発振開始から発振
安定になったとき（例えば定常な振幅動作を行なうよう
になったとき）、ＲＧＶＣＣ６の電圧を下げることによ
りクロック発生回路７、シュミット回路４の消費電流を
抑えることができる。

【００１７】

【発明が解決しようとする課題】このような従来の発振
回路において、クロック発振時にＮＡＮＤゲート３とシ
ュミット回路４の動作の際、ＮＡＮＤゲート３、シュミ
ット回路４の駆動電圧として入力されるＲＧＶＣＣ６か
ら接地に電流（貫通電流）が流れる場合がある。例えば
図１５において、入力１４が０Ｖ〜ＲＧＶＣＣに変化す
るときに、ＲＧＶＣＣ×（１／２）付近でＰトランジス
タ３０、Ｎトランジスタ３３が両方ともＯＮし、ＲＧＶ
ＣＣ６からＰトランジスタ３０、Ｎトランジスタ３２、
３３を介してＶＳＳ１１まで貫通電流が流れる。この貫
通電流によりＲＧＶＣＣ６の電位を降下させる。

【００１８】さらに、シュミット回路４のインバータ３
４、３５に入力される電位がこれらのインバータのしき
い値を越えたときも、ＮＡＮＤゲート３と同様に貫通電
流が生じ、ＲＧＶＣＣ６の電位を降下させる。この結
果、降圧レギュレータ回路２はＲＧＶＣＣ６電位の降下
を回復するに十分な反応ができなくなり、クロック発生
回路５の図１３に示すクロック出力信号１２の発振成長
は大きく妨げられ、、源クロック信号１３の発振できな
くなってしまうという問題点が生じていた。特に、図１
６のような降圧レギュレータ回路２では、Ｎトランジス
タ１９がシュミット回路４の貫通電流による電位変動に
対して瞬時に対応できないため、源クロック信号１３の
発振が妨げられる。

【００１９】本発明は上記の問題点を解決するためにな
されたもので、安定した発振の立上りを可能にする発振
回路を得ることを目的としたものである。

【００２０】

【課題を解決するための手段】この発明の請求項１に係
る発振回路は、クロック信号を発生させるクロック発生
回路、このクロック信号を整形することにより、集積回
路を動作させるための源クロックを生成するシュミット
回路、電源より供給される電源電圧を降圧してクロック
発生回路に降圧電圧を供給して駆動させる降圧レギュレ
ータ回路を備え、シュミット回路は常時上記電源電圧で
駆動させるようにしたものである。

【００２１】また、請求項２に係る発振回路は、クロッ
ク信号の発振開始時には電源電圧を、クロック信号の発
振安定時には降圧レギュレータ回路からの降圧電圧をそ
れぞれ駆動電圧としてシュミット回路に供給するように
した電源切替手段を備えたものである。

【００２２】また、請求項３に係る発振回路は、クロッ
ク信号の発振開始時にはシュミット回路の出力を変化さ
せない電圧信号を、クロック信号の発振安定時にはその
クロック信号をシュミット回路に入力するようにした入
力切替手段を備えたものである。

【００２３】特に、請求項４においてシュミット回路の
出力を変化させない電圧信号としてグランド信号を用い
たものである。

【００２４】また、請求項５に係る発振回路は、電源よ
り供給される電源電圧を降圧し、クロック発生回路に第
１の降圧電圧を供給して駆動させる第１の降圧レギュレ
ータ回路、電源より供給される電源電圧を降圧し、シュ
ミット回路に第２の降圧電圧を供給して駆動させる第２
の降圧レギュレータ回路を備えたものである。

【００２５】また、請求項６に係る発振回路は、上記の
第１および第２の降圧レギュレータ回路において基準電
圧発生回路を共用するようにしたものである。

【００２６】また、請求項７に係る発振回路は、基準電
圧信号を生成する基準電圧発生回路、降圧電圧と基準電
圧信号とを入力し、降圧電圧の変化量を出力するコンパ
レータを備え、降圧電圧が変化した場合にコンパレータ
の出力する変化量を回復させることにより降圧電圧を保
持するようにした降圧レギュレータ回路において、基準
電圧発生回路はクロック信号の発振開始時には第１の基
準電圧信号を生成し、クロック信号の発振安定時には第
１の基準電圧信号の電圧より低い電圧である第２の基準
電圧信号を生成するようにしたものである。

【００２７】

【作用】この発明に係る発振回路によると、クロック発
生回路は降圧レギュレータ回路からの降圧電圧を、シュ
ミット回路は常時電源電圧で駆動させるようにしたの
で、降圧レギュレータ回路はシュミット回路の貫通電流
による電圧降下は生じない。

【００２８】また、クロック信号の発振開始時には電源
電圧を、クロック信号の発振安定時には降圧レギュレー
タ回路からの降圧電圧をシュミット回路に供給するよう
にしたので、クロック信号が安定した後におけるシュミ
ット回路の消費電力は少なくなる。

【００２９】また、クロック信号の発振開始時にはシュ
ミット回路の出力を変化させない電圧信号を、クロック
信号の発振安定時にはそのクロック信号をシュミット回
路に入力するようにしたので、クロック信号が安定に成
長するまでシュミット回路の貫通電流を生じさせない。

【００３０】また、電源より供給される電源電圧を降圧
し、クロック発生回路に第１の降圧電圧を供給して駆動
させる第１の降圧レギュレータ回路、電源より供給され
る電源電圧を降圧し、シュミット回路に第２の降圧電圧
を供給して駆動させる第２の降圧レギュレータ回路を備
えたので、シュミット回路により生じる貫通電流はクロ
ック発生回路を駆動させる第２の降圧レギュレータ回路
に影響を及ぼさなくなる。

【００３１】また、上記の第１および第２の降圧レギュ
レータ回路において基準電圧発生回路を共用するように
したので、回路の構成は小規模になる。

【００３２】また、基準電圧信号を生成する基準電圧発
生回路、降圧電圧とこの基準電圧信号を入力し、降圧電
圧の変化量を出力するコンパレータを備え、この降圧電
圧が変化した場合に上記のコンパレータの出力する変化
量を回復させることにより降圧電圧を保持するようにし
た降圧レギュレータ回路において、この降圧レギュレー
タ回路内の基準電圧発生回路はクロック信号の発振開始
時には第１の基準電圧信号を生成し、クロック信号の発
振安定時には第１の基準電圧信号の電圧より低い電圧で
ある第２の基準電圧信号を生成するようにしたので、シ
ュミット回路の貫通電流が生じても、降圧レギュレータ
回路の出力電圧が安定に保持される。

【００３３】

【実施例】

実施例１．以下、本発明の一実施例を示す。図１は本実
施例のよる発振回路を示す回路構成図である。５０は本
実施例におけるシュミット回路、その他の符号は従来例
である図１２と同一の符号を付してある。また、降圧レ
ギュレータ回路２は図１６と同一構成をなしている。図
１において、クロック発生回路７の電源を降圧レギュレ
ータ回路２のＲＧＶＣＣ６の電圧から、シュミット回路
５０の電源をＶＣＣ１電圧からそれぞれ供給するように
構成したものである。

【００３４】図２は上記シュミット回路５０の構成を示
す回路構成図である。５１、５２はＶＣＣ１を電源とす
るコンパレータ、５３、５４はＶＣＣ１を電源とするＮ
ＡＮＤゲート、５５はＲＧＶＣＣ６を電源として基準電
位を発生される基準電位発生回路で、コンパレータ５
１、５２にそれぞれ基準電位５６、５７を入力する（以
下、基準電位５６、５７をそれぞれＶＩＨ５６、ＶＩＬ
５７と称す）。５８はＲＧＶＣＣ６電位を降圧してＶＩ
Ｈ５６を生成するための抵抗、５９はさらにＶＩＨ５６
電位を降圧してＶＩＬ５７を生成するための抵抗、６０
はＶＩＬ５７をＶＳＳ１１に接続する抵抗である。この
ＶＩＨ５６はコンパレータ５１の非反転入力に、ＶＩＬ
５７はコンパレータ５２の反転入力にそれぞれ入力され
る。また、６１、６２は各々コンパレータ５１、５２の
出力である。

【００３５】図３は、図１におけるクロック出力信号１
２およびシュミット回路５０の出力である源クロック信
号１３の波形図を示すもので、６３はＲＧＶＣＣ６の電
位、６４はＶＩＨ５６の電位、６５はＶＩＬ５７の電
位、６６はＶＳＳ１１の電位、６７はＶＣＣ１の電位を
それぞれ示す。これらの電位の大きさはＶＳＳ＜ＶＩＬ
＜ＶＩＨ＜ＲＧＶＣＣの関係にある。

【００３６】次に、本実施例の発振回路の動作を、図３
を用いて説明する。発振制御信号５を０Ｖから５．０Ｖ
に変化させることにより発振は開始する。クロック出力
信号１２は図１３に示すように成長し、図３のような正
弦波を出力しているとする。このクロック出力信号１２
はコンパレータ５１の反転入力とコンパレータ５２の非
反転入力とにそれぞれ入力される。クロック出力信号１
２がＶＩＨ５６電位より高い電位になった時、コンパレ
ータ５１の出力６１は「Ｌ」となり、一方コンパレータ
５２の出力６２は「Ｈ」となるので、ＮＡＮＤゲート５
３、５４より構成されるフリップフロップの出力である
源クロック信号１３は「Ｌ」となる。時刻Ｔ１よりクロ
ック出力信号１２の電位がＶＩＬ５７電位を下回る時刻
Ｔ２まで源クロック１３は「Ｌ」を維持する。時刻Ｔ２
を越えるとコンパレータ５１の出力６１は「Ｈ」とな
り、一方、コンパレータ５２の出力６２は「Ｌ」となる
ので、ＮＡＮＤゲート５３、５４より構成されるフリッ
プフロップの出力である源クロック信号１３は「Ｈ」と
なる。クロック出力信号１２の電位が時刻Ｔ２より再び
ＶＩＨ５６電位を上回る時刻Ｔ３まで源クロック１３は
「Ｈ」を維持する。この動作は時刻Ｔ３以降繰り返さ
れ、このシュミット回路５０はＶＩＨ５６とＶＩＬ５７
の電位差がシュミット幅となる源クロック信号１３を生
成する。

【００３７】図１における降圧レギュレータ回路２は図
１６と同一のものである。従来と同様、発振開始時には
ＲＧＶＣＣ６の電位として２．８Ｖを選択し、発振安定
時には１．８Ｖを選択するようにモード切り換え信号２
９の「Ｈ」、「Ｌ」の切り換えがなされ、ＲＧＶＣＣ６
は電源としてクロック発生回路７のＮＡＮＤゲート３に
供給される。

【００３８】この実施例によると、発振回路用ＮＡＮＤ
ゲート３には降圧レギュレータ回路２を、シュミット回
路にはＶＣＣ１をそれぞれ電源として供給した。このよ
うに発振回路用ＮＡＮＤゲート３とシュミット回路４の
電源を分離することにより、降圧レギュレータ回路２は
シュミット回路５０の貫通電流による影響を受けず、Ｎ
ＡＮＤゲート３は電源ラインの電位変動による影響を防
ぐことができる。従って、従来問題となっていたＮＡＮ
Ｄゲート３の電源変動に起因した発振不良を回避するこ
とができる。

【００３９】実施例２．図４はこの発明の別の実施例に
よる発振回路を示す回路構成図である。図において７０
はＶＣＣ１もしくは降圧レギュレータ回路２のＲＧＶＣ
Ｃ６のいずれかをシュミット回路５０の電源として選択
するスイッチ回路、７１はシュミット回路５０からの源
クロック信号１３のクロックパルス数をカウントするカ
ウンタ、７２はカウンタ７１の所定カウント数を越えた
ときフラグを発生させるオーバーフローフラグ、その他
の符号は図１と同一のものを付してある。

【００４０】また図５は図４の発振回路において発振開
始時からのクロック出力信号１２の波形、および源クロ
ック信号１３とオーバーフローフラグ７２の出力波形を
示すタイムチャート図である。

【００４１】以下図５を用いて本実施例の発振回路の動
作を説明する。まず、発振開始前は発振制御信号５は０
Ｖの状態で、５Ｖに変化するとともに発振が開始され
る。クロック出力信号１２は図５のように成長する。ク
ロック出力信号１２の振幅がＶＩＬ５６を下回る時点Ａ
でシュミット回路５０は初めてクロック波形を出力す
る。その後、クロック出力信号１２は振幅がＲＧＶＣＣ
６電位×（１／２）となるまで成長し、その都度源クロ
ック信号１３のパルスを出力する。

【００４２】カウンタ７１は源クロック信号１３のパル
ス数をカウントする。さらにカウントされた信号はオー
バーフローフラグ７２に入力される。オーバーフローフ
ラグ７２は発振開始時には０を示し、カウンタ７１の所
定のカウント数を越えたら１を示すように構成されてい
る。本実施例ではその所定カウント数を５に設定する。
スイッチ回路７０はオーバーフローフラグ７２が０のと
きＶＣＣ１を選択し、１のとき降圧レギュレータ回路２
からのＲＧＶＣＣ６を選択するように構成されている。
すなわちシュミット回路５０は、源クロック信号１３パ
ルスが最初に４つだけ出力されるまで電源にＶＣＣ１を
選択し、５番目のパルスが出力される（図の時点Ｂ）と
同時にスイッチ回路が動作し、５番目以降の電源として
ＲＧＶＣＣ６を選択する。

【００４３】このスイッチ回路は、例えば図６のように
オーバーフローフラグ７２からの出力をＰチャネルトラ
ンジスタ７３ｂのゲートへ、およびインバータ７４を介
してＰチャネルトランジスタ７３ａへ接続する。さらに
ＶＣＣ１をＰチャネルトランジスタ７３ｂのソース側
へ、ＲＧＶＣＣ６をＰチャネルトランジスタ７３ａのソ
ースへそれぞれ接続し、両トランジスタのドレインをシ
ュミット回路５０に接続する。

【００４４】なお、図示しないがオーバーフローフラグ
７２が０のとき降圧レギュレータ回路２のモード切り換
え信号２９に５Ｖが印加され、１のとき０Ｖが印加され
るようにハードウェアを構成してもよい。

【００４５】以上のように、発振開始時にはシュミット
回路５０の電源にＶＣＣ１を選択し、源クロック信号１
３のパルスが所定の数だけ出力されることによりクロッ
ク出力信号１２の出力が安定したと判断し、電源をＲＧ
ＶＣＣ６に切り換えることにより、発振回路は安定なク
ロックの発振動作を行なうとともに、クロック発振安定
後の消費電力を大幅に低減することができる。

【００４６】実施例３．図７はこの発明の別の実施例に
よる発振回路を示す回路構成図である。図において、８
０はシュミット回路４に入力される信号をＶＳＳ１１か
もしくはＮＡＮＤゲート３からのクロック出力信号１２
かを選択する第１のスイッチ回路、８１は発振回路の出
力をクロック出力回路１２か、もしくは源クロック信号
１３かを選択する第２のスイッチ回路、その他の符号は
図１２と同一の符号を付してある。またシュミット回路
４は図１４と同一のものである。

【００４７】次に、動作について説明する。発振開始時
には第１のスイッチ回路８０はＶＳＳ１１を選択し、第
２のスイッチ回路８１はクロック出力信号１２を選択す
る。これを発振開始モードとする。またクロック出力信
号１２が安定した後、第１のスイッチ回路８０はクロッ
ク出力信号１２を選択し、第２のスイッチ回路８１は源
クロック信号１３を選択する。これを定常モードとす
る。すなわち発振開始モードとは発振開始から発振が安
定するまでの期間使用されるモードであり、定常モード
は発振が安定した後に使用されるモードのことである。

【００４８】この発振開始モードではシュミット回路４
の入力にはＶＳＳ１の一定電圧が印加される。これによ
りシュミット回路４の状態は一定に保たれ、例えば図１
４のインバータ３４、３５への入力電位の変化は生じな
いので貫通電流は発生しなくなる。よって発振開始時に
この貫通電流による降圧レギュレータ回路２への影響を
防止し、発振の立ち上げの安定を図ることができる。さ
らに定常モードにおいては従来の図１２の発振回路と同
様の動作を行ない、特に定常モード時に同時に切り換え
るモード切り換え信号２９によりＲＧＶＣＣ６電位は
２．８Ｖから１．８Ｖへ変化し、発振安定後の消費電流
の低減を図ることができる。

【００４９】なお、この発振開始モードと定常モードと
の切り換え手段は、図示しないが実施例２と同様のカウ
ンタ７１、オーバーフローフラグ７２を備えることで十
分である。源クロック信号１３をカウンタ７１に入力
し、カウンタ７１のカウント信号をオーバーフローフラ
グ７２に入力する。このオーバーフローフラグ７２が０
のとき発振開始モードになり、１のとき定常モードとな
るように第１のスイッチ回路８０、第２のスイッチ回路
８１を構成すればよい。また、モード切り換え信号２９
の切り換えも実施例２と同様の構成でよい。

【００５０】実施例４．図８はこの発明の別の実施例に
よる発振回路を示す回路構成図である。図において、２
ａはＮＡＮＤゲート３へ電源を供給する第１降圧レギュ
レータ回路、２ｂはシュミット回路４ヘ電源を供給する
第２降圧レギュレータ回路で、ともに図１６と同一の構
成をなしている。その他の符号は図１２と同一のものを
付し、同一の構造をなしている。

【００５１】この実施例のよると、発振用ＮＡＮＤゲー
ト３とシュミット回路４の電源を分離し、第１および第
２降圧レギュレータ回路２ａ、２ｂを備えたことによ
り、ＮＡＮＤゲート３がシュミット回路４による電源ラ
インの電位変動の影響を受けないようにすることがで
き、従来問題となった発振回路ＮＡＮＤゲート３の電源
の変動に起因した発振不良を回避することができる。

【００５２】実施例５．なお、実施例４の第１降圧レギ
ュレータ回路６ａ、第２降圧レギュレータ回路６ｂは併
せて図９のように構成してもよい。図９はこの２つの降
圧レギュレータ回路において図１６に示す降圧レギュレ
ータ回路の基準電圧発生回路１６、インバータ２２、２
３、２４を共用するように構成したものである。オペア
ンプ１７に対しては第１降圧レギュレータ回路６ａ用に
オペアンプ１７ａ、第２降圧レギュレータ回路６ａ用に
オペアンプ１７ｂを設け、基準電圧Ａ信号２７はオペア
ンプ１７ａ、１７ｂの双方に入力される。その他の素
子、Ｐトランジスタ１８、Ｎトランジスタ１９〜２１、
トランスミッションゲート２５も同様に第１降圧レギュ
レータ回路６ａ用と第２降圧レギュレータ回路６ｂ用と
の２つずつ設ける。各素子の回路構成は図１６のものと
同一である。このように基準電圧発生回路１６、インバ
ータ２２、２３、２４等を共用することにより、発振不
良を回避することができるとともに実施例４の降圧レギ
ュレータ回路に比べて回路構成の縮小を図ることができ
る。

【００５３】実施例６．図１０はこの発明の別の実施例
による降圧レギュレータ回路の一例を示す回路構成図で
ある。図において付された符号は図１６と同一のもので
ある。この降圧レギュレータ回路では、図１６のＮトラ
ンジスタ１９、インバータ２４、トランスミッションゲ
ート２５が削除されている。またオペアンプ１７の非反
転入力には基準電圧発生回路１６からの基準信号Ａ信号
２７が入力され、反転入力にはＰトランジスタ１８、Ｎ
トランジスタ２０、２１のドレインが接続されると共
に、ＲＧＶＣＣ６出力としてＮＡＮＤゲート３、シュミ
ット回路４へと接続される。その他の回路構成は図１６
と同一である。

【００５４】図１１はこの降圧レギュレータ回路におけ
る基準電圧発生回路１６の一例を示す回路構成図であ
る。図において、９０〜９３はＰチャネルエンハンスメ
ントトランジスタ（以下、Ｐトランジスタ）、９４はＰ
トランジスタ９０〜９３に比べてしきい値が低いＰチャ
ネルエンハンスメントトランジスタ（以下、ＬＰトラン
ジスタと称す）、９５、９６はＮチャネルエンハンスメ
ントトランジスタ（以下、Ｎトランジスタ）である。ま
たＰトランジスタ９０はオン抵抗が５Ｖ時に数ＭΩ程度
であるものとし、図における他のトランジスタよりＯＮ
抵抗が十分大きいものとする。また９７は基準電圧Ａ信
号２７において２種類の基準電圧を選択して生成するた
めの切り換え回路である。

【００５５】ＳＩＧ２６はＰトランジスタ９０、９１の
それぞれソースおよびバックゲートに、並びにＬＰトラ
ンジスタ９４のバックゲートに接続されている。Ｐトラ
ンジスタ９０のドレインはＬＰトランジスタ９４のソー
スへ、ゲートはＶＳＳ１１へそれぞれ接続されている。
Ｐトランジスタ９１のゲートとドレインとは導通される
と共に、これらはＬＰトランジスタ９４のゲート、Ｎト
ランジスタ９６のドレインに接続されている。Ｐトラン
ジスタ９２のソースとゲートは導通され、かつこれらは
ＬＰトランジスタ９４のドレイン、Ｐトランジスタ９３
のバックゲートへ導通され、基準電圧Ａ信号２７を生成
する。またＰトランジスタ９２のドレインはＰトランジ
スタ９３のソースと接続する。Ｐトランジスタ９３のド
レインとゲートは導通しており、さらにこれらはＮトラ
ンジスタ９５のドレインおよびゲート、Ｎトランジスタ
９６のゲートに導通され、基準電圧Ｂ信号２８を生成す
る。Ｎトランジスタ９５、９６のソースは接地されてい
る。さらに、切り換え回路９７はＰトランジスタ９２の
ソースとドレインを導通もしくは短絡させるものであ
る。

【００５６】この基準電圧発生回路１６の動作につい
て、切り換え回路９７が導通状態にある場合を説明す
る。Ｐトランジスタ９１とＬＰトランジスタ９４とでカ
レントミラー回路が形成されており、Ｐトランジスタ９
０、ＬＰトランジスタ９４、Ｐトランジスタ９３および
Ｎトランジスタ９５に流れる電流（Ｉ１とする）と、Ｐ
トランジスタ９１およびＮトランジスタ９６に流れる電
流（Ｉ２とする）とは等しくなる。また、Ｐトランジス
タ９０のＯＮ抵抗が他のトランジスタに比べて十分大き
いためＩ１＝Ｉ２＝一定になる。さらにＰトランジスタ
９３とＮトランジスタ９５はダイオード接続されている
ので、基準電圧Ａ信号２７の電位はＰトランジスタ９３
とＮトランジスタ９５のしきい値を加えた電位になり
（この電位をＥ１とする）、一方基準電圧Ｂ信号２８の
電位はＮトランジスタ９５のしきい値と同電位となる。

【００５７】上記のように、Ｐトランジスタ９１とＬＰ
トランジスタ９４で構成したカレントミラー回路、およ
びＰトランジスタ９０を備えたことによりにより回路に
流れる電流を安定化することができ、基準電圧Ａ信号２
７および基準電圧Ｂ信号２８の電位もＰトランジスタ９
３、Ｎトランジスタ９５のダイオード接続により安定し
た電位とすることができる。

【００５８】次に切り換え回路９７が非導通状態にある
場合について説明する。この切り換え回路９７によりＬ
Ｐトランジスタ９４のドレインとＰトランジスタ９３の
ソースとが短絡する。したがってＰトランジスタ９２は
ダイオード特性を示すようになり、基準電圧Ａ信号２７
の電位はＰトランジスタ９２と９３さらにＮトランジス
タ９５の各しきい値を加えた値となる（この電位値をＥ
２とする）。一方、基準信号Ｂ信号２８の電位は切り換
え回路９７の導通状態と場合と同じ値と示す。従って、
切り換え回路９７の切り換え動作により基準電圧Ａ信号
１７は２種類の電位値Ｅ１、Ｅ２を出力し、かつＥ１＜
Ｅ２となる。この場合Ｅ１＝１．８Ｖ、Ｅ２＝２．８Ｖ
となるように各トランジスタのしきい値を設定してお
く。

【００５９】このような基準電圧発生回路１６を備えた
図１０の降圧レギュレータ回路２において、基準電圧Ａ
信号２７としてオペアンプ１７の非反転入力へ入力され
る電位値は切り換え回路９７によりＥ１もしくはＥ２の
いづれかであり、一方オペアンプ１７の反転入力へはＲ
ＧＶＣＣ６が入力されているので、ＲＧＶＣＣ６に出力
される電位値はＥ１またはＥ２である。ここで、発振開
始時に切り換え回路９７を非導通状態にすることにより
ＲＧＶＣＣ６の電位Ｅ２＝２．８Ｖとなり、クロック発
振回路７のクロック出力を成長させる。発振が安定した
時点で切り換え回路９７を導通状態にすることでＲＧＶ
ＣＣ６の電位Ｅ１＝１．８Ｖとして消費電流の低減を図
る。かつシュミット回路４の貫通電流の影響により動作
が遅延したトランジスタをなくし、この貫通電流の影響
による影響を受けず、安定した２種類の基準電圧を生成
することができる。よって安定したクロック発振を行な
うことができる。

【００６０】なお、切り換え回路９７の切り換え手段は
実施例２と同一の構成でよい。ここでは図示しないが実
施例２のカウンタ７１、オーバーフローフラグ７２を備
えることで十分である。図１２において源クロック信号
１３をカウンタ７１に入力し、カウンタ７１のカウント
信号をオーバーフローフラグ７２に入力する。このオー
バーフローフラグ７２が０のときは切り換え回路９７を
非導通状態とし、一方１のときは導通状態とするように
切り換え回路９７のハードウェア構成を行なえばよい。

【００６１】

【発明の効果】以上説明したようにこの発明に係る発振
回路によれば、クロック信号を発生させるクロック発生
回路、クロック信号を整形することにより集積回路を動
作させるための源クロックを生成するシュミット回路、
電源より供給される電源電圧を降圧し、クロック発生回
路に降圧電圧を供給して駆動させる降圧レギュレータ回
路を備え、シュミット回路は常時電源電圧で駆動させる
ようにしたので、クロック信号は貫通電流の影響を受け
ずに安定したクロック発振を行なうことができるという
効果を奏する。

【００６２】また、この発明に係る発振回路によれば、
クロック信号の発振開始時には電源電圧を、クロック信
号の発振安定時には降圧レギュレータ回路による降圧電
圧をそれぞれ駆動電圧としてシュミット回路に供給する
ようにした電源切替手段を備えたので、クロック信号の
安定時の消費電力の低減を図ることができるという効果
を奏する。

【００６３】また、この発明に係る発振回路によれば、
電源より供給される電源電圧を降圧し、クロック発生回
路およびシュミット回路に降圧電圧を供給して駆動させ
る降圧レギュレータ回路、クロック信号の発振開始時に
はシュミット回路の出力を変化させない電圧信号を、ク
ロック信号の発振安定時にはクロック信号をシュミット
回路に入力するようにした入力切替手段を備えたので、
クロック信号が安定するまでシュミット回路の貫通電流
を生じさせない。したがって、クロック信号の成長を妨
げることなく安定したクロック発振を行なうことができ
るという効果を奏する。

【００６４】また、この発明に係る発振回路によれば、
電源より供給される電源電圧を降圧し、クロック発生回
路に第１の降圧電圧を供給して駆動させる第１の降圧レ
ギュレータ回路、電源より供給される電源電圧を降圧
し、シュミット回路に第２の降圧電圧を供給して駆動さ
せる第２の降圧レギュレータ回路を備えたので、シュミ
ット回路により生じる貫通電流は第２の降圧レギュレー
タ回路に影響を及ぼさない。よって第２の降圧レギュレ
ータ回路により駆動されるクロック発生回路のクロック
信号発振を安定に行なうという効果を奏する。

【００６５】また、第１および第２の降圧レギュレータ
回路は基準電圧発生回路を共用するようにしたので、回
路構成が簡単になるという効果を奏する。

【００６６】さらに、この発明に係る発振回路によれ
ば、基準電圧信号を生成する基準電圧発生回路、降圧電
圧とこの基準電圧信号を入力し、降圧電圧の変化量を出
力するコンパレータを備え、この降圧電圧が変化した場
合にコンパレータの出力する変化量を回復させることに
より降圧電圧を保持するようにした降圧レギュレータ回
路を備え、この基準電圧発生回路はクロック信号の発振
開始時には第１の基準電圧信号を生成し、クロック信号
の発振安定時には上記第１の基準電圧信号の電圧より低
い電圧である第２の基準電圧信号を生成するようにした
ので、降圧レギュレータ回路はシュミット回路による貫
通電流の影響を受けることなく、安定したクロック発振
および消費電力の低減を達成できるという効果を奏す
る。

【図面の簡単な説明】

【図１】 この発明の実施例１に示す発振回路の構成図
である。

【図２】 実施例１の発振回路におけるシュミット回路
の回路構成図である。

【図３】 実施例１の発振回路におけるクロック発生回
路およびシュミット回路の出力のタイミングチャート図
である。

【図４】 この発明の実施例２に示す発振回路の構成図
である。

【図５】 実施例２の発振回路におけるクロック発生回
路およびシュミット回路の出力のタイミングチャート図
である。

【図６】 実施例２のスイッチ回路の回路構成図であ
る。

【図７】 この発明の実施例３に示す発振回路の構成図
である。

【図８】 この発明の実施例４に示す発振回路の構成図
である。

【図９】 この発明の実施例５に示す発振回路の構成図
である。

【図１０】 この発明の実施例６に示す発振回路の構成
図である。

【図１１】 実施例６における降圧レギュレータ回路内
の基準電圧発生回路の回路構成図である。

【図１２】 従来技術による発振回路の回路構成図であ
る。

【図１３】 図１２の発振回路におけるクロック発生回
路およびシュミット回路の出力のタイミングチャート図
である。

【図１４】 図１２の発振回路におけるシュミット回路
の回路構成図である。

【図１５】 一般のＮＡＮＤゲートの回路構成図であ
る。

【図１６】 図１２の発振回路における降圧レギュレー
タ回路の回路構成図である。

【符号の説明】

１…電源（ＶＣＣ）、２…降圧レギュレータ回路、３…
発振回路用ＮＡＮＤゲート、４…シュミット回路、５…
発振制御信号、６…ＲＧＶＣＣ、７…クロック発生回
路、８…発振回路用帰還抵抗、９…発振用水晶振動子、
１０Ａ、１０Ｂ…発振回路用コンデンサ、１１…接地
（ＶＳＳ）、１２…クロック出力信号、１３…源クロッ
ク信号、１６…基準電圧発生回路、１７…オペアンプ、
２７…基準電圧Ａ信号、２８…基準電圧Ｂ信号、２９…
モード切り換え信号、５０…シュミット回路、７０…ス
イッチ回路、７１…カウンタ、７２…オーバフローフラ
グ、８０…第１のスイッチ回路、８１…第２のスイッチ
回路、９７…切り換え回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上岡 寛司 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 小山 俊聡 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 友松 宏行 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 原田 尚 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 松本 博次 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 クロック信号を発生させるクロック発生
   回路、 上記クロック信号を整形することにより、集積回路を動
   作させるための源クロックを生成するシュミット回路、 電源より供給される電源電圧を降圧し、上記クロック発
   生回路に降圧電圧を供給して駆動させる降圧レギュレー
   タ回路を備え、 上記シュミット回路は、常時上記電源電圧で駆動させる
   ようにしたことを特徴とする発振回路。
2. 【請求項２】 クロック信号を発生させるクロック発生
   回路、 上記クロック信号を整形することにより、集積回路を動
   作させるための源クロックを生成するシュミット回路、 電源より供給される電源電圧を降圧し、上記クロック発
   生回路およびシュミット回路に降圧電圧を供給して駆動
   させる降圧レギュレータ回路、 上記クロック信号の発振開始時には上記電源電圧を、上
   記クロック信号の発振安定時には上記降圧電圧を駆動電
   圧として上記シュミット回路に供給するようにした電源
   切替手段を備えたことを特徴とする発振回路。
3. 【請求項３】 クロック信号を発生させるクロック発生
   回路、 上記クロック信号を整形することにより、集積回路を動
   作させるための源クロックを生成するシュミット回路、 電源より供給される電源電圧を降圧し、上記クロック発
   生回路およびシュミット回路に降圧電圧を供給して駆動
   させる降圧レギュレータ回路、 上記クロック信号の発振開始時には上記シュミット回路
   の出力を変化させない電圧信号を、上記クロック信号の
   発振安定時には上記クロック信号を上記シュミット回路
   に入力するようにした入力切替手段を備えたことを特徴
   とする発振回路。
4. 【請求項４】 電圧信号は、グランド信号であることを
   特徴とする請求項３記載の発振回路。
5. 【請求項５】 クロック信号を発生させるクロック発生
   回路、 上記クロック信号を整形することにより、集積回路を動
   作させるための源クロックを生成するシュミット回路、 電源より供給される電源電圧を降圧し、上記クロック発
   生回路に第１の降圧電圧を供給して駆動させる第１の降
   圧レギュレータ回路、 電源より供給される電源電圧を降圧し、上記シュミット
   回路に第２の降圧電圧を供給して駆動させる第２の降圧
   レギュレータ回路を備えたことを特徴とする発振回路。
6. 【請求項６】 第１および第２の降圧レギュレータ回路
   は、基準電圧信号を生成する基準電圧発生回路、上記基
   準電圧信号に基づいて降圧電圧の変化量を出力するコン
   パレータを備え、上記降圧電圧が変化した場合に上記コ
   ンパレータの出力する変化量を回復させることにより上
   記降圧電圧を保持するようにし、 上記第１および第２の降圧レギュレータ回路は上記基準
   電圧発生回路を共用するようにしたことを特徴とする請
   求項５記載の発振回路。
7. 【請求項７】 クロック信号を発生させるクロック発生
   回路、 上記クロック信号を整形することにより、集積回路を動
   作させるための源クロックを生成するシュミット回路、 電源より供給される電源電圧を降圧し、上記クロック発
   生回路およびシュミット回路に降圧電圧を供給して駆動
   させる降圧レギュレータ回路を備え、 上記降圧レギュレータ回路は基準電圧信号を生成する基
   準電圧発生回路、上記降圧電圧と上記基準電圧信号とを
   入力し、上記降圧電圧の変化量を出力するコンパレータ
   を備え、上記降圧電圧が変化した場合に上記コンパレー
   タの出力する変化量を回復させることにより上記降圧電
   圧を保持するようにし、 上記基準電圧発生回路は上記クロック信号の発振開始時
   には第１の基準電圧信号を生成し、上記クロック信号の
   発振安定時には上記第１の基準電圧信号の電圧より低い
   電圧である第２の基準電圧信号を生成するようにしたこ
   とを特徴とする発振回路。