CN1215923A - 电平变换电路 - Google Patents

电平变换电路 Download PDF

Info

Publication number
CN1215923A
CN1215923A CN96104094.7A CN96104094A CN1215923A CN 1215923 A CN1215923 A CN 1215923A CN 96104094 A CN96104094 A CN 96104094A CN 1215923 A CN1215923 A CN 1215923A
Authority
CN
China
Prior art keywords
signal
level
output
transistor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96104094.7A
Other languages
English (en)
Inventor
三田真二
黑田忠广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1215923A publication Critical patent/CN1215923A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明的电平变换电路,备有:输入作为CMOS电平差动信号的第一CMOS电平信号和其倒置信号的第二CMOS电平信号,输出根据该输入信号的电流的第一输入部;和根据所述第一输入部的输出,输出作为所述PECL电平差动信号的第一PECL电平信号和其倒置信号的第二PECL电平信号的第一变换输出部;和利用第一及第二电流控制信号控制所述第一变换输出部的输出电流,分别确定所述第一及第二PECL电平信号的高电平及低电平的第一电流控制部。

Description

电平变换电路
本发明涉及在作为小振幅接口电路的PECL接口电路等中所使用，从COMS电平向PECL电平实施电压电平变换的电平变换电路。
以往作为这种电平变换电路，有如图7所示的构成。图7是已有的CMOS-PECL电平变换电路一个结构实例的电路图。
该CMOS-PECL电平变换电路具有分别外加CMOS电平(0V-5V)差动信号A,AN(A的倒置信号)的输入端子101、102,其中在输入端子102上连接P沟道MOS晶体管(以下称P-MOS)103的栅极。P-MOS103与P-MOS104一起连接在电源Vdd(5V)和输出端子105之间。
同样在输入端子101上连接P-MOS106的栅极。P-MOS 106与P-MOS 107一起连接在电源Vdd和输出端子108之间。进而电源Vt(3V)分别通过电阻Rt连接到输出端子105,108。此外各电阻Rt分别与传输线的特性阻抗Zt匹配。
然后，通过输出端子105、108分别输出PECL电平(3.3V-4.1V)差动信号Z,ZN(Z的倒置信号)。下面，在输出“L”电平PECL电平信号Z、ZN时的电源设为Iol；输出“H”电平时的电流设为Ioh。
前述P-MOS 104、107使之常开，利用晶体管大小(栅极宽)进行调节，让电流Iol流动。并且P-MOS103、106导通时用晶体管大小调整，使从电流Ioh减去电流Iol的电流Ioh-Iol流动。
当CMOS电平信号A(等于“L”电平)、信号AN(等于“H”电平)输入输入端子101、102时，由于P-MOS 103关闭，P-MOS106打开，所以输出端子105的电流成为Iol，输出“L”电平的PECL电平信号Z。另一方面输出端子108的电流成为Ioh，输出“H”电平PECL电平信号ZN。
相反，若输入CMOS电平信号A(等于“H”电平)、信号AN(等于“L”电平)，则同样，输出端子105输出“H”电平的PECL电平信号Z，输出端子108输出“L”电平的PECL电平信号ZN。
这样，可将CMOS电平的差动信号变换成PECL电平的差动信号。
但是，在上述已有的电平变换电路中，由于根据晶体管大小确定输出电流和电压，所以在LSI制造方法、电源、温度、传输线特性阻抗等工作条件发生偏差时，存在输出电压波动大的问题。
本发明是为解决如上所述的已有问题，其目的在于提供这样的电平变换电路：即使是LSI制造方法和工作条件发生偏差时，也能获得波动小的稳定的输出电压。进一步的目的在于提供这样的电平变换电路：即使是工作条件发生偏差时，也可得到波动小的稳定的输出电压，并且能高速工作。此外还可提供的电平变换电路是：低耗电且高速，同时即使LSI制造方法和工作条件发生偏差情况下也能得到稳定的输出电压。
为达到上述目的，第一发明的特征是在将CMOS电平差动信号变换成PECL电平差动信号的电平变换电路中，备有：第一输入部，输入作为所述CMOS电平差动信号的第一CMOS电平信号和其倒置信号的第二CMOS电平信号，输出根据该输入信号的电流；第一变换输出部，根据所述第一输入部的输出，输出作为所述PECL电平的差动信号的第一PECL电平信号和其倒置信号的第二PECL电平信号；第一电流控制部，通过第一及第二电流控制信号控制所述第一变换输出部的输出电流，分别确定所述第一及第二PECL电平信号的高电平及低电平。
第二发明的特征是在所述第一发明中，设置所述第一输入部，与所述第一变换输出部及所述第一电流控制部分别为同一结构的第二输入部、第二变换输出部以及第二电流控制部；同时设置第一信号发生装置，根据从所述第二变换输出部输出的第三PECL电平信号产生第一反馈信号；和第二信号发生装置，根据作为由所述第二变换输出部输出的所述第三PECL电平信号的倒置信号的第四PECL电平信号产生第二反馈信号；将所述第一及第二反馈信号回授至所述第二电流控制部；并且将所述第二输入部的输入信号作为第一及第二电源，构成复制偏压电路(レプリカバイアス回路)；把由所述复制偏压电路输出的所述第一及第二反馈信号分别作为所述第一及第二电流控制信号。
第三发明的特征是备有：第一及第二开关用晶体管，分别连接在第一及第二结点和公共结点之间，根据作为CMOS电平的差动信号的第一CMOS电平信号和其倒置信号的第二CMOS电平信号作交替开关；第一变换输出部与在所述第一结点中流动的电流对应，将PECL电平的差动信号之中的第一PECL电平信号向第一输出结点输出；第二变换输出部，与在所述第二结点中流动的电流对应，将所述第一PECL电平信号之倒置信号的第二PECL电平信号输出至第二输出结点；第一电流控制用晶体管，根据第一电流控制信号控制在所述公共结点中流动的电流；第二电流控制用晶体管，根据第二电流控制信号控制在所述第一结点中流动的电流；第三电流控制用晶体管，根据所述第二电流控制信号控制在所述第二结点中流动的电流。
第四发明的特征是在所述第三发明中，设置所述第一及第二开关晶体管、所述第一至第三电流控制晶体管以及所述第一与第二变换输出部，和分别同一结构的第三与第四开关用晶体管、第四至第六电流控制用晶体管及第三与第四变换输出部；同时设置第一信号发生器，根据从所述第三变换输出部输出至第三输出结点的第三PECL电平信号，产生第一反馈信号；和第二信号发生器，根据作为这样的第四PECL电平信号，即为由所述第四变换输出部输出至第四输出结点的所述第三PECL电平信号的倒置信号，产生第二反馈信号；复制偏压电路的构成是，将所述第一反馈信号回授给所述第四电流控制晶体管的控制电极，将所述第二反馈信号回授给所述第五及第六电流控制晶体管的控制电极，并且在所述第三及第四开关晶体管的各控制电极上分别连接第一和第二电源；并使得将从所述复制偏压电路输出和所述第一反馈信号作为所述第一电流控制信号供给所述第一电流控制晶体管的控制电极，把所述第二反馈信号作为所述第二电流控制信号，分别供给所述第二及第三电流控制晶体管的各控制电极。
第五发明的特征是在所述第四发明中，设置第一低耗电晶体管，连接在所述第一电源和所述第一输出结点之间，根据所述第二CMOS电平信号被导通控制；和第二低耗晶体管，连接在所述第一电源和所述第二输出结点之间，根据所述第一CMOS电平信号被导通控制；在所述复制偏压电路中，设置第三低耗电晶体管，它连接在所述第一电源和所述第三输出结点之间，并且将控制电极连至上述第二电源；和第四低耗电晶体管，它连接在所述第一电源和所述第四输出结点之间，并且把控制电极连接至所述第一电源。此外，这里的所述第1、2、3、4低耗电晶体管的结构相同。
第六发明的特征是在所述第五发明中，将所述第一至四低耗电晶体管的控制电极连至第二电源。
第七发明的特征是备有：第一CMOS换流器(インバ-タ)，它连在第一电源和公共结点之间，使CMOS电平差动信号中的第一CMOS电平信号倒置，向第一结点输出；第二CMOS换流器，连接在第一电源和公共结点之间，使所述第一CMOS电平信号的倒置信号的第二CMOS电平信号倒相，输出至第二结点；第一电流控制晶体管，它连接在所述公共结点和第二电源之间，根据第一电流控制信号控制在该公共结点中流动的电流；和第一变换输出部，它具有连接在所述第一电源和第一输出结点之间，根据第二电流控制信号导通控制的第一输出晶体管，根据在所述第一结点中流动的电流，将PECL电平差动信号中的第一PECL电平信号输出至所述第一输出结点；和第二变换输出部，它具有连接在所述第一电源和第二输出结点之间，根据所述第二电流控制信号导通控制的第二输出晶体管，根据在所述第二结点流动的电流使所述第一PECL电平信号的倒置信号之第二PECL电平信号向所述第二输出结点输出。
第八发明的特征是在所述第七发明中，设置所述第一及第二CMOS换流器、所述第一及第二变换输出部，所述第一电流控制晶体管以及结构分别与所述第一和第二输出晶体管相同的第三和第四CMOS换流器、第三及第四变换输出部、第二电流控制晶体管以及第三和第四输出晶体管；同时还设置：第一信号发生装置，它根据由所述第三变换输出部向第三输出结点输出的第三PECL电平信号，产生第一反馈信号；和第二信号发生装置，根据作为由所述第四变换输出部和第四输出结点的所述第三PECL电平信号的倒置信号的第四PECL电平信号，产生第二反馈信号；将所述第一反馈信号回授给所述第二电流控制晶体管的控制电极，同时把所述第二反馈信号回授给所述第三及第四输出晶体管的控制电极，并且在所述第三和第四CMOS换流器输入一侧分别连接所述第一和第二电源，构成复制偏电路，将所述复制偏压电路输出的所述第一和第二反馈信号分别作为所述第一和第二电流控制信号。
根据上述第一发明，第一输入部输出基于第一CMOS电平信号和第二CMOS电平信号的电流；第一变换输出部基于所述第一输入部的输出；输出第一PECL电平信号和第二PECL电平信号。这时，第一电流控制部利用第一及第二电流控制信号控制第一变换输出部的输出电流，分别确定第一及第二PECL电平信号高电平和低电平。借此以第一及第二两种电流控制信号补偿LSI制造方法和工作条件等的偏差，即便在LSI制造方法、电源、温度、传输线特性阻抗等工作条件发生不一致情况下，第一及第二PECL电平信号的波动也几乎消失。根据第二发明，在所述第一发明中，由于把由复置偏置电路输出的第一及第二反馈信号分别作为所述第一及第二电流控制信号，所以能简便、正确地产生用于补偿LSI制造方法和工作条件等偏差的第一及第二电流控制信号。
根据第三发明，第一及第二开关晶体管按照第一和第二CMOS电平信号作交替开关，进行转换，使公共结点的电流向第一结点一侧或流向第二结点一侧。第一变换输出部根据在第一结点中流动的电流使第一PECL电平信号向第一输出结点输出；第二变换输出部根据在所述第二结点中流动的电流使第二PECL电平信号向第二输出结点输出。这时，第二电流控制晶体管与第一电流控制晶体管协同工作以确定第一PECL电平信号的高电平及低电平；第三电流控制晶体管与的述第一电流控制晶体管协同工作以确定所述第二PECL电平信号的高电平及低电平。借此，通过由第一及第二两种电流控制信号补偿LSI制造方法和工作条件等的偏差，即便在LSI制造方法和工作条件等发生偏差时，第一及第二PECL电平信号也几乎无波动。进而根据第一和第二CMOS电平信号，只进行使公共结点的电流流向第一结点一侧或流向第二结点一侧的转换，输出第一及第二PECL电平信号，所以能高速地工作。
根据第四发明，可更简单且正确地产生在所述第三发明电平变换电路中使用的，由于补偿LSI制造方法和工作条件等的偏差的第一及第二电流控制信号。
根据第五发明，第一及第二低耗电晶体管在分别输出比第一或第二输出结点高的电平时成为导通状态，这时的输出电流之一部分由于流向该第一或第二低耗电晶体管，所以耗电减少。
根据第六发明，第一及第二低耗电晶体管通常处于导通状态，由于高电平/低电平输出时的输出电流之一部分流向该第一及第二低耗电用晶体管，所以耗电减少。
根据第七发明，低电平输出时的输出电流利用第二电流控制信号控制第一及第二输出晶体管输出。并且，将达到高水平输出时的输出电流中低电平输出时的输出电流作为第一及第二输出晶体管的电流，由于使用例如电流镜通过第一电流控制信号控制除此以外的电流，所以耗电减少。再有根据第一和第二CMOS电平信号，仅通过第一及第二CMOS换流器实施使公共结点的电流流向第一结点一侧或第二结点一侧的转换，输出第一及第二PECL电平信号，所以工作速度变快。
根据第八发明，可更简便且正确地产生在所述第七发明电平变换电路中使用的，用于补偿LSI制造方法和工作条件等的偏差的第一及第二电流控制信号。
图1是应用本发明电平变换电路的ATM通信控制装置的输出部分方框图；
图2是本发明第1实施例的电平变换电路之电路图；
图3是包括复制偏压电路的第1实施例CMOS-PECL电平变换电路的电路图；
图4是本发明第2实施例的电平变换电路之电路图；
图5是本发明第3实施例的电平变换电路之电路图；
图6是本发明第4实施例的电平变换电路之电路图；
图7是表示已有的CMOS-PECL电平变换电路之一的结构的电路图。
下面，参考图1至图6详细说明本发明实施例。在此的装在ATM通信控制装置的CMOS-PECL电平变换电路为例说明。当然，这里说明的CMOS-PECL电平变换电路不作变化或根据需要作适当变化，在其他应用中可利用。
图1大致展示了连接到光缆的AIM通信控制装置的输出部分。这里用以对AIM通信规定处理层的最低电平进行处理的物理层控制器7。是由CMOS电路组成的一个芯片的LSI，输入来自上面数据链路层的发射数据，变换成CMOS电平脉冲列，由以一定的传送速度输出的信号传送处理P40和作为PECL接口的CMOS-PECL电平变换电路50构成。该CMOS-PECL电平变换电路50使具有来自信号传送处理部40的5V及0V的CMOS电平的脉冲列变换成具有4.1V及3.3V PECL电平的脉冲列，作为差动信号以互补的输出端子Z,ZN输出。
来自CMOS-PECL电平变换电路50的差动信号是通过传输线Zt输入到光电变换电路71，在此变换成光信号，送至光纤。并且分别将传输线特性阻抗Zt和用于匹配的电阻Rt设置到光电变换电路71的输入端子上。
图2是本发明第1实施例CMOS-PECL电平变换电路的电路图；构成图3的物理层控制器输出部。
该电平变换电路将CMOS电平差动信号变换成PECL电平差动信号，具有分别构成第1输入P的第1及第2开关用晶体管的N沟道MOS晶体管(以下称N-MOS)1,2。
在N-MOS 1、2的各栅极上通过各输入端子3、4，输入作为CMOS电平差动信号的第1 CMOS电平信号A和其倒置信号的第2CMOS电平信号AN，该N-MOS 1、2按照这些CMOS电平差动信号交替作打开/关闭动作。
将N-MOS 1、2的各漏极分别连接到第1及第2结点N1、N2上，各源极被连接到公共结点N3上。具有电流镜结构的P-MOS 5、6连接在第1结点N1上，在作为其电流镜输出一侧的P-MOS 6的漏极上连接输出端子7(第1输出结点)。借助该电流镜，P-MOS 5、6的晶体管大小之比为G5∶G6=1∶n时(其中G5、G6分别为P-MOS5、6的栅极宽)，则P-MOS 6的电流(输出电流)大致变成P-MOS 5电源的n倍。
同样，在第二结点N2上述连接具有电流镜结构的P-MOS 8、9，在作为其电流镜的输出一侧的P-MOS 9的漏极上连接输出端子10(第2输出交点)。根据该电流镜，P-MOS 8、9晶体管大小之比为G8=G9=1∶n时(其中G8、G9分别为P-MOS 8、9的栅极宽)，则P-MOS9的电流(输出电流)成为P-MOS 8电流的约n倍。
并且，在前述公共的结点N3上连接由第1电流控制信号RF1控制导通的N-MOS11(第1电流控制用晶体管)的漏极，其源极连接在接地电源Vss上。进而在前述第1结点N1上连接由第2电流控制信号RF2控制导通的N-MOS12(第2电流控制用晶体管)的漏极，其源极连接在接地电源Vss上。同样，在前述第2结点N2上连接由第2电流控制信号RF2控制导通的N-MOS 13(第3电流控制用晶体管)的漏极，其源极连接在接地电源Vss上。
借此，N-MOS 12电源和N-MOS 1电流合并成P-MOS 5的电流。同样，N-MOS 13的电流和N-MOS 2的电流合并为P-MOS 8的电流。
而且，在输出端子7,10上分别通过电阻Rt连接电源Vt(3V)。使得从输出端子7、10分别输出作为PECL电平(3.3V-4.1V)的差动信号的第1PECL电平Z和其倒置信号的第2PECL电平8N。另外，各电阻Rt与传送线特性阻抗Zt分别匹配，由输出端子7一侧的电阻Rt和P-MOS 5、6组成第一变换输出部；由输出端子10一侧电阻Rt和P-MOS 8、9组成第2变换输出部。
输出“H”电平时的输出电流(Ioh)为(4.1-3)/Rt；输出“L”电平时的输出电流(IoL)为(3.3-3)/Rt。N-MOS12的电流与N-MOS13的电流大致相同(Ioh/n)，通过如上所述供给各个栅极的第2电流控制信号RF2实施控制。N-MOS11的电流为(Ioh-IoL)/n，如前所述通过供给栅极的第1电流控制信号RF1实施控制。第1及第2电流控制信号RF1、RF2补偿LSI制造工艺和工作条件等的偏差，如后面所述是由复制偏压电路产生。
接着说明如上所述构成的电平变换电路的工作。
当CMOS电平的信号A(等于“L”电平)，信号AN(等于“H”电平)输入到输入端子3、4，则片于N-MOS1关闭，N-MOS2接通，所以P-MOS5的电流为IoL/n，与N-MOS12的电流相等。P-MOS 6的电流通过电流镜流动P-MOS5的n倍输出电流IoL，所以在输出端子7上输出“L”电平的PECL电平信号Z。
这时，N-MOS13的电路和N-MOS11的电流合并成P-MOS8的电流，该电流为Ioh/n。P-MOS9的电流通过电流镜流动P-MOS8的n倍输出电流Ioh，所以在输出端子10上输出“H”电平的PECL电平ZN。
相反，在输入CMOS电平信号A(等于“H”电平)、信号AN(等于“L”电平)情况下也一样，输出端子7输出“H”电平的PECL电平信号Z，输出端子10输出“L”电平的PECL电平信号ZN。
图3是包括产生前述电流控制信号RF1,RF2的复制偏压电路的本实施例的CMOS-PECL电平变换电路的电路图。
将在上述图2所示的电平变换电路作为变换部50，在该电平变换部50上连接产生电流控制信号RF1、RF2的复制偏压电路60构成该COMS-PECL电平变换电路。
偏压电路60包括与上述电平变换部50同样结构的电路。即，用同样的制造方法形成分别与上述电平变换部50的N-MOS 1、2、P-MOS 5、6、P-MOS 8、9、N-MOS 11、12、13以及电阻Rt等结构相同(晶体管大小也一样)的N-MOS1a、2a(第3及第4开关晶体管)、P-MOS 5a、6a、P-MOS 8a、9a、N-MOS 11a、12a,13a以及电阻Rt′。
然后，在构成第2输入部的N-MOS 1a,2a的各栅极上分别输入第1电源Vdd和第2电源Vss，以使得该偏压电路的输出，即向输出端子7a(第3输出结点)输出的第3 PECL电平信号ZB成为“H”电平；向输出子10a(第4输出结点)输出的第4PECL电平信号ZNB成为“L”电平。
再在该偏压电路60设置运算放大器21、22(第1及第2信号产生装置)。其中在运算放大器21的负极输入侧输入前述PECL电平信号ZB；其正极输入侧输入“H”电平的基准电压VoHB。将作为其运算放大器21的输出的第1电流控制信号RF1(第1反馈信号)供给N-MOS11a的栅极。借此反馈PECL电平信号ZB使其与基准电压VoHB相等。
同样，在运算放大器22的负极输入侧上输入前述PECL电平信号ZNB，在其正极输入侧输入“L”电平的基准电压VoLB，把作为该运算放大器22的输出的第2电流控制信号RF2(第2反馈信号)供给N-MOS12a,13a的棚极。这样所作反馈使得PECL电平信号ZNB与基准电压VoLB相等。
从前述运算放大器21,22输出的前述第1及第2。电流控制信号RF1,RF2(第1及第2反馈信号)供给前述电平变换部50，控制电流，使得在前述制造工艺和工作条件不一致的情况下也要保持ZB=VOHB,ZNB=VoLB。
图3所示的电平变换电路的偏压电路60由于是包括用与电平变换部50同样制造工艺形成的同样结构的电路的复制偏压电路，所以若在电平变换部50的工作条件发生偏差，则该偏差成分在偏压电路60同样结构电路中也会产生。于是设定电流控制信号RF1、RF2，以补偿该偏差成分。使用该电流控制信号RF1、RF2控制电平变换部50的输出电路Ioh、Iol。就是说确定PECL电平信号Z、ZN的“H”电平及“L”电平。
从而，即使LSI制造工艺、电源、温度、传输线的特性阻抗等工作条件发生偏差情况下，电平变换部50输出电压(PECL电平信号Z、ZN)几乎无变化。
在本实施例，由于根据偏差设定的电流控制信号RF1、RF2是固定的，所以N-MOS11、12、13的电流一定，借助信号A、AN，由于只变换使N-MOS11电流流向N-MOS 1一侧/N-MOS2一侧的哪一个，输出PECL电平信号Z,ZN，所以工作速度很高。
即使电平变换电路需要多个情况下也可只设一个偏压电路。
此外在本实施例，虽然存在直流通路，若使电流镜中所用的晶体管(P-MOS 5、6、PMOS 8、9)大小之比(Gs∶Gb,G8∶G9)加大，则可减小电路内部电流。
图4是本发明第2实施例的电平变换电路之电路图。与图3公共的部分标以同样符号，说明从略。
在上述第1实施例电平变换电路中，层管通过如前所述加大在电流镜中使用的晶体管大小比可减小电耗，但在本实施例，设置如在“H”电平输出时导通的低耗电晶体管，谋求比该第1实施例还要更省电。
具体来说，在上述图3所示的电平变换部50，设置在电源Vdd及输出端子7之间连接，利用CMOS电平信号AN控制开/关的P-MOS31(第1低耗电用晶体管)，和在电源Vdd及输出端子10之间连接，利用COMS电平信号A控制开/关的P-MOS 32(第2低耗电用晶体管)，构成电平变换部50a。
于是，在偏压电路60，设置在电源Vdd及输出端子7a之间连接并使控制电极电源Vss连接的P-MOS 31a(第3低耗电晶体管)，和在电源Vdd与输出端子10a间连接并使控制电极连接到电源Vdd的P-MOS 32a(第4低耗电晶体管)，构成复制偏压电路60a。这里，上述的P-MOS 31、32、31a、32a成为同一结构。
“H”电平的输出电流Ioh在上述第一实施例中虽然全部流到电流镜用P-MOS 6或9中，但在本实施例，通过使输出电流Ioh一部分当在作为低耗电用晶体管的P-MOS 31或32，由于电流镜用P-MOS 6或9的电流减少，所以耗电降低。这时，低耗电用晶体管电流必须比输出电流Ioh还要小。
图5是本发明第3实施例的电平变换电路的电路图。与图4公共部分标以同样符号，说明从略。
本实施例的电平变换电路，在上述图4所示的电路(第2实施例)中，将P-MOS 31、32、31a、32a(前述第1-4低耗电晶体管)的控制电极连接到第2电源Vss，构成电平变换部50b及偏压电路60b，以谋求低耗电。
若依据本实施例电平变换电路，作为低耗电晶体管的P-MOS31、32、31a、32a处于常开状态，利用使输出电流IoL和Ioh的一部分流至该低耗电晶体管，降低电流镜用的P-MOS 6或9的电流，减少电路内部耗电。这时，前述低耗电晶体管的电流必定小于输出电流IoL。
图6是本发明第4实施例电平变换电路的电路图。
本实施例的电平变换电路是低耗电且高速，即便在上述工作条件偏离的情况下，也能做到可使作为输出电压的PECL电平信号Z、ZN稳定。
具体来说如图6所示，本实施例电平变换部50c，通过由P-MOS42和N-MOS 42组成的第1COMS换流器，及由P-MOS 43和N-MOS44组成的第2 CMOS换流器构成在图5电平变换部50b中由N-MOS 1,2形成的输入部，削除了作为电流控制用晶体管的N-MOS 12、13。
随之偏压电路60C的构成也一样。即，通过由P-MOS 41a和N-MOS 42a组成的第3 CMOS换流器，及由P-MOS 43a和N-MOS 44a组成的第4CMOS换流器构成，削除N-MOS 12a、13a。
然后，将P-MOS 31、32分别作为第1及第2输出晶体管，与利用由运算放大器22输出的第2电流控制信号RF2作开/关控制一样，在偏压电路60C一侧的P-MOS 31a、32a中也通过第2电流控制信号RF2作开/关控制。
在本实施例，由电流镜5、6，第1输出晶体管的P-MOS 31及电阻Rt形成第1变换输出部；由电流镜8、9，第2输出晶体管的P-MOS32及电阻Rt形成第2变换输出部。并且在偏压电路60c一例构成与如对应的第3及第4变换输出部。
若依据本实施例的电平变换电路，输出电流Iol不用电流镜，而是通过由电流控制信号RF2控制P-MOS 31、32实施输出。并且将到达输出电流Ioh中的IoL作为前述P-MOS 31,32的电流，使用电流镜由电流控制信号RF1控制除此以外的电流。这样，由于减小3电流镜用晶体管的电流，所以能降低电路内部的耗电。
此外，上述第2、3和4实施例所示的低耗电办法也可分别搭配使用。
并且，与本申请要求范围的各构成要素同时记载的附图参照符号是为了有助于对本发明的理解，一并记录的意图并非将本发明中申请技术范围限定于附图所示的实施例。
如以上所详细说明那样，如根据第1发明，即使在LSI制造方法、电源、温度、传输线的特性阻抗等工作条件等发生偏差时，也能使输出电压的第1及第2PECL电平信号稳定。
根据第2发明，可简易且正确地产生在第1发明的电平变换电路中所使用的用于补偿LSI制造方法和工作条件等偏差的第1及第2电流控制信号。
根据第3发明，即使LSI制造方法和工作条件等发生偏差时也能使输出电压的第1及第2PECL电平信号稳定，并且能高速工作。
根据第4发明，可更简易且正确地产生在第3发明的电平变换电路中所使用的用于补偿LSI制造方法和工作条件等偏差的第1及第2电流控制信号。
根据第5发明，耗电低且高速，同时即便在LSI的制造方法和工作条件等发生偏差情况下，也能使输出电压的第1及第2PECLJ电平信号稳定。
根据第6发明，可获得与第5发明同样的效果。
根据第7发明，可获得与第5发明同样的效果。
根据第8发明，可更简易且正确地产生在第7发明的电平变换电路中所使用的用于补偿LSI制造方法和工作条件等偏差的第1及第2电流控制信号。

Claims (8)

1．一种将CMOS电平差动信号变换成PECL电平差动信号的电平变换电路，其特征是备有：第一输入部(1,2,41,42,43,44)，输入作为所述CMOS电平差动信号的第一CMOS电平信号和其倒置信号的第2CMOS电平信号，输出根据该输入信号的电流；第一变换输出部(5、6、8、9、Rt、31、32)，根据所述第一输入部的输出，输出作为所述PECL电平的差动信号的第1PECL电平信号和其倒置信号的第2PECL民平信号；第一电流控制部(11、12、13)，通过第一及第二电流控制信号控制所述第一变换输出部的输出电流，分别确定所述第一及第二PECL电平信号的高电平及低电平。
2．如权利要求1的电平变换电路，其特征是设置有：所述第一输入部与所述第一变换输出部及所述第一电流控制部分别为同一结构的第二输入部(1a、2a、41a、42a、43a、44a)，第二变换输出部(5a、6a、8a、9a、Rt′、31a、32a)以及第二电流控制部(11a、12a、13a)；同时设置第一信号发生装置(21)，根据从所述第二变换输出部输出的第三PECL电平信号产生第一反馈信号；和第二信号发生装置，根据作为由所述第二变换输出部输出的所述第三PECL电平信号的倒信号的第四PECL电平信号产生第二反馈信号；将所述第一及第二反馈信号回授至所述第二电流控制部，并且将所述第二输入部的输入信号作为第一及第二电源，构成复制偏压电路(レプリカバィアス回路)(60、60a、60b、60c)；把由所述偏压电路输出的所述第一及第二反馈信号分别作为所述第一及第二电流控制信号。
3．一种电平变换电路其特征是备有：第一及第二开关用晶体管(1、2)，它们分别连接在第一及第二结点和公共结点之间，根据作为CMOS电平的差动信号的第一CMOS电平信号和其倒置信号的第二CMOS电平信号作交替开/关；第一变换输出部(5、6、Rt)，根据在所述第一结点中流动的电流，将PECL电平的差动信号之中的第一PECL信号向第一输出结点输出；第二变换输出部(8、9、Rt)，根据在所述第二结点中流动的电流，将所述第一PECL电平信号之倒置信号的第二PECL电平信号输出至第二输出结点；第一电流控制用晶体管(11)，根据第一电流控制信号控制在所述公共结点中流动的电流；第二电流控制用晶体管(12)，根据第二电流控制信号控制在所述第一结点中流动的电流；第三电流控制用晶体管(13)，根据所述第二电流控制信号控制在所述第二结点中流动的电流。
4．如权利要求3的电平变换电路，其特征是，设置所述第一及第二开关晶体管，所述第一至第3电流控制晶体管以及分别与所述第一和第二变换输出部有同一结构的第三与第四开关用晶体管(1a、2a)、第四至第六电流控制用晶体管(11a、12a、13a)及第三与第四变换输出部(5a、6a、Rt′)(8a、9a、Rt′)；同时设置第一信号发生装置(21)，根据从所述第三变换输出部输出至第三输出结点的第三PECL电平信号，产生第一反馈信号；和第二信号发生装置(22)，根据作为由所述第四变换输出部输出至输出结点的所述第三PECL电平信号的倒置信号的第四PECL电平信号，产生第二反馈信号；复制偏压电路(60、60a、60b)的构成是，将所述第一反馈信号回授给所述第四电流控制晶体管的控制电极，将所述第二反馈信号回授给所述第五及第六电流控制晶体管的控制电极，并且分别在所述第三及第四开关晶体管的各控制电极上连接第一和第二电源；并使得将所述复制偏压电路输出的所述第一反馈信号作为所述第一电流控制信号供给所述第一电流控制晶体管的控制电极，把所述第二反馈信号作为所述第二电流控制信号，分别供给所述第二及第三电流控制晶体管的各控制电极。
5．如权利要求4的电平变换电路，其特征是，它设置有：第一低耗电晶体管(31)，它连接在所述第一电源和所述第一输出结点之间，根据所述第二CMOS电平信号进行导通控制；和第二低耗电晶体管(32)，它连接在所述第一电源和所述第二输出结点之间，根据所述第一CMOS电平信号进行导通控制；在所述复制偏压电路中，设置第三低耗电晶体管(31a)，它连接在所述第一电源和所述第三输出结点之间，并且将控制电极连接到第二电源，其结构与所述第一低耗电晶体管一拌；和第四低耗电晶体管(32a)，它连接在所述第一电源和所述第四输出结点之间，并且把控制电极连接至所述第一电源，其构成与所述第二低耗电晶体管一拌。
6．如权利要求5的电平变换电路，其特征是，将所述第一至第四低耗电晶体管的控制电极连至第2电源。
7．一种电平变换电路，其特征是，它配备有：第一CMOS换流器(インバ-タ)(41、42)，连接在第一电源和公共结点之间，使CMOS电平差动信号中的第一CMOS电平信号倒置，向第一结点输出；和第二CMOS换流器(43,44)，连接在第一电源和公共结点之间，使所述第一CMOS电平信号的倒置信号的第二CMOS电平信号倒相，输出至第二结点；和第一电流控制晶体管(11)，连接在所述公共结点和第二电源之间，根据第一电流控制信号控制在该公共结点中流动的电源和第一变换输出部(5、6、31、Rt)，具有连接在所述第一电源和第一输出结点之间，根据第二电流控制信号导通控制的第一输出晶体管(31)，根据在所述第一结点中流动的电流，将PECL电平差动信号中的第一PECL电平信号输出至所述第一输出结点；和第二变换输出部(8、9、32、Rt)，具有连接在所述第一电源和第二输出结点之间，根据所述第二中流控制信号导通控制的第二输出晶体管(32)，根据在所述第二结点流动的电流使所述第一PECL电平信号的倒置信号之第二PECL电平信号向所述第二输出结点输出。
8．如权利要求7的电平变换电路，其特征是，设置所述第一及第二CMOS换流器，所述第一及第二变换输出部，所述第一电流控制晶体管以及结构分别与所述第一和第二输出晶体管相同的第三和第四CMOS换流器(41a、42a)(43a、44a)，具有第三输出晶体管(31a)的第三变换输出部、第二电流控制晶体管(11a)以及具有第四输出晶体管的第四输出变换部；同时还设置：第一信号发生装置(21)，根据由所述第三变换输出部向第三输出结点输出的第三PECL电平信号，产生第一反馈信号；和第二信号发生装置(22)，根据作为由所述第四变换输出部向第四输出结点输出的所述第三PECL电平信号的倒信号的第四PECL电平信号，产生第二反馈信号；将所述第一反馈信号回授给所述第二电流控制晶体管的控制电极，同时把所述第二反馈信号回授给所述第三及第四输出晶体管的控制电极，并且在所述第三和第四CMOS换流器输入侧分别连接所述第一和第二电源，构成复制偏压电路(60C)，将由所述复制偏压电路输出的所述第一和第二反馈信号分别作为所述第一和第二电流控制信号。
CN96104094.7A 1995-01-09 1996-01-09 电平变换电路 Pending CN1215923A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00150495A JP3234732B2 (ja) 1995-01-09 1995-01-09 レベル変換回路
JP1504/95 1995-01-09

Publications (1)

Publication Number Publication Date
CN1215923A true CN1215923A (zh) 1999-05-05

Family

ID=11503312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96104094.7A Pending CN1215923A (zh) 1995-01-09 1996-01-09 电平变换电路

Country Status (7)

Country Link
US (1) US5614843A (zh)
EP (1) EP0721254B1 (zh)
JP (1) JP3234732B2 (zh)
KR (1) KR0182663B1 (zh)
CN (1) CN1215923A (zh)
DE (1) DE69624016T2 (zh)
TW (1) TW285766B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684429A (en) * 1995-09-14 1997-11-04 Ncr Corporation CMOS gigabit serial link differential transmitter and receiver
US5793225A (en) * 1996-01-02 1998-08-11 Pmc-Sierra, Inc. CMOS SONET/ATM receiver suitable for use with pseudo ECL and TTL signaling environments
US5724361A (en) * 1996-03-12 1998-03-03 Lsi Logic Corporation High performance n:1 multiplexer with overlap control of multi-phase clocks
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6054874A (en) * 1997-07-02 2000-04-25 Cypress Semiconductor Corp. Output driver circuit with switched current source
US6084439A (en) * 1997-07-02 2000-07-04 Cypress Semiconductor Corp. Peak detector circuit with extended input voltage range
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
JP3467441B2 (ja) 1999-12-01 2003-11-17 Ｎｅｃエレクトロニクス株式会社 バッファ回路
US6353335B1 (en) * 2000-02-09 2002-03-05 Conexant Systems, Inc. Negative feedback, self-biasing PECL receivers
US6356114B1 (en) 2001-01-16 2002-03-12 International Business Machines Corporation High speed receiver with integrated CMOS and PECL capability
US7082178B2 (en) * 2001-12-14 2006-07-25 Seiko Epson Corporation Lock detector circuit for dejitter phase lock loop (PLL)
US7129750B2 (en) * 2003-07-30 2006-10-31 Stmicroelectronics Pvt. Ltd. CMOS to PECL voltage level converter
US7091754B2 (en) * 2004-06-28 2006-08-15 Exar Corporation CMOS LvPECL driver with output level control
JP6094747B2 (ja) 2013-03-26 2017-03-15 セイコーエプソン株式会社 出力回路、半導体集積回路、振動デバイス、電子機器、および移動体
US9379709B2 (en) 2014-06-30 2016-06-28 Finisar Corporation Signal conversion

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437171A (en) * 1982-01-07 1984-03-13 Intel Corporation ECL Compatible CMOS memory
US4999519A (en) * 1987-12-04 1991-03-12 Hitachi Vlsi Engineering Corporation Semiconductor circuit with low power consumption having emitter-coupled logic or differential amplifier
US5264744A (en) * 1989-11-21 1993-11-23 Hitachi, Ltd. Complementary signal transmission circuit with impedance matching circuitry
JP2975122B2 (ja) * 1990-12-26 1999-11-10 富士通株式会社 レベル変換回路
US5149992A (en) * 1991-04-30 1992-09-22 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University MOS folded source-coupled logic
US5132572A (en) * 1991-08-12 1992-07-21 Advanced Micro Devices, Inc. High-speed CMOS-to-ECL translator circuit
JP3079675B2 (ja) * 1991-08-22 2000-08-21 ソニー株式会社 レベル変換回路
US5365127A (en) * 1993-10-18 1994-11-15 Hewlett-Packard Company Circuit for conversion from CMOS voltage levels to shifted ECL voltage levels with process compensation

Also Published As

Publication number Publication date
EP0721254A2 (en) 1996-07-10
JP3234732B2 (ja) 2001-12-04
KR0182663B1 (ko) 1999-04-15
DE69624016D1 (de) 2002-11-07
DE69624016T2 (de) 2003-06-18
US5614843A (en) 1997-03-25
TW285766B (zh) 1996-09-11
EP0721254A3 (en) 1997-08-06
JPH08191243A (ja) 1996-07-23
EP0721254B1 (en) 2002-10-02

Similar Documents

Publication Publication Date Title
CN1215923A (zh) 电平变换电路
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1918794A (zh) 差分驱动电路和包括该差分驱动电路的电子设备
CN101919148B (zh) 限制输出高电压的混合型芯片上调节器
CN1980057B (zh) 输出驱动电路的阻抗匹配装置
CN1777026B (zh) 具有对称电路布局的电压比较器电路
CN1613236A (zh) 低供电电压差分信号驱动器
CN104135272B (zh) 节省功耗的预加重lvds驱动电路
CN1631014A (zh) 具芯片上终止之差分线路驱动器
CN1574672A (zh) 用于低压差分信号的数据传输设备
CN1449112A (zh) 带有漏电流截止电路的半导体集成电路
CN1742438A (zh) 组合传输器
CN1601595A (zh) 驱动电路
CN108155903A (zh) 应用于GaN栅极驱动的高速高压电平转换电路
CN1841933A (zh) 电压电平变换电路及半导体集成电路装置
CN1909371A (zh) 具有保持的转换速率的输出驱动器
CN1050114A (zh) 高速cmos差动接口电路
CN1244986C (zh) 驱动电路
CN1287520C (zh) 电流驱动器电路
CN102624374B (zh) 具有预加重功能的cml电平驱动电路
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN1087520C (zh) 中间电压发生电路
CN1529216A (zh) 低温度系数和低电源电压系数的参考电流源
CN1917370A (zh) 能够利用抑制功率消耗的增加来提高操作速度的接收机
CN101043211A (zh) 互补信号生成电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication