CN108732489A - 测试方法、测试设备、测试载板及测试系统 - Google Patents

Abstract

本发明的实施例提出一种测试方法、测试设备、测试载板及测试系统。该测试方法包括：通过测试设备的第一输入输出端口向测试载板的第一通道输出第一测试信号，其中所述第一测试信号用于生成第二测试信号和第三测试信号；通过所述第一输入输出端口接收所述第一通道返回的第三反馈信号，其中所述第三反馈信号根据第一反馈信号和第一反馈信号生成；根据所述第三反馈信号判断第一待测芯片和第二待测芯片是否处于正常工作状态。通过本发明提供的技术方案，可以提高测试设备同时测量的待测芯片的数量。

Description

测试方法、测试设备、测试载板及测试系统

技术领域

本发明属于测试技术领域，具体而言，涉及一种测试方法、测试设备、测试载板及测试系统。

背景技术

现有技术中，各种芯片例如DRAM(Dynamic Random Access Memory，即动态随机存取存储器)对性能的要求极高，为了保证在应用过程不出现差错，需要对出厂的芯片性能进行测试。

由于现有的测试设备(Tester)的测试端口数量有限，为了能够加快芯片的测试速度，提高芯片的产能，就需要增加测试设备的数量，但这样相应的会增加生产成本。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

根据本发明的一个方面，提高一种测试方法，包括：通过测试设备的第一输入输出端口向测试载板的第一通道输出第一测试信号，其中所述第一测试信号用于生成第二测试信号和第三测试信号；通过所述第一输入输出端口接收所述第一通道返回的第三反馈信号，其中所述第三反馈信号根据第一反馈信号和第二反馈信号生成；根据所述第三反馈信号判断第一待测芯片和第二待测芯片是否处于正常工作状态。

在本发明的一种示例性实施例中，所述第一反馈信号由所述第一待测芯片响应于所述第二测试信号生成，所述第二反馈信号由所述第二待测芯片响应于所述第三测试信号生成。

在本发明的一种示例性实施例中，根据所述第三反馈信号判断所述第一待测芯片和所述第二待测芯片是否处于正常工作状态，包括：若所述第三反馈信号小于第一阈值或者大于第二阈值，则判定所述第一待测芯片和所述第二待测芯片处于正常工作状态；若所述第三反馈信号大于等于所述第一阈值且小于等于所述第二阈值，则判定所述第一待测芯片或所述第二待测芯片处于非正常工作状态。

在本发明的一种示例性实施例中，根据所述第三反馈信号判断所述第一待测芯片和所述第二待测芯片是否处于正常工作状态，包括：根据所述第三反馈信号获得第四反馈信号；若所述第四反馈信号小于第三阈值或者大于第四阈值，则判定所述第一待测芯片和所述第二待测芯片处于正常工作状态；若所述第四反馈信号大于等于所述第三阈值且小于等于所述第四阈值，则判定所述第一待测芯片或所述第二待测芯片处于非正常工作状态。

根据本发明的一个方面，提供一种测试方法，包括：通过测试载板的第一通道接收测试设备的第一输入输出端口提供的第一测试信号；根据所述第一测试信号生成第二测试信号和第三测试信号；分别通过所述测试载板的第二通道和第三通道将所述第二测试信号和所述第三测试信号发送至第一待测芯片和第二待测芯片；分别通过所述第二通道和所述第三通道接收第一反馈信号和第二反馈信号，其中所述第一反馈信号由所述第一待测芯片响应于所述第二测试信号生成，所述第二反馈信号由所述第二待测芯片响应于所述第三测试信号生成；根据所述第一反馈信号和所述第二反馈信号生成第三反馈信号；通过所述第一通道将所述第三反馈信号发送至所述第一输入输出端口，其中所述第三反馈信号用于判断所述第一待测芯片和所述第二待测芯片是否处于正常工作状态。

在本发明的一种示例性实施例中，所述第一待测芯片和所述第二待测芯片均设置于测试插槽中，所述第一待测芯片电连接至所述测试插槽的第一引脚，所述第二待测芯片电连接至所述测试插槽的第二引脚。

在本发明的一种示例性实施例中，所述第二测试信号和所述第三测试信号的频率和相位均相同。

在本发明的一种示例性实施例中，所述第二测试信号和所述第三测试信号的频率、幅度和相位均相同。

在本发明的一种示例性实施例中，根据所述第一测试信号生成第二测试信号和第三测试信号，包括：所述第二测试信号和所述第三测试信号分别复用所述第一测试信号。

在本发明的一种示例性实施例中，根据所述第一反馈信号和所述第二反馈信号生成第三反馈信号，包括：合并所述第一反馈信号和所述第二反馈信号获得所述第三反馈信号。

在本发明的一种示例性实施例中，根据所述第一反馈信号和所述第二反馈信号生成第三反馈信号，包括：对所述第一反馈信号和所述第二反馈信号求平均获得所述第三反馈信号。

在本发明的一种示例性实施例中，所述第一引脚和所述第二引脚具有相同的引脚功能。

根据本发明的一个方面，提供一种测试设备，包括：第一输入输出端口，配置为输出第一测试信号并接收第三反馈信号，其中所述第一测试信号用于生成第二测试信号和第三测试信号，所述第三反馈信号根据第一反馈信号和第一反馈信号生成；判断逻辑电路，配置为根据所述第三反馈信号判断第一待测芯片和第二待测芯片是否处于正常工作状态。

根据本发明的一个方面，提供一种测试载板，包括：第一通道，配置为接收第一测试信号和发送第三反馈信号；第二通道，配置为发送第二测试信号并接收第一反馈信号；第三通道，配置为发送第三测试信号并接收第二反馈信号；第一信号处理电路，所述第一通道、所述第二通道和所述第三通道均电连接至所述第一信号处理电路，所述第一信号处理电路配置为根据所述第一测试信号生成所述第二测试信号和所述第三测试信号，并根据所述第一反馈信号和所述第二反馈信号生成所述第三反馈信号。

根据本发明的一个方面，提供一种测试系统，包括：如上述实施例所述的测试设备；如上述实施例所述的测试载板；以及测试插槽，所述测试设备和所述测试插槽均电连接至所述测试载板。

在本发明的一种示例性实施例中，所述测试插槽用于置放待测芯片，且所述待测芯片的引脚电连接至所述测试插槽的引脚。

本发明一些实施例中提供的测试方法、测试设备、测试载板及测试系统，通过测试设备的同一输入输出端口提供的第一测试信号，经过测试载板生成第二测试信号和第三测试信号，并将该第二测试信号和该第三测试信号分别提供给第一待测芯片和第二待测芯片，该第一待测芯片和该第二待测芯片分别响应于该第二测试信号和该第三测试信号生成第一反馈信号和第二反馈信号，再经过所述测试载板将该第一反馈信号和该第二反馈信号生成第三反馈信号，并将该第三反馈信号传入该测试设备的该同一输入输出端口，从而可以根据该第三反馈信号判断该第一待测芯片和该第二待测芯片是否处于正常工作状态，实现了测试设备的同一输入输出端口的复用，提高了测试设备同时测量的待测芯片的数量，提高了芯片的产能，并降低了生产成本。

附图说明

通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：

图1是相关技术中一种测试系统的结构示意图；

图2是示出根据本发明实施例的一种测试方法的流程图；

图3是基于图2所示测试方法的步骤S230的一种示例性实施例的流程图；

图4是基于图2所示测试方法的步骤S230的另一种示例性实施例的流程图；

图5是示出根据本发明实施例的另一种测试方法的流程图；

图6是示出根据本发明实施例的一种测试设备的框图；

图7是示出根据本发明实施例的一种测试载板的框图；

图8是示出根据本发明实施例的一种测试系统的框图；

图9是示出根据本发明实施例的一种测试系统的结构示意图；

图10是基于图1所示测试系统的测试信号的输入时序图；

图11是基于图9所示测试系统的测试信号的输入时序图；

图12是基于图1所示测试系统的反馈信号的输出时序图；

图13是基于图9所示测试系统的反馈信号的输出时序图。

具体实施方式

体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。

在对本发明的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构、系统和步骤。应理解，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。

图1是相关技术中一种测试系统的结构示意图。

如图1所示，相关技术中，测试系统可以包括测试设备(Tester)110、测试载板(Load Board)120以及测试插槽(Socket)130。

这里假设测试设备110具有两个输入(input)输出(output)端口，即图1中的IO1和IO2，待测芯片设置于测试插槽130中，通过将待测芯片的待测引脚与相应的测试插槽130中的引脚电连接，待测芯片即可通过测试插槽130的相应引脚接收测试设备110提供的测试信号，这里假设每一待测芯片(图中未示出)具有一个待测引脚，则如图1所示，一台测试设备110在同一时间如果希望能够测试两片待测芯片，则需要使用两个输入输出端口。反之，若一台测试设备110只有一个输入输出端口，则在同一时间只能测试一片待测芯片。

需要说明的是，上述举例说明中测试设备的输入输出端口以及待测芯片的待测引脚数量并不一定与真实测试情况相符，待测芯片的待测引脚和测试设备的输入输出端口数量可以根据实际情况确定。

图2是示出根据本发明实施例的一种测试方法的流程图。

如图2所示，本发明实施方式提供的测试方法可以包括以下步骤。

在步骤S210中，通过测试设备的第一输入输出端口向测试载板的第一通道输出第一测试信号，其中所述第一测试信号用于生成第二测试信号和第三测试信号。

在示例性实施例中，所述第二测试信号和所述第三测试信号可以复用所述第一测试信号，需要说明的是，本发明实施例中的“复用”是指所述第二测试信号和所述第三测试信号与所述第一测试信号均相同，即频率、幅度和相位均相同。但本发明并不限定于此。

在步骤S220中，通过所述第一输入输出端口接收所述第一通道返回的第三反馈信号，其中所述第三反馈信号根据第一反馈信号和第二反馈信号生成。

在示例性实施例中，所述第一反馈信号可以由所述第一待测芯片响应于所述第二测试信号生成，所述第二反馈信号可以由所述第二待测芯片响应于所述第三测试信号生成。

在示例性实施例中，所述第三反馈信号可以由所述第一反馈信号和所述第二反馈信号合并而成。但本发明并不限定于此，例如，在其他实施例中，所述第三反馈信号还可以由所述第一反馈信号和所述第二反馈信号求平均获得。

在步骤S230中，根据所述第三反馈信号判断第一待测芯片和第二待测芯片是否处于正常工作状态。

在示例性实施例中，所述第一待测芯片和所述第二待测芯片可以相同，或者所述第一待测芯片的第一待测引脚的引脚功能和所述第二待测芯片的第二待测引脚的引脚功能可以相同。此时，若分别往所述第一待测引脚和所述第二待测引脚输入相同的第二测试信号和第三测试信号，正常情况下，所述第一待测芯片和所述第二待测芯片会返回相同的第一反馈信号和第二反馈信号，例如，在同一时刻，若第一反馈信号为高电平VH，则相应的第二反馈信号也为高电平VH；若第一反馈信号为低电平VL，则相应的第二反馈信号也为低电平VL。若所述第一待测芯片和所述第二待测芯片中的任意芯片发生异常，则会出现第一反馈信号和第二反馈信号在同一时刻的信号电平不同，例如，第一反馈信号为高电平VH，而第二反馈信号为低电平VL，或者，第一反馈信号为低电平VL，而第二反馈信号为高电平VH。

图3是基于图2所示测试方法的步骤S230的一种示例性实施例的流程图。

如图3所示，本发明实施例中上述步骤S230可以进一步包括以下步骤。

在步骤S231中，判断所述第三反馈信号是否小于第一阈值；若所述第三反馈信号小于所述第一阈值，则跳转到步骤S234；反之，若所述第三反馈信号大于等于所述第一阈值，则跳转到步骤S232。

在步骤S232中，判断所述第三反馈信号是否大于第二阈值；若所述第三反馈信号大于所述第二阈值，则跳转到步骤S234；反之，若所述第三反馈信号小于等于所述第二阈值，则跳转到步骤S233。

在步骤S233中，判定所述第一待测芯片或所述第二待测芯片处于非正常工作状态。

本发明实施例中，若所述第三反馈信号大于等于所述第一阈值且小于等于所述第二阈值，则可以判定所述第一待测芯片或所述第二待测芯片处于非正常工作状态。

在步骤S234中，判定所述第一待测芯片和所述第二待测芯片处于正常工作状态。

本发明实施例中，若所述第三反馈信号小于所述第一阈值或者所述第三反馈信号大于所述第二阈值，则可以判定所述第一待测芯片和所述第二待测芯片处于正常工作状态。

例如，正常情况下，在同一时刻，若第一反馈信号为高电平VH，则相应的第二反馈信号也为高电平VH；若第一反馈信号为低电平VL，则相应的第二反馈信号也为低电平VL。

例如，假设第三反馈信号为第一反馈信号和第二反馈信号的合并，即第三反馈信号＝第一反馈信号+第二反馈信号，则第三反馈信号的信号电平为2VH或者2VL。若所述第一待测芯片和所述第二待测芯片中的任意芯片发生异常，则第一反馈信号为高电平VH，而第二反馈信号为低电平VL，或者，第一反馈信号为低电平VL，而第二反馈信号为高电平VH。此时，第三反馈信号的信号电平为VH+VL。由于一般VH大于VL，可以获得2VL小于VH+VL，VH+VL又小于2VH，因此，可以设置所述第一阈值大于等于2VL且小于VH+VL；所述第二阈值大于等于VH+VL且小于2VH。

再例如，假设第三反馈信号为第一反馈信号和第二反馈信号的平均值，即第三反馈信号＝(第一反馈信号+第二反馈信号)/2，则第三反馈信号的信号电平为VH或者VL。若所述第一待测芯片和所述第二待测芯片中的任意芯片发生异常，则第一反馈信号为高电平VH，而第二反馈信号为低电平VL，或者，第一反馈信号为低电平VL，而第二反馈信号为高电平VH。此时，第三反馈信号的信号电平为(VH+VL)/2。由于一般VH大于VL，可以获得VL小于(VH+VL)/2，(VH+VL)/2又小于VH，因此，可以设置所述第一阈值大于等于VL且小于(VH+VL)/2；所述第二阈值大于等于(VH+VL)/2且小于VH。

需要说明的是，上述VH和VL的具体取值，可以根据实际应用场景确定，本发明对此不作限定。

图4是基于图2所示测试方法的步骤S230的另一种示例性实施例的流程图。

如图4所示，本发明实施例中上述步骤S230可以进一步包括以下步骤。

在步骤S235中，根据所述第三反馈信号获得第四反馈信号。

本发明实施例中，所述第三反馈信号可以由所述第一反馈信号和所述第二反馈信号合并而成。此时，所述测试设备的第一输入输出端口接收到所述第三反馈信号之后，可以对所述第三反馈信号进行进一步的处理，例如，对所述第三反馈信号除以2操作，获得所述第四反馈信号，但本发明并不限定于此。

在步骤S236中，判断所述第四反馈信号是否小于第三阈值；若所述第四反馈信号小于所述第三阈值，则跳转到步骤S239；反之，若所述第四反馈信号大于等于所述第三阈值，则跳转到步骤S237。

在步骤S237中，判断所述第四反馈信号是否大于第四阈值；若所述第四反馈信号大于所述第四阈值，则跳转到步骤S239；反之，若所述第四反馈信号小于等于所述第四阈值，则跳转到步骤S238。

在步骤S238中，判定所述第一待测芯片或所述第二待测芯片处于非正常工作状态。

本发明实施例中，若所述第四反馈信号大于等于所述第三阈值且小于等于所述第四阈值，则可以判定所述第一待测芯片或所述第二待测芯片处于非正常工作状态。

在步骤S239中，判定所述第一待测芯片和所述第二待测芯片处于正常工作状态。

本发明实施例中，若所述第四反馈信号小于所述第三阈值或者所述第四反馈信号大于所述第四阈值，则可以判定所述第一待测芯片和所述第二待测芯片处于正常工作状态。

例如，正常情况下，在同一时刻，若第一反馈信号为高电平VH，则相应的第二反馈信号也为高电平VH；若第一反馈信号为低电平VL，则相应的第二反馈信号也为低电平VL。

例如，假设第三反馈信号为第一反馈信号和第二反馈信号的合并，即第三反馈信号＝第一反馈信号+第二反馈信号，则第四反馈信号的信号电平为VH或者VL。若所述第一待测芯片和所述第二待测芯片中的任意芯片发生异常，则第一反馈信号为高电平VH，而第二反馈信号为低电平VL，或者，第一反馈信号为低电平VL，而第二反馈信号为高电平VH。此时，第四反馈信号的信号电平为(VH+VL)/2。由于一般VH大于VL，可以获得VL小于(VH+VL)/2，(VH+VL)/2又小于VH，因此，可以设置所述第三阈值大于等于VL且小于(VH+VL)/2；所述第四阈值大于等于(VH+VL)/2且小于VH。

图5是示出根据本发明实施例的另一种测试方法的流程图。

如图5所示，本发明实施方式提供的测试方法可以包括以下步骤。

在步骤S510中，通过测试载板的第一通道接收测试设备的第一输入输出端口提供的第一测试信号。

在步骤S520中，根据所述第一测试信号生成第二测试信号和第三测试信号。

在示例性实施例中，所述第二测试信号和所述第三测试信号的频率和相位可以均相同。

在示例性实施例中，所述第二测试信号和所述第三测试信号的频率、幅度和相位可以均相同。

在示例性实施例中，所述根据所述第一测试信号生成第二测试信号和第三测试信号，可以包括：所述第二测试信号和所述第三测试信号分别复用所述第一测试信号。

在步骤S530中，分别通过所述测试载板的第二通道和第三通道将所述第二测试信号和所述第三测试信号发送至第一待测芯片和第二待测芯片。

在示例性实施例中，所述第一待测芯片和所述第二待测芯片均设置于测试插槽中，所述第一待测芯片电连接至所述测试插槽的第一引脚，所述第二待测芯片电连接至所述测试插槽的第二引脚

在示例性实施例中，所述第一引脚和所述第二引脚可以具有相同的引脚功能。

在步骤S540中，分别通过所述第二通道和所述第三通道接收第一反馈信号和第二反馈信号。其中，所述第一反馈信号可以由所述第一待测芯片响应于所述第二测试信号生成，所述第二反馈信号可以由所述第二待测芯片响应于所述第三测试信号生成。

在步骤S550中，根据所述第一反馈信号和所述第二反馈信号生成第三反馈信号。

在示例性实施例中，根据所述第一反馈信号和所述第二反馈信号生成第三反馈信号，可以包括：合并所述第一反馈信号和所述第二反馈信号获得所述第三反馈信号。

在示例性实施例中，根据所述第一反馈信号和所述第二反馈信号生成第三反馈信号，可以包括：对所述第一反馈信号和所述第二反馈信号求平均获得所述第三反馈信号。

在步骤S560中，通过所述第一通道将所述第三反馈信号发送至所述第一输入输出端口，其中所述第三反馈信号用于判断所述第一待测芯片和所述第二待测芯片是否处于正常工作状态。

图6是示出根据本发明实施例的一种测试设备的框图。

如图6所示，本发明实施方式提供的测试设备600可以包括第一输入输出端口610和判断逻辑电路620。

其中，第一输入输出端口610可以配置为输出第一测试信号并接收第三反馈信号。

所述第一测试信号可以用于生成第二测试信号和第三测试信号，所述第三反馈信号可以根据第一反馈信号和第二反馈信号生成。

其中，所述第一反馈信号可以由第一待测芯片响应于所述第二测试信号生成，所述第二反馈信号可以由第二待测芯片响应于所述第三测试信号生成。

判断逻辑电路620可以配置为根据所述第三反馈信号判断所述第一待测芯片和所述第二待测芯片是否处于正常工作状态。

本发明实施方式提供的测试设备的各组成部分的具体实现可以参考上述其他实施例的内容，在此不再赘述。

图7是示出根据本发明实施例的一种测试载板的框图。

如图7所示，本发明实施方式提供的测试载板700可以包括第一通道710、第一信号处理电路720、第二通道730以及第三通道740。

其中，第一通道710、第二通道730和第三通道740分别电连接至第一信号处理电路720，彼此之间可以双向通信。

其中，第一通道710可以配置为接收第一测试信号和发送第三反馈信号。

第二通道730可以配置为发送第二测试信号并接收第一反馈信号。

第三通道740可以配置为发送第三测试信号并接收第二反馈信号。

第一信号处理电路720可以配置为根据所述第一测试信号生成所述第二测试信号和所述第三测试信号，并根据所述第一反馈信号和所述第二反馈信号生成所述第三反馈信号。

其中，所述第一反馈信号可以由第一待测芯片响应于所述第二测试信号生成，所述第二反馈信号可以由第二待测芯片响应于所述第三测试信号生成。

本发明实施方式提供的测试载板的各组成部分的具体实现可以参考上述其他实施例的内容，在此不再赘述。

图8是示出根据本发明实施例的一种测试系统的框图。

如图8所示，本发明实施方式提供的测试系统800可以包括测试设备810、测试载板820以及测试插槽830。

其中，测试设备810和测试插槽830分别电连接至测试载板820，彼此之间可以双向通信。

测试插槽830可以包括第一引脚831和第二引脚832。

在示例性实施例中，测试插槽830可以用于置放待测芯片，且所述待测芯片的引脚电连接至测试插槽830的引脚。

在图8所示实施例中，以所述待测芯片包括第一待测芯片和第二待测芯片为例进行举例说明。其中，所述第一待测芯片和所述第二待测芯片可以均设置于测试插槽830中，且所述第一待测芯片可以电连接至测试插槽830的第一引脚831，所述第二待测芯片可以电连接至测试插槽830的第二引脚832。

需要说明的是，本发明实施例中，仅示出了两个引脚为例来说明测试插槽，但实际上测试插槽上的引脚数量并不受此限制，可以包括更多的引脚。

本发明实施方式提供的测试系统的各组成部分的具体实现可以参考上述其他实施例的内容，在此不再赘述。

图9是示出根据本发明实施例的一种测试系统的结构示意图。

如图9所示，本发明实施方式提供的测试系统可以包括测试设备910、测试载板920以及测试插槽930。

其中，测试设备910可以包括第一输入输出端口911。

测试载板920可以包括第一通道921、第二通道922和第三通道923。

测试插槽930可以包括第一引脚931和第二引脚932。

这里假设测试插槽930中同时设置了第一待测芯片和第二待测芯片，其中第一待测芯片的待测引脚电连接至测试插槽930的第一引脚931，第二待测芯片的待测引脚电连接至测试插槽930的第二引脚932。本发明实施例中，第一引脚931和第二引脚932具有相同的引脚功能。

本发明实施例中，第一输入输出端口911输出第一测试信号，并通过第一通道921将所述第一测试信号传入测试载板920，之后将所述第一测试信号复用为第二测试信号和第三测试信号，并分别通过第二通道922和第三通道923将所述第二测试信号和所述第三测试信号输入测试插槽930的第一引脚931和第二引脚932。

本发明实施例中，第一待测芯片响应于第二测试信号生成第一反馈信号，第二待测芯片响应于第三测试信号生成第二反馈信号，并分别通过第一引脚931和第二引脚932输入至测试载板920的第二通道922和第三通道923，之后，将第一反馈信号和第二反馈信号合并或者求平均之后生成第三反馈信号，并通过第一通道921将所述第三反馈信号输入至测试设备910的第一输入输出端口911，从而，可以根据第三反馈信号判断所述第一待测芯片和所述第二待测芯片是否测试通过。

需要说明的是，图9中仅示出了测试设备的一个输入输出端口、测试载板的第一通道、第二通道和第三通道以及测试插槽的第一引脚和第二引脚，但实际上，测试设备所具有的输入输出端口数量、测试载板所具有的通道数量以及测试插槽所具有的引脚数量并不限定于此，测试设备的其他输入输出端口输出的同一测试信号，可以类似于第一输入输出端口输出的第一测试信号，经过测试载板的单输入通道后，分别经过测试载板的多输出通道(两条输出通道或者两条以上输出通道)将同一输入输出端口输出的同一测试信号复用为多个测试信号，并经过相应的多输出通道将复用后的多个测试信号分别输入至不同芯片的待测引脚。之后，可以再通过相应的多输入通道(由于测试载板中的通道具有双向传输功能，所以这里的多输入通道和上述的多输出通道可以为相同通道)将不同芯片反馈的多个反馈信号合并(或者再经过进一步的处理，例如如果是单输入通道复用为n条多输出通道，n为大于等于2的正整数)，再经过相应的单输出通道(由于测试载板中的通道具有双向传输功能，所以这里的单输出通道和上述的单输入通道可以为同一通道)将合并后的反馈信号输入至测试设备的同一输入输出端口，这样，可以在不增加测试设备的前提下，提高芯片同时测量的数量，从而可以提高芯片的产能，降低芯片的生产成本。

图10是基于图1所示测试系统的测试信号的输入时序图。

如图10所示，这里可以假设T1＝10ns，通过测试设备110的两个输入输出端口IO1和IO2将第一测试信号和第二测试信号发送给测试载板120的第一通道和第二通道，然后再分别通过测试载板120的第一通道和第二通道将所述第一测试信号和所述第二测试信号发送给测试插槽130中的第一待测芯片的第一待测引脚和第二待测芯片的第二待测引脚。

这里假设测量的是第一待测芯片和第二待测芯片的相同功能的引脚，测试设备110的两个输入输出端口IO1和IO2输入两个相同的第一测试信号和第二测试信号，即第一测试信号和第二测试信号的频率、幅度和相位均相同。

图11是基于图9所示测试系统的测试信号的输入时序图。

如图11所示，测试设备910的第一输入输出端口输出第一测试信号IO3，测试载板920的第一通道921接收所述第一测试信号IO3，然后复用所述第一测试信号IO3输出第二测试信号IO1和第三测试信号IO2，并通过第二通道922将所述第二测试信号IO1输出至测试插槽930的第一引脚931，通过第三通道923将所述第三测试信号IO2输出至测试插槽930的第二引脚932。

本发明实施例中，假设第二测试信号IO1和第三测试信号IO2均复用第一测试信号IO3，因此，第一测试信号IO3、第二测试信号IO1和第三测试信号IO2均可以为相同的测试信号，即第一测试信号IO3、第二测试信号IO1和第三测试信号IO2的频率、幅度和相位均相同。

图12是基于图1所示测试系统的反馈信号的输出时序图。

如图12所示，测试插槽130上的第一待测芯片的第一待测引脚响应于第二测试信号生成第一反馈信号(IO1)，并通过测试载板120的第一通道将所述第一反馈信号返回至测试设备110的第一输入输出端口，测试插槽130上的第二待测芯片的第二待测引脚响应于第三测试信号生成第二反馈信号(IO2)，并通过测试载板120的第二通道将所述第二反馈信号返回至测试设备110的第二输入输出端口，测试设备110分别根据两个输入输出端口接收到的第一反馈信号和第二反馈信号来判断所述第一待测芯片的第一待测引脚和第二待测芯片的第二待测引脚是否处于正常工作状态。

从图12可以看出，第一反馈信号IO1和第二反馈信号IO2的相位不相同，此时可以判断出第二待测芯片的第二待测引脚出现了问题，测试失败(fail)，而第一待测芯片的第一待测引脚测试通过(pass)。

图13是基于图9所示测试系统的反馈信号的输出时序图。

如图13所示，这里假设测试载板920的第二通道922通过测试插槽930的第一引脚931接收第一待测芯片的第一待测引脚返回的第一反馈信号(IO1)，第三通道923通过第二引脚932接收第二待测芯片的第二待测引脚返回的第二反馈信号(IO2)，测试载板920求取所述第一反馈信号IO1和第二反馈信号IO2的平均值，生成第三反馈信号IO3，并通过第一通道921将所述第三反馈信号IO3发送至测试设备910的第一输入输出端口911，之后可以根据所述第三反馈信号IO3的信号电平判断所述第一待测芯片的第一待测引脚和所述第二待测芯片的第二待测引脚是否处于正常工作状态。

例如，如图13所示，假设VH＝1.0V，VL为0.2V，假设第三反馈信号IO3为第一反馈信号IO1和第二反馈信号IO2的平均值，则测试通过的情况下，IO3＝(1.0+1.0)V/2＝1.0V，或者IO3＝(0.2+0.2)V/2＝0.2V；测试失败的情况下，IO3＝(1.0V+0.2V)/2＝0.6V。IO3下标识F的表示测试失败(fail)，表示P的表示测试通过(pass)。

本发明实施方式提供的测试方法、测试设备、测试载板及测试系统，通过测试设备的同一输入输出端口提供的第一测试信号，经过测试载板生成第二测试信号和第三测试信号，并将该第二测试信号和该第三测试信号分别提供给第一待测芯片和第二待测芯片，该第一待测芯片和该第二待测芯片分别响应于该第二测试信号和该第三测试信号生成第一反馈信号和第二反馈信号，再经过所述测试载板将该第一反馈信号和该第二反馈信号生成第三反馈信号，并将该第三反馈信号传入该测试设备的该同一输入输出端口，从而可以根据该第三反馈信号判断该第一待测芯片和该第二待测芯片是否处于正常工作状态，实现了测试设备的同一输入输出端口的复用，提高了测试设备同时测量的待测芯片的数量，提高了芯片的产能，并降低了生产成本。

以上详细地描述和/或图示了本发明提出的测试方法、测试设备、测试载板及测试系统的示例性实施方式。但本发明的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。

虽然已根据不同的特定实施例对本发明提出的测试方法、测试设备、测试载板及测试系统进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本发明的实施进行改动。

Claims (16)

1.一种测试方法，其特征在于，包括：

通过测试设备的第一输入输出端口向测试载板的第一通道输出第一测试信号，其中所述第一测试信号用于生成第二测试信号和第三测试信号；

通过所述第一输入输出端口接收所述第一通道返回的第三反馈信号，其中所述第三反馈信号根据第一反馈信号和第二反馈信号生成；

根据所述第三反馈信号判断第一待测芯片和第二待测芯片是否处于正常工作状态。

2.根据权利要求1所述的测试方法，其特征在于，所述第一反馈信号由所述第一待测芯片响应于所述第二测试信号生成，所述第二反馈信号由所述第二待测芯片响应于所述第三测试信号生成。

3.根据权利要求1所述的测试方法，其特征在于，根据所述第三反馈信号判断所述第一待测芯片和所述第二待测芯片是否处于正常工作状态，包括：

若所述第三反馈信号小于第一阈值或者大于第二阈值，则判定所述第一待测芯片和所述第二待测芯片处于正常工作状态；

若所述第三反馈信号大于等于所述第一阈值且小于等于所述第二阈值，则判定所述第一待测芯片或所述第二待测芯片处于非正常工作状态。

4.根据权利要求1所述的测试方法，其特征在于，根据所述第三反馈信号判断所述第一待测芯片和所述第二待测芯片是否处于正常工作状态，包括：

根据所述第三反馈信号获得第四反馈信号；

若所述第四反馈信号小于第三阈值或者大于第四阈值，则判定所述第一待测芯片和所述第二待测芯片处于正常工作状态；

若所述第四反馈信号大于等于所述第三阈值且小于等于所述第四阈值，则判定所述第一待测芯片或所述第二待测芯片处于非正常工作状态。

5.一种测试方法，其特征在于，包括：

通过测试载板的第一通道接收测试设备的第一输入输出端口提供的第一测试信号；

根据所述第一测试信号生成第二测试信号和第三测试信号；

分别通过所述测试载板的第二通道和第三通道将所述第二测试信号和所述第三测试信号发送至第一待测芯片和第二待测芯片；

分别通过所述第二通道和所述第三通道接收第一反馈信号和第二反馈信号，其中所述第一反馈信号由所述第一待测芯片响应于所述第二测试信号生成，所述第二反馈信号由所述第二待测芯片响应于所述第三测试信号生成；

根据所述第一反馈信号和所述第二反馈信号生成第三反馈信号；

通过所述第一通道将所述第三反馈信号发送至所述第一输入输出端口，其中所述第三反馈信号用于判断所述第一待测芯片和所述第二待测芯片是否处于正常工作状态。

6.根据权利要求5所述的测试方法，其特征在于，所述第一待测芯片和所述第二待测芯片均设置于测试插槽中，所述第一待测芯片电连接至所述测试插槽的第一引脚，所述第二待测芯片电连接至所述测试插槽的第二引脚。

7.根据权利要求5所述的测试方法，其特征在于，所述第二测试信号和所述第三测试信号的频率和相位均相同。

8.根据权利要求5所述的测试方法，其特征在于，所述第二测试信号和所述第三测试信号的频率、幅度和相位均相同。

9.根据权利要求5所述的测试方法，其特征在于，根据所述第一测试信号生成第二测试信号和第三测试信号，包括：

所述第二测试信号和所述第三测试信号分别复用所述第一测试信号。

10.根据权利要求5所述的测试方法，其特征在于，根据所述第一反馈信号和所述第二反馈信号生成第三反馈信号，包括：

合并所述第一反馈信号和所述第二反馈信号获得所述第三反馈信号。

11.根据权利要求5所述的测试方法，其特征在于，根据所述第一反馈信号和所述第二反馈信号生成第三反馈信号，包括：

对所述第一反馈信号和所述第二反馈信号求平均获得所述第三反馈信号。

12.根据权利要求5所述的测试方法，其特征在于，所述第一引脚和所述第二引脚具有相同的引脚功能。

13.一种测试设备，其特征在于，包括：

第一输入输出端口，配置为输出第一测试信号并接收第三反馈信号，其中所述第一测试信号用于生成第二测试信号和第三测试信号，所述第三反馈信号根据第一反馈信号和第二反馈信号生成；

判断逻辑电路，配置为根据所述第三反馈信号判断第一待测芯片和第二待测芯片是否处于正常工作状态。

14.一种测试载板，其特征在于，包括：

第一通道，配置为接收第一测试信号和发送第三反馈信号；

第二通道，配置为发送第二测试信号并接收第一反馈信号；

第三通道，配置为发送第三测试信号并接收第二反馈信号；

第一信号处理电路，所述第一通道、所述第二通道和所述第三通道均电连接至所述第一信号处理电路，所述第一信号处理电路配置为根据所述第一测试信号生成所述第二测试信号和所述第三测试信号，并根据所述第一反馈信号和所述第二反馈信号生成所述第三反馈信号。

15.一种测试系统，其特征在于，包括：

如权利要求13所述的测试设备；

如权利要求14所述的测试载板；以及

测试插槽，所述测试设备和所述测试插槽均电连接至所述测试载板。

16.根据权利要求15所述的测试系统，其特征在于，所述测试插槽用于置放待测芯片，且所述待测芯片的引脚电连接至所述测试插槽的引脚。