CN106940587A - 一种基于OpenPower平台的内存板上电方法及结构 - Google Patents

一种基于OpenPower平台的内存板上电方法及结构 Download PDF

Info

Publication number
CN106940587A
CN106940587A CN201710141494.9A CN201710141494A CN106940587A CN 106940587 A CN106940587 A CN 106940587A CN 201710141494 A CN201710141494 A CN 201710141494A CN 106940587 A CN106940587 A CN 106940587A
Authority
CN
China
Prior art keywords
chip
chips
memory
enable
operating voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710141494.9A
Other languages
English (en)
Other versions
CN106940587B (zh
Inventor
李纪伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710141494.9A priority Critical patent/CN106940587B/zh
Publication of CN106940587A publication Critical patent/CN106940587A/zh
Application granted granted Critical
Publication of CN106940587B publication Critical patent/CN106940587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种基于OpenPower平台的内存板上电方法及结构，其实现过程为：首先通过控制芯片发送使能信号至VR芯片，开启内存部分前级工作电压；前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer、BIOS处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。该一种基于OpenPower平台的内存板上电方法及结构与现有技术相比，基于OpenPOWER平台，能够对内存部分电压进行更精确的时序控制，而通过精准的控制内存部分的上电时序，可提高设备的可靠性，实用性强，适用范围广泛，易于推广。

Description

一种基于OpenPower平台的内存板上电方法及结构
技术领域
本发明涉及计算机服务器技术领域，具体地说是一种实用性强、基于OpenPower平台的内存板上电方法及结构。
背景技术
当前服务器开发设计主要由CPLD与VR芯片共同实现内存部分上电时序控制。CPLD发送使能信号至内存部分需第一个供电的VR芯片，同时其PowerGood信号作为下一级供电VR芯片的使能信号，依次上电直至最后一级电压正常工作，并发送PowerGood信号通知CPLD内存部分完成上电。
如上所述的现有技术通过CPLD实现对内存部分的依次递推上电过程中，如果Memory Buffer出现问题，内存部分将无法工作，对服务器正常工作将造成不良影响。因此本发明实现一种技术方法，更精确的控制内存部分的上电。
发明内容
本发明的技术任务是针对以上不足之处，提供一种实用性强、基于OpenPower平台的内存板上电方法及结构。
一种基于OpenPower平台的内存板上电方法，其实现过程为：
首先通过控制芯片发送使能信号至VR芯片，开启内存部分前级工作电压；
前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片MemoryBuffer、BIOS处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。
在控制芯片前连接有BMC芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动。
在开启后级工作电压的步骤前，需要通过IC芯片获取PowerGood信号，然后保存在内部寄存器中，内存缓冲芯片Memory Buffer作为I2C Master，通过I2C协议访问该IC芯片内部寄存器数据，实现后级工作电压的开启。
内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片。
所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压。
系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片。
一种基于OpenPower平台的内存板上电结构，包括前级工作电压启动模块、后级工作电压启动模块，其中，
前级工作电压启动模块包括顺序连接的BMC芯片、控制芯片、VR芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动；
后级工作电压启动模块包括连接VR芯片的IC芯片、与IC芯片连接的内存缓冲芯片Memory Buffer，在前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。
内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片。
所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压。
系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片；当内存部分出现上电异常情况，无法产生第三VR的使能信号；此时跳过Memory Buffer，通过拉高BMC的GPIO信号去使能VR3芯片，如果1.35V与0.675V能够正常供电，则判定Memory Buffer工作异常。
本发明的一种基于OpenPower平台的内存板上电方法及结构，具有以下优点：
本发明基于OpenPOWER平台，其Memory Buffer、BIOS均参与其中，相较于单纯通过CPLD控制实现上电的方法，该方案能够对内存部分电压进行更精确的时序控制，而通过精准的控制内存部分的上电时序，可提高设备的可靠性，实用性强，适用范围广泛，易于推广。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
附图1为本发明实施例中UCD90160工作示意图。
附图2为本发明实施例中内存部分上电工作示意图。
附图3为本发明实施例中或门工作原理图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图及具体实施例对本发明作进一步说明。
如附图所示，一种基于OpenPower平台的内存板上电方法，此方法基于OpenPOWER平台，其Memory Buffer、BIOS均参与其中，相较于单纯通过CPLD控制实现上电的方法，该方案能够对内存部分电压进行更精确的时序控制。
其实现过程为：
首先通过控制芯片发送使能信号至VR芯片，开启内存部分前级工作电压；
前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片MemoryBuffer、BIOS处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。
在控制芯片前连接有BMC芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动。
在开启后级工作电压的步骤前，需要通过IC芯片获取PowerGood信号，然后保存在内部寄存器中，内存缓冲芯片Memory Buffer作为I2C Master，通过I2C协议访问该IC芯片内部寄存器数据，实现后级工作电压的开启。
内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片。
所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压。
系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片。
进一步的，本发明控制芯片采用UCD90160，IC芯片采用PCA9555，其具体实施例如附图1、图2、图3所示。
系统在按下开机键后，BMC通过拉高UCD90160的PMBUS_CNTRL信号触发UCD90160芯片依次发送各VR芯片的使能信号，这里的PMBUS_CNTRL信号是指用于每个从设备的可选控制信号引脚，当最后一级电压工作正常后，UCD90160会发送System Power Good信号通知系统所有电压已正常启动。如图1所示；
PCA9555是I2C←→GPIO的IC芯片，该芯片通过GPIO端口获取相关信息并存放在内部寄存器，I2C Master通过I2C协议访问PCA9555获取其内部寄存器数据；此设计中MemoryBuffer将作为I2C Master访问PCA9555。
内存部分中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V。UCD90160发送使能信号至VR1产生0.9V电压，VR1的PowerGood信号作为Enable去使能产生1.09V的VR2芯片；同时0.9V和1.09V的PowerGood信号分别发送至PCA9555。
系统开机过程中，Memory Buffer完成初始化后将访问PCA9555获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号。Memory Buffer通过I2C协议(接口)发送使能信号给PCA9555，该芯片通过GPIO去使能产生1.35V电压的VR3芯片，VR3芯片的PowerGood又作为Enable使能VR4产生0.675V电压，如图2所示。
或门芯片主要参与1.35V电压的上电控制。图2中PCA9555GPIO3的输出信号作为VR3的使能信号，同时BMC通过GPIO发送的使能信号(系统正常工作时该信号为低)也作为VR3的使能信号，两个使能信号通过或门处理后使能VR3芯片。
当内存部分出现上电异常情况，如Memory Buffer工作失效，将无法产生VR3的使能信号；此时可跳过Memory Buffer，通过拉高BMC的GPIO信号去使能VR3芯片，如果1.35V与0.675V能够正常供电，可判定Memory Buffer工作异常；如图3所示。
一种基于OpenPower平台的内存板上电结构，包括前级工作电压启动模块、后级工作电压启动模块，其中，
前级工作电压启动模块包括顺序连接的BMC芯片、控制芯片、VR芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动；
后级工作电压启动模块包括连接VR芯片的IC芯片、与IC芯片连接的内存缓冲芯片Memory Buffer，在前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。
内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片。
所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压。
系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片；当内存部分出现上电异常情况，无法产生第三VR的使能信号；此时跳过Memory Buffer，通过拉高BMC的GPIO信号去使能VR3芯片，如果1.35V与0.675V能够正常供电，则判定Memory Buffer工作异常。
本发明Memory Buffer、BIOS等将参与内存部分的上电设计，解决了MemoryBuffer等潜在问题对服务器稳定可靠工作带来的风险。
本发明中的UCD90160根据时序要求发送内存部分上电的使能信号，实现前两级电压的上电控制；PCA9555、Memory Buffer、BIOS获取前两级电压的PowerGood信号并产生下一级电压的使能信号，与BMC发送的使能信号或操作后完成后级电压上电操作。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的一种基于OpenPower平台的内存板上电方法及结构的权利要求书的且任何所述技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。

Claims (10)

1.一种基于OpenPower平台的内存板上电方法，其特征在于，其实现过程为：
首先通过控制芯片发送使能信号至VR芯片，开启内存部分前级工作电压；
前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片MemoryBuffer、BIOS处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。
2.根据权利要求1所述的一种基于OpenPower平台的内存板上电方法，其特征在于，在控制芯片前连接有BMC芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动。
3.根据权利要求1所述的一种基于OpenPower平台的内存板上电方法，其特征在于，在开启后级工作电压的步骤前，需要通过IC芯片获取PowerGood信号，然后保存在内部寄存器中，内存缓冲芯片Memory Buffer作为I2C Master，通过I2C协议访问该IC芯片内部寄存器数据，实现后级工作电压的开启。
4.根据权利要求3所述的一种基于OpenPower平台的内存板上电方法，其特征在于，内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片。
5.根据权利要求4所述的一种基于OpenPower平台的内存板上电方法，其特征在于，所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压。
6.根据权利要求5所述的一种基于OpenPower平台的内存板上电方法，其特征在于，系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片。
7.一种基于OpenPower平台的内存板上电结构，包括前级工作电压启动模块、后级工作电压启动模块，其中，
前级工作电压启动模块包括顺序连接的BMC芯片、控制芯片、VR芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动；
后级工作电压启动模块包括连接VR芯片的IC芯片、与IC芯片连接的内存缓冲芯片Memory Buffer，在前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。
8.根据权利要求7所述的一种基于OpenPower平台的内存板上电结构，其特征在于，内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片。
9.根据权利要求8所述的一种基于OpenPower平台的内存板上电结构，其特征在于，所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压。
10.根据权利要求8所述的一种基于OpenPower平台的内存板上电结构，其特征在于，系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片；当内存部分出现上电异常情况，无法产生第三VR的使能信号；此时跳过Memory Buffer，通过拉高BMC的GPIO信号去使能VR3芯片，如果1.35V与0.675V能够正常供电，则判定Memory Buffer工作异常。
CN201710141494.9A 2017-03-10 2017-03-10 一种基于OpenPower平台的内存板上电方法及系统 Active CN106940587B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710141494.9A CN106940587B (zh) 2017-03-10 2017-03-10 一种基于OpenPower平台的内存板上电方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710141494.9A CN106940587B (zh) 2017-03-10 2017-03-10 一种基于OpenPower平台的内存板上电方法及系统

Publications (2)

Publication Number Publication Date
CN106940587A true CN106940587A (zh) 2017-07-11
CN106940587B CN106940587B (zh) 2019-09-27

Family

ID=59468704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710141494.9A Active CN106940587B (zh) 2017-03-10 2017-03-10 一种基于OpenPower平台的内存板上电方法及系统

Country Status (1)

Country Link
CN (1) CN106940587B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783862A (zh) * 2017-09-27 2018-03-09 郑州云海信息技术有限公司 一种基于pca9555的8路服务器主从bmc复位控制方法
CN108491057A (zh) * 2018-04-03 2018-09-04 郑州云海信息技术有限公司 一种服务器的开机方法及其服务器
CN109032318A (zh) * 2018-07-18 2018-12-18 郑州云海信息技术有限公司 一种电源监视系统及存储服务器系统
CN109560687A (zh) * 2018-11-30 2019-04-02 英业达科技有限公司 可动态调整电源输出的电路
CN109917895A (zh) * 2019-03-13 2019-06-21 浪潮商用机器有限公司 一种电压调节模块vrm的控制装置及控制方法
CN111858453A (zh) * 2020-06-29 2020-10-30 苏州浪潮智能科技有限公司 一种gpu板
CN113075992A (zh) * 2021-04-13 2021-07-06 浪潮电子信息产业股份有限公司 一种内存上电方法、装置、设备及计算机可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070061634A1 (en) * 2005-09-15 2007-03-15 Suresh Marisetty OS and firmware coordinated error handling using transparent firmware intercept and firmware services
CN104049982A (zh) * 2013-03-11 2014-09-17 鸿富锦精密工业（深圳）有限公司 服务器控制系统及方法
CN104571442A (zh) * 2015-01-26 2015-04-29 浪潮电子信息产业股份有限公司 一种基于power平台的内存板上电时序的控制方法
CN105573950A (zh) * 2015-12-25 2016-05-11 山东海量信息技术研究院 一种基于门电路芯片设定vr芯片地址的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070061634A1 (en) * 2005-09-15 2007-03-15 Suresh Marisetty OS and firmware coordinated error handling using transparent firmware intercept and firmware services
CN104049982A (zh) * 2013-03-11 2014-09-17 鸿富锦精密工业（深圳）有限公司 服务器控制系统及方法
CN104571442A (zh) * 2015-01-26 2015-04-29 浪潮电子信息产业股份有限公司 一种基于power平台的内存板上电时序的控制方法
CN105573950A (zh) * 2015-12-25 2016-05-11 山东海量信息技术研究院 一种基于门电路芯片设定vr芯片地址的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783862A (zh) * 2017-09-27 2018-03-09 郑州云海信息技术有限公司 一种基于pca9555的8路服务器主从bmc复位控制方法
CN107783862B (zh) * 2017-09-27 2021-07-20 郑州云海信息技术有限公司 一种基于pca9555的8路服务器主从bmc复位控制方法
CN108491057A (zh) * 2018-04-03 2018-09-04 郑州云海信息技术有限公司 一种服务器的开机方法及其服务器
CN109032318A (zh) * 2018-07-18 2018-12-18 郑州云海信息技术有限公司 一种电源监视系统及存储服务器系统
CN109032318B (zh) * 2018-07-18 2021-08-10 郑州云海信息技术有限公司 一种电源监视系统及存储服务器系统
CN109560687A (zh) * 2018-11-30 2019-04-02 英业达科技有限公司 可动态调整电源输出的电路
CN109917895A (zh) * 2019-03-13 2019-06-21 浪潮商用机器有限公司 一种电压调节模块vrm的控制装置及控制方法
CN111858453A (zh) * 2020-06-29 2020-10-30 苏州浪潮智能科技有限公司 一种gpu板
CN111858453B (zh) * 2020-06-29 2022-07-29 苏州浪潮智能科技有限公司 一种gpu板
CN113075992A (zh) * 2021-04-13 2021-07-06 浪潮电子信息产业股份有限公司 一种内存上电方法、装置、设备及计算机可读存储介质

Also Published As

Publication number Publication date
CN106940587B (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
CN106940587A (zh) 一种基于OpenPower平台的内存板上电方法及结构
CN107463456A (zh) 一种提升双网卡ncsi管理系统切换效率的系统及方法
CN111366841B (zh) 一种fpga可编程逻辑单元测试设备及使用方法
CN105006961B (zh) 一种多路电源上电顺序控制电路及方法
CN106020176B (zh) 一种cc逻辑控制芯片低功耗连接检测方法及结构
CN101706544B (zh) 检测线缆接线关系的方法及线缆监测装置
CN107329872A (zh) 一种协处理器的应用验证板
US20180156868A1 (en) Testing a board assembly using test cards
CN108363581A (zh) 集成电路芯片的数据写入方法、系统、装置、设备及介质
CN107688521A (zh) 一种服务器电源在位检测电路及检测方法
CN103761185A (zh) 一种自动化测试系统及方法
CN107316598A (zh) 一种热插拔短路控制装置及方法
CN102401876A (zh) 一种光电集成电路芯片的测试系统和测试方法
CN105974909A (zh) 一种汽车电子测试电路自动化配置盒
CN111104279B (zh) Sas连接器导通检测系统及其方法
TW201327126A (zh) 自動偵測控制裝置及其自動偵測控制方法
CN101846728B (zh) 一种混合动力汽车动力电池入厂检测设备及检测方法
CN109358995A (zh) 一种多功能测试背板及测试方法
CN111008102B (zh) Fpga加速卡高速接口si测试控制装置、系统及方法
CN105608278B (zh) 一种基于OpenPower平台的上电时序配置方法
CN107491605A (zh) 一种用于芯片设计的功能验证方法及平台
CN108674699A (zh) 一种分时复用双极选通的卫星等效系统
CN109189624A (zh) 一种海量信息处理器单粒子试验实现方法及单粒子试验板
CN205545720U (zh) 一种信号连接及传输装置
CN206002659U (zh) 基于背板的电子设备边界扫描测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant