CN208596549U - 边界测试电路及存储器 - Google Patents

Abstract

本公开涉及一种边界测试电路及存储器，本公开实施例中的边界测试电路包括多个边界寄存器电路，边界寄存器电路一端接收初始测试信号，其另一端向下一级边界寄存器电路传送初始测试信号；多个状态控制电路，状态控制电路的输入端接收边界寄存器电路中保存的初始测试信号，其控制端接收一状态控制信号，其输出端向待测试的集成电路发送实时测试信号；其中，实时测试信号是与初始测试信号相位相同或者相位相反的信号。本公开实施例提供的边界测试电路可以提高测试效率以及测试灵活性。

Description

边界测试电路及存储器

技术领域

本公开涉及电学技术领域，具体涉及一种边界测试电路及存储器。

背景技术

在现代电子应用系统中，随着大规模集成电路的出现，印制电路板制造工艺向小、微、薄发展，元器件的管脚数和管脚密度不断提高，使用万用表、示波器测试芯片的传统“探针”测试方法已不能满足要求。

在这种背景下，边界扫描测试应运而生。边界扫描测试是通过在芯片的每个I/O管脚附加一个边界扫描单元(Boundary Scan Cell，简称BSC)以及一些附加的测试控制逻辑实现的，BSC主要是由寄存器组成的。芯片的每个I/O管脚都有一个BSC，每个BSC有两个数据通道：一个是测试数据通道，包括测试数据输入(Test Data Input，简称TDI)、测试数据输出(Test Data Output，简称TDO)；另一个是正常数据通道，包括正常数据输入(NormalData Input，简称NDI)、正常数据输出(normal data output，简称NDO)。

在现有的边界测试电路中，在测试模式下，测试数据是依据每个时钟周期顺序将数据传送，再将每一个边界扫描单元的数据通过I/O管脚输出到待测试的集成电路中。不同的测试向量每次都需要先输入至所有的边界扫描单元，然后再输出到待测试的集成电路，普遍存在测试效率低且灵活性差的问题。

因此，目前亟需一种新型的边界测试电路及方法，以便克服相关技术中存在的缺陷。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种边界测试电路及存储器，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的测试效率低、灵活性差的技术问题。

根据本公开的一个方面，提供一种边界测试电路，用于测试集成电路，其特殊之处在于，所述边界测试电路包括：

多个边界寄存器电路，所述边界寄存器电路一端接收初始测试信号，其另一端向下一级边界寄存器电路传送所述初始测试信号；

多个状态控制电路，所述状态控制电路的输入端接收所述边界寄存器电路中保存的初始测试信号，其控制端接收一状态控制信号，其输出端向待测试的所述集成电路发送实时测试信号；

其中，所述实时测试信号是与所述初始测试信号相位相同或者相位相反的信号。

在本公开的一种示例性实施方式中，所述状态控制信号用于控制所述实时测试信号的相位切换。

在本公开的一种示例性实施方式中，所述状态控制电路包括：

非门元件，所述非门元件的输入端接收所述边界寄存器电路中保存的初始测试信号；

第一数据选择器，所述第一数据选择器的一个输入端接收所述初始测试信号，其另一输入端与所述非门元件的输出端相连，其控制端接收所述状态控制信号，其输出端发送所述实时测试信号。

在本公开的一种示例性实施方式中，所述状态控制电路包括：

第一寄存器，所述第一寄存器的输入端接收所述边界寄存器电路中保存的初始测试信号；

或门元件，所述或门元件的一个输入端与所述第一寄存器的输出端相连，其另一输入端接收所述状态控制信号；

异或门元件，所述异或门元件的一个输入端与所述第一寄存器的输出端相连，其另一输入端接收所述状态控制信号；

第二数据选择器，所述第二数据选择器的一个输入端与所述或门元件的输出端相连，其另一输入端与所述异或门元件的输出端相连，其控制端接收所述状态控制信号，其输出端发出所述实时测试信号。

在本公开的一种示例性实施方式中，所述状态控制电路在一时钟信号的控制下发出所述实时测试信号。

在本公开的一种示例性实施方式中，所述边界寄存器电路包括：

第三数据选择器，所述第三数据选择器的一个输入端接收所述初始测试信号，其控制端接收一保持信号；

第二寄存器，所述第二寄存器的输入端与所述第三数据选择器的输出端相连，其输出端输出所述第二寄存器中保存的初始测试信号；

第四数据选择器，所述第四数据选择器的一个输入端接收一正常输入信号，其另一输入端与所述第二寄存器的输出端相连，其控制端接收一扫描信号，其输出端发出一正常输出信号，所述第四数据选择器的输出端与所述第三数据选择器的另一输入端相连。

在本公开的一种示例性实施方式中，所述边界寄存器电路在一时钟信号的控制下发出所述初始测试信号。

根据本公开的一个方面，提供一种存储器，包括集成电路，其特殊之处在于，还包括如以上任一所述的边界测试电路，所述边界测试电路用于测试所述集成电路。

根据本公开的一个方面，提供一种边界测试方法，用于测试集成电路，其特殊之处在于，所述方法包括：

边界寄存器电路接收初始测试信号，并向下一级边界寄存器电路传送所述初始测试信号；

状态控制电路接收所述边界寄存器电路中保存的初始测试信号，并根据状态控制信号向待测试的所述集成电路发送实时测试信号；

其中，所述实时测试信号是与所述初始测试信号相位相同或者相位相反的信号。

在本公开的一种示例性实施方式中，所述状态控制信号用于控制所述实时测试信号的相位切换。

在本公开实施例提供的边界测试电路中，通过在边界寄存器电路的基础上增加状态控制电路，能够对每个边界寄存器电路所输出的实时测试信号进行状态切换控制，在相关控制信号的触发下便可以依照不同的时钟周期向待测试集成电路输出正向或者反向信号，从而提高了边界测试电路的测试效率以及测试灵活性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一种示例性方式中的边界测试电路组成示意图。

图2为本公开一种示例性方式中的边界测试电路的部分组成示意图。

图3为本公开另一示例性方式中的边界测试电路的部分组成示意图。

图4为本公开一种示例性方式中的边界测试方法步骤流程图。

附图标记说明：

110-边界寄存器电路；

120-状态控制电路；

210-非门元件；

220-第一数据选择器；

230-第三数据选择器；

240-第二寄存器；

250-第四数据选择器；

310-第一寄存器；

320-或门元件；

330-异或门元件；

340-第二数据选择器。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

在本公开的实例性实施方式中，首先提供一种边界测试电路，用于测试集成电路。其中待测试集成电路可以是封装完成的独立的待测试芯片，也可以是尚未封装成芯片的部分电路单元。当待测试集成电路是独立的待测试芯片时，边界测试电路可以与芯片的I/O管脚连接并进行数据传输。当待测试集成电路是尚未封装的电路单元时，边界测试电路可以与电路单元的数据通道或者传输数据的节点连接并进行数据传输。本公开对此均不做特殊限定。

参考图1所示，本示例性实施方式提供的边界测试电路主要可以包括多个边界寄存器电路110和多个状态控制电路120，其中边界寄存器电路110(Wrapper BoundaryRegister，简称WBR)主要是由寄存器构成，状态控制电路120(Toggle Circuit，简称TC)用于实现对测试信号的状态控制。

在本示例性实施方式中，各个边界寄存器电路110与状态控制电路120依次间隔设置并逐级串联形成一个完整的测试电路。其中，边界寄存器电路110的数量与状态控制电路120的数量相同，并且每个边界寄存器电路110与每个状态控制电路120均构成一一对应的连接关系。在其他一些示例性实施方式中，各个边界寄存器电路110以及各个状态控制电路120可以采用其他任意的连接方式，另外边界寄存器电路110与状态控制电路120的数量也可以不完全相同。边界寄存器电路110与状态控制电路120的连接关系和数量关系可以根据待测试集成电路的自身特点以及实际的测试需要进行任意设置，本示例性实施方式对此不做特殊限定。

边界寄存器电路110的一端为测试信号输入端Test Input，边界寄存器电路110的另一端为测试信号输出端Test Output。其中，测试信号输入端Test Input用于接收初始测试信号，测试信号输出端Test Output用于向下一级边界寄存器电路110传送接收到的初始测试信号。位于边界测试电路初始端的第一级边界寄存器电路110的测试信号输入端TestInput可以与发出初始测试信号的测试仪器相连，位于边界测试电路最末端的最后一级边界寄存器电路110的测试信号输出端Test Output也可以与发出初始测试信号的外部测试仪器相连，从而构成一个完成的测试回路。当前一级边界寄存器电路110向后一级边界寄存器电路110传送初始测试信号时，可以通过二者之间的数据通道直接完成信号传输，另外也可以经由位于二者之间的状态控制电路进行中转后间接完成信号传输，本示例性实施方式对此不做特殊限定。

状态控制电路120的输入端接收与之对应的边界寄存器电路110中保存的初始测试信号，状态控制电路120的控制端接收一状态控制信号Toggle，状态控制电路120的输出端向待测试的集成电路发送实时测试信号，即如图1中所示Q0、Q1、Q2、Q3等等。其中，实时测试信号可以是与初始测试信号相位相同的信号，也可以是与初始测试信号相位相反的信号。实时测试信号可以在接收到的状态控制信号的控制下进行相位切换，从而获得与初始测试信号相位相同或者相位相反的两种状态。除此之外，状态控制电路120所发送的实施测试信号也可以在时钟信号或者其他任意的触发信号的控制下进行相位切换，本示例性实施方式对此不做特殊限定。

在本示例性实施方式提供的边界测试电路中，通过在边界寄存器电路的基础上增加状态控制电路，能够对每个边界寄存器电路所输出的实时测试信号进行状态切换控制，在相关控制信号的触发下便可以依照不同的时钟周期向待测试集成电路输出正向或者反向信号，从而提高了边界测试电路的测试效率以及测试灵活性。

下面结合图2和图3，对边界寄存器电路110以及状态控制电路120的组成元器件以及测试原理做出说明。

参考图2所示，在本公开的一种示例性实施方式中，状态控制电路120主要可以包括：非门元件210和第一数据选择器220。

其中，非门元件210的输入端用于接收边界寄存器电路110中保存的初始测试信号。

第一数据选择器220包括两个输入端、一个控制端和一个输出端，其中一个输入端与非门元件210的输入端连接于同一节点，也用于接收边界寄存器电路110中保存的初始测试信号。另一个输入端与非门元件210的输出端相连，用于接收非门元件210的输出信号。控制端用于接收状态控制信号Toggle，状态控制信号Toggle可以控制第一数据选择器220的选通状态。输出端用于发送实时测试信号，该实时测试信号是基于控制端接收的状态控制信号Toggle的控制而选通输出的。当状态控制信号Toggle为第一信号(例如一高电位信号)时，第一数据选择器220选通位于下方的输入端，此时输出端输出的实时测试信号与初始测试信号相位相反。当状态控制信号Toggle为第二信号(例如一低电位信号)时，第一数据选择器220选通位于上方的输入端，此时输出端输出的实时测试信号与初始测试信号相位相同。

需要说明的是，本示例性实施方式提供的状态控制电路120的元器件组成仅为示例性的，在实现同等功效的情况下，也可以采用其他的任意替代电路。

继续参考图2所示，边界寄存器电路110主要可以包括：第三数据选择器230、第二寄存器240和第四数据选择器250。

其中，第三数据选择器230的一个输入端用于接收初始测试信号，该初始测试信号可以是由外部测试仪器直接发出的(当前边界寄存器电路110是位于边界测试电路初始端的第一级边界寄存器电路的情况)，也可以是由上一级边界寄存器电路通过数据传输通道直接向其传送的，另外还可以是上一级边界寄存器电路通过位于二者中间的状态控制电路间接向其传送的。第三数据选择器230的控制端用于接收一保持信号Hold，保持信号Hold用于控制边界寄存器电路110进入或者退出一保持模式，亦即控制第三数据选择器230选通不同的输入端上传输的输入信号。

第二寄存器240的输入端与第三数据选择器230的输出端相连，用于接收经过第三数据选择器230的选通控制后输出的信号。第二寄存器240的输出端用于输出其上保存的初始测试信号，该初始测试信号可以如图2中所示地输出至状态控制电路120中，另外还可以利用数据传输通道直接传输至下一级边界寄存器电路中。除此之外，第二寄存器240可以接收一时钟信号CLK，从而在时钟信号CLK的控制下向外传输初始测试信号。

第四数据选择器250的一个输入端用于接收一正常输入信号NormalInput。第四数据选择器250的另一个输入端与第二寄存器240的输出端相连，用于接收第二寄存器240输出的信号。第四数据选择器250的控制端用于接收一扫描信号Scan，扫描信号Scan可以控制控制边界寄存器电路110进入或者退出一扫描模式，亦即控制第四数据选择器250选通不同的输入端上传输的输入信号。第四数据选择器250的输出端发出一正常输出信号NormalOutput，第四数据选择器250的输出端还与第三数据选择器230的另一个输入端相连，从而向第三数据选择器230传送该正常输出信号Normal Output以供其选通。

需要说明的是，本示例性实施方式提供的边界寄存器电路110的元器件组成仅为示例性的，在实现同等功效的情况下，也可以采用其他的任意替代电路。

参考图3所示，在本公开的另一示例性实施方式中，状态控制电路120主要可以包括：第一寄存器310、或门元件320、异或门元件330和第二数据选择器340。

其中，第一寄存器310的输入端用于接收边界寄存器电路110中保存的初始测试信号。除此之外，第一寄存器310可以接收一时钟信号CLK，从而在时钟信号CLK的控制下向外传输初始测试信号。在本示例性实施方式中，状态控制电路120与边界寄存器电路110共用同一个时钟信号CLK，如图1中连接于时钟信号CLK和状态控制电路120之间的虚线部分所示。在其他一些实施例中，也可以为状态控制电路120和边界寄存器电路110分别设置不同的时钟信号，本公开对此不做特殊限定。

或门元件320的一个输入端与第一寄存器310的输出端相连，用于接收第一寄存器310中保存的初始测试信号。或门元件320的另一个输入端用于接收状态控制信号Toggle。

异或门元件330的一个输入端与第一寄存器310的输出端相连，用于接收第一寄存器310中保存的初始测试信号。异或门元件330的另一个输入端用于接收状态控制信号Toggle。

第二数据选择器340的一个输入端与或门元件320的输出端相连，用于接收或门元件320输出的信号。第二数据选择器340的另一个输入端与异或门元件330的输出端相连，用于接收异或门元件330输出的信号。第二数据选择器340的控制端接收状态控制信号Toggle，状态控制信号Toggle可以控制第二数据选择器340的选通状态。第二数据选择器340的输出端用于发送实时测试信号，该实时测试信号是基于控制端接收的状态控制信号Toggle的控制而选通输出的。当状态控制信号Toggle为第一信号(例如一高电位信号)时，第二数据选择器340选通位于下方的输入端，此时输出端输出的实时测试信号与初始测试信号相位相反。当状态控制信号Toggle为第二信号(例如一低电位信号)时，第二数据选择器340选通位于上方的输入端，此时输出端输出的实时测试信号与初始测试信号相位相同。

在本示例性实施方式中，边界寄存器电路110的元器件组成已在上一实施例中做出详细说明，此处不再赘述。

需要说明的是，本示例性实施方式提供的状态控制电路120的元器件组成仅为示例性的，在实现同等功效的情况下，也可以采用其他的任意替代电路。

在本公开的另一示例性实施方式中，提供一种存储器。该存储器包括集成电路，另外还包括如以上示例性实施方式中任意一项所述的边界测试电路，边界测试电路用于测试封装于存储器内部的集成电路。该边界测试电路的相关组成以及测试原理已在以上示例性实施方式中做出详细说明，此处不再赘述。

在本公开的另一示例性实施方式中，提供一种基于以上实施例中的边界测试电路或者存储器的边界测试方法，该方法用于测试集成电路。

参考图4所示，该方法主要可以包括以下步骤：

步骤S410.边界寄存器电路接收初始测试信号，并向下一级边界寄存器电路传送初始测试信号。

本步骤首先利用扫描信号Scan将边界测试电路设定在扫描模式下，利用多种信号的配合控制，将输入的初始测试信号逐级传送至每一个边界寄存电路WBR中。然后利用保持信号Hold将边界测试电路设定在保持模式。

步骤S420.状态控制电路接收边界寄存器电路中保存的初始测试信号，并根据状态控制信号向待测试的集成电路发送实时测试信号；其中，实时测试信号是与初始测试信号相位相同或者相位相反的信号。

在本步骤中通过状态控制信号Toggle的控制，状态控制电路可以向待测试的集成电路发送实时测试信号，该实时测试信号是与初始测试信号相位相同或者相位相反的信号。换言之，状态控制电路可以依照不同的时钟周期向待测试的集成电路发送正向信号或者反向信号。举例而言，当状态控制信号Toggle为第一信号(例如一高电位信号)时，向待测试集成电路发送与初始测试信号相位相同的信号；当状态控制信号Toggle为第二信号(例如一低电位信号)时，向待测试集成电路发送与初始测试信号相位相反的信号。

在本示例性实施方式提供的边界测试方法中，在状态控制信号的控制下，状态控制电路能够对每个边界寄存器电路所输出的实时测试信号进行状态切换控制，在相关控制信号的触发下便可以依照不同的时钟周期向待测试集成电路输出正向或者反向信号，从而提高了边界测试电路的测试效率以及测试灵活性。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (8)

1.一种边界测试电路，用于测试集成电路，其特征在于，所述边界测试电路包括：

多个边界寄存器电路，所述边界寄存器电路一端接收初始测试信号，其另一端向下一级边界寄存器电路传送所述初始测试信号；

多个状态控制电路，所述状态控制电路的输入端接收所述边界寄存器电路中保存的初始测试信号，其控制端接收一状态控制信号，其输出端向待测试的所述集成电路发送实时测试信号；

其中，所述实时测试信号是与所述初始测试信号相位相同或者相位相反的信号。

2.根据权利要求1所述的边界测试电路，其特征在于，所述状态控制信号用于控制所述实时测试信号的相位切换。

3.根据权利要求1所述的边界测试电路，其特征在于，所述状态控制电路包括：

非门元件，所述非门元件的输入端接收所述边界寄存器电路中保存的初始测试信号；

第一数据选择器，所述第一数据选择器的一个输入端接收所述初始测试信号，其另一输入端与所述非门元件的输出端相连，其控制端接收所述状态控制信号，其输出端发送所述实时测试信号。

4.根据权利要求1所述的边界测试电路，其特征在于，所述状态控制电路包括：

第一寄存器，所述第一寄存器的输入端接收所述边界寄存器电路中保存的初始测试信号；

或门元件，所述或门元件的一个输入端与所述第一寄存器的输出端相连，其另一输入端接收所述状态控制信号；

异或门元件，所述异或门元件的一个输入端与所述第一寄存器的输出端相连，其另一输入端接收所述状态控制信号；

第二数据选择器，所述第二数据选择器的一个输入端与所述或门元件的输出端相连，其另一输入端与所述异或门元件的输出端相连，其控制端接收所述状态控制信号，其输出端发出所述实时测试信号。

5.根据权利要求1所述的边界测试电路，其特征在于，所述状态控制电路在一时钟信号的控制下发出所述实时测试信号。

6.根据权利要求1所述的边界测试电路，其特征在于，所述边界寄存器电路包括：

第三数据选择器，所述第三数据选择器的一个输入端接收所述初始测试信号，其控制端接收一保持信号；

第二寄存器，所述第二寄存器的输入端与所述第三数据选择器的输出端相连，其输出端输出所述第二寄存器中保存的初始测试信号；

第四数据选择器，所述第四数据选择器的一个输入端接收一正常输入信号，其另一输入端与所述第二寄存器的输出端相连，其控制端接收一扫描信号，其输出端发出一正常输出信号，所述第四数据选择器的输出端与所述第三数据选择器的另一输入端相连。

7.根据权利要求6所述的边界测试电路，其特征在于，所述边界寄存器电路在一时钟信号的控制下发出所述初始测试信号。

8.一种存储器，包括集成电路，其特征在于，还包括如权利要求1-7中任意一项所述的边界测试电路，所述边界测试电路用于测试所述集成电路。