SU978200A1 - Аналоговое запоминающее устройство - Google Patents

Description

(54) АНАЛОГОВОЕ ЗАПОМИНМ)ЩЕЕ УСТРОЙСТВО

Изобретение относитс  к вычисли- тельной технике И может быть использовано в аналоговых и аналого-цифровых вычислительных устройствах.

Известно аналоговое запоминающее устройство разомкнутого типа, содержащее повторитель напр жени , усилитель , накопительный элемент и четыре ключа. В режиме выборки устройство не охвачено отрицательной обратной св зью и поэтому характеризуетс  высоким быстродействием 1.

Недостатком устройства  вл етс  низка  точность из-за отсутстви  компенсации напр жени  смещени  нул  усилител  и большой коммутационной помехи, вызванной прониканием на накопительный элемент паразитного зар да из цепи управлени  ключом при переходе устройства из режима выборки в режим хранени .

Наиболее близким по технической сущности к предлагаемому  вл етс  аналоговое запоминающее устройство, содержащее повторитель напр жени , вход которого соединен с выходом и входом соответственно первого и второго ключей, причем вход первого ключа  вл етс  входом устройства, а выход второго ключа  вл етс  выходом

устройства, выход повторител  напр жени  соединен с накопительным элементом,например, одной обкладкой конденсатора, друга  обкладка которого подключена к инвертирующему входу усилител  и через третий ключ к выходу устройства и выходу усилител , неинвертирующий вход которбго соединен с шиной нулевого потенциа10 ла С 2 .

В этом устройстве устранено вли ние напр жени  смещени  нул  усилител  на точность устройства. Однако , поскольку переход от режима вы15 борки к режиму хранени  сопровождаетс  изменением выходного напр жени  от нул  до напр жени  на входе устройства, то имеет место прохождение паразитного зар да через емкость

20 закрытого третьего ключа на накопительный элемент. Кроме того, в режиме хранени  третий ключ находитс  под ;напр жением, близким к выходному напр жению, и накопительный эле25 мент разр жаетс  током, протекающим через сопротивление закрытого ключа. Поскольку дл  увеличени  быстродействи  устройства емкость накопительного элемента стрем тс  умень30 шить, то составл юща  погрешности.

вызванна  конечным сопротивлением третьего ключа и его емкостью в закрытом состо нии, возрастает и становитс  доминирующей в устройствах, рассчитанных на максимальное быстро™ действие.

. Цель изобретени  - повышение точности устройства.

Поставленна  цель достигаетс  тем что в аналоговое запоминающее устройство ,, содержащее повторитель напр жени , вход которого соединен с выходом и входом соответственно первого и второго ключейf причем вход первого клича  вл етс  входом устройства , а выход второго ктаоча  вл етс  выходом устройства, выход пов торител  напр жени  соединен с накопительнь - элементом., например, с одной обкладкой конденсатора, друга  об-сладка которого соединена с входом третьего к.шоча, введен пе рО1;лю1аемый усилитель,- первый инверТ1чр;ло1г1ий вход и выход которого соединены с выходом второго ключа, первый неинвертирующий вход переключаемого усилител  соединен с входог. повторител  напр жени , второй инвертирующий вход - с входом третьего кл:оча, второй нершвертирующий вход с выходом третьего ключа и шиной нулевого потенциала.

Переключаемый усилитель содержит операционный усилитель и управл емый дифференциальный каскад, инвертирую™ ГГкй и ь:еинвертирую ций входы которого  вл ютс  сООТветственно первыгл инвертирующим и первьм неинвертирующим входами переключаемого yci-шител  первый и второй выходы управл емого дифференциального каскада соединены соответственно с первж. и вторым выходами входного каскада операционного усилител , инвертирующ.ий вход, неинвертир тащий вход и выход которого  вл ютс  соответственно вторыгл инвертиру1оир-1м входом, вторым неинвертируюш .им входом и выходом переключаемого усилител ,

Третий ключ содержит дес ть транзисторов и восемь резисторов,, первые выводы первого и второго резисторов объединены и  вл ютс  входом третьего ключа, вторые выводы первого и второго резисторов соединены соответственно с эмиттерами первого и второго транзисторов, базы которых соединены соответственно с базами третьего и четвертого транзисторов, эмиттеры которых соединены с шиной нулевого потенциала, коллектор треть его транзистора объединен с его базой , эмиттером п того транзистора и коллектором шестого транзистора, база которого соединена с коллекторами седьмого и первого транзисторов и базой седьмого транзистора, эмиттеры п того, шестого и седьмого

транзисторов соединены соответственно через третий, четвертый и п тый резисторы с положительной шиной питани , коллектор четвертого транзистора объединен с его базой, эмитS тером восьмого транзистора и коллектором дев того транзистора, база которого соединена с коллекторами дес того и второго транзисторов и базой дес того транзистора, эмитте10 , ры восьмого, дев того и дес того

транзисторов соединены соответственно через шестой, седьмой и восьмой резисторы с отрицательной шиной питани , коллекторы п того и восьмого

15 транзисторов соединена соответственно с отрицательной и положительной шинами питани , базе п того и восьмого транзисторов  вл ютс  соответственно первым и вторы.1 входами

Q управлени  третьего ключа,

На фиг,1 приведена функциональна  схема предлагаемого устройства; на фиг,2 - электрическа  схема переключаемого усилител ; на фиг.3 тг электрическа  схема третьего ключа.

Устройство содержит повторитель 1 напр жени , ключи 2-4, накопительный элемент, например конденсатор 5, переключаемый усилитель б с первым инвертирующим 7 и первым неинвертирующим 8 входами, выходом 9, вторым инвертирующим входом 10, вторым неинвертирующим входом 11,

Переключаемый усилитель б содержит операционный усилитель 12 и

35 управл емый дифференциальный каскад

13, первый 14 и второй 15 выходы которого соединены соответственно с первым 16 и вторым 17 выходами входного каскада операционного усилител  12,

Третий ключ 4 содержит транзисторы 18 - 27, резисторы 28 - 35 и управл етс  путем подачи сигналов управлени  на два входа 36 и 37 управлени  ключом.

Устройство работает следующим образом,

В режиме выборки ключи 2 и 4 замкнуты, ключ 3 разомкнут, а на управл ющий вход управл емого усилител  6 подан потенциал логической 1 . При этом переключаемый усилитель обеспечивает усиление напр жений по входам 7 и 8, Входной аналоговый сигнал через замкнутый ключ 2 поступает на вход повторител  1 напр жени , который через замкнутый ключ 4 обеспечивает зар д конденсатора 5. Переключаемый усилитель 6

60 при закороченных входах 10 и 11

работает как повторитель напр жени , поступающего на вход 8, т.е. входного напр жени  устройства, не вли   на зар д конденсатора 5 и не ухудша 

65 быстродействи  устройства.

Дл  уменьшени  времени зар да конденсатора 5 до величины входного напр жени  в качестве повторител  1 напр жени  может быть использован эмиттерный повторитель, а третий ключ 4 может быть выполнен по схеме представленной на фиг.З. В этом случае в режиме вьэборки на первый вход 36 управлени  ключа подаетс  потенциал +1,5В, а на второй вход 37 управлени  -1,5В, Тогда в зависимости от пол рности тока зар да, этот ток протекает либо через верхнюю половину схемы ключа (фиг.З), т.е. через резистор 28 и транзисторы 19, 18, 22 и 23 к шине нулевого потенциала, либо через нижнюю половину схемы, Характерной особенность предлагаемой схемы ключа  вл етс  т что при идентичных транзисторах 19, и 18, 22, напр жение на эмиттере ;транзистора 19 (при протекании тока через верхнюю половину схемы) близ;ко к нулю, а следовательно, сопротивление открытого ключа равно сопротивлению резистора 28 и 29, которое можно уменьшить до единиц ом. Это на пор док меньше, чем у обычны ключей на полевых транзисторах.

При переходе в режим хранени  на управл ющий вход 36 ключа подаетс  -1,5В, на вход 37 +1,5В, при это ключ 4 закрываетс . На управл ющий вход переключаемого усилител  б подаетс  потенциал логического О, при котором управл емый дифференциальный каскад 13 отключаетс  и переключаемый усилитель б обеспечивает усиление напр жений только по входам 10 и 11. Ключ 2 в режиме хранени  закрыт, а ключ 3 открыт. При этом на выходе устройства остаес  напр жение,равное входному напр жению в момент перехода устройства от режима выборки в режим хранени  .

На точность предлагаемого устройства не вли ет напр жение смещени  нул  повторител  1 напр жени  и отличие его коэффициента передачи от единицы, поскольку вли ние этих факторов ослаблено в К раз, где К коэффициент усилени  операционного усилител  12.

Хот  напр жение смещени  нул  переключаемого усилител  б в предлагаемом устройстве не компенсируетс  при малой емкости конденсатора 5 точность предлагаемого устройства оказываетс  выше точности прототипа а при выполнении третьего ключа 4 по схеме, показанной на фиг.З, увеличиваетс  по сравнению с прототипом и быстродействие.

Claims (2)

1. Аналоговое запоминающее устройство , содержащее повторитель

напр жени , вход которого соединен с выходом и входом соответственно первого и второго ключей, причем вх,од первого ключа - вл етс  входом устройства, а выход второго ключа  вл етс  выходом устройства, выход повторител  напр жени  соединен с накопительным элементом, например одной обкладкой конденсатора, друга  обкладка которого соединена с входом третьего ключа, отличающеес  тем, что, с целью увеличени  точности устройства, в него введен переключаемый усилитель,первый инвертирующий вход и выход ко5 торого соединены с выходом второго ключа, первый неинвертирующий вход переключаемого усилител  соединен с входом повторител  напр жени , второй инвертирующий вход - с входом третьего ключа, второй неинвертируто0 щий вход - с выходом третьего ключа и шиной нулевого потенциала.

2.Устройство по п. 1, о т л ичающеес  тем, что переклю5 чаемый усилитель содержит операционный усилитель и управл емый дифференциальный каскад, инвертирующий и неинвертирующий входы которого  вл ютс  соответственно первым инвер0 тирующим и первым неинвертирующим входами переключаемого усилител , первый и второй выходы управл емого дифференциального каскада соединены соответственно с первым и вторым

5 выходами входного каскалп операционного усилител , инвертирующий вход, неинвертирующий вход и выход которого  вл ютс  соответственно вторым инвертирующим входом, вторым неин0 вертирующим входом и выходом переключаемого усилител .

3,УстройствЬ по п. 1, о т л ичаюш . еес  тем, что, с целью увеличени  быстродействи  устройства , третий ключ содержит дес ть

5 транзисторов и восемь резисторов, первые выводы первого и второго резисторов объединены и  вл ютс  входом третьего ключа, вторые выводы первого и второго резисторов соеди0 нены соответственно с эмиттерами первого и второго транзисторов, базы которых соединены соответственно с базами третьего и четвертого транзисторов, эмиттеры которых сое5 динены, с шиной нулевого потенциала, коллектор третьего транзистора объединен с его базой, эмиттером п того транзистора и коллектором шестого транзистора, база которого соедине0 на с коллекторами седьмого и первого транзисторов и базой седьмого транзистора , эмиттеры п того, шестого

и седьмого транзисторов соединены соответственно через третий, чет5 вертый и п тый резисторы с положительной шиной питани , коллектор четвертого транзистора объединен с .его базой, эмиттером восьмого транзистора и коллектором дев того транзистора , база которого соединена с коллекторами дес того и втоР ого транзисторов и базой дес того транзистора, эмиттеры восьмого, дев того и дес того транзисторов соед инены. соответственно через шестой , седьмой и восьмой резисторы с отрицательной шиной питани , коллекторы п того и восьмого транзисторов

Х.

™L

Фиг.

соединены соответственно с отрицательной и положительной шинами питани , базы п того и восьмого транзисторов  вл ютс  соответственно первым и вторым входами управлени  третьего ключа.

Источники информации, прин тые во внимание при экспертизе

1.Патент США № 4063182,кл.328-151, опублик. 1978,

2,Патент США № 4066919,кл,307-353, |опублик, 1978 (прототип).

Упр.

dO 28