SU951404A1 - Аналоговое запоминающее устройство - Google Patents
Аналоговое запоминающее устройство Download PDFInfo
- Publication number
- SU951404A1 SU951404A1 SU802893523A SU2893523A SU951404A1 SU 951404 A1 SU951404 A1 SU 951404A1 SU 802893523 A SU802893523 A SU 802893523A SU 2893523 A SU2893523 A SU 2893523A SU 951404 A1 SU951404 A1 SU 951404A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- amplifier
- output
- input
- inverting input
- frequency
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
(5) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
1
Изобретение относитс к вычислительной и измерительной технике и может быть использовано в аналогоцифровых преобразовател х дл запоминани аналоговой информации.
Известно аналоговое запоминающее устройство, содержащее усилители , ключи, конденсатор и охваченное отрицательной обратной св зью, причем обратна св зь используетс как в режиме выборки, так и в режиме хранени аналоговых сигналов. Устройство обладает высокой точностью.
Однако оно характеризуетс недостаточным быстродействием. Потер быстродействи вызвана значительными переходными процессами на выходе устройства при переходе из режима выборки в режим хранени 1 .
Наиболее близким к предлагаемому по технической сущности вл етс аналоговое запоминающее устройства, которое содержит первый усилитель, инвертирую1ций вход которого через
первый и второй ключи подключен.-ко входу и выходу устройства, второй усилитель, соединенный инвертирующим входом с одной обкладкой конденсатора пам ти и через третий ключ с выходом первого усилител , неинвертирующий вход которого подключен к другой Об.кладке конденсатора пам ти и к выходу второго усилител ,
fQ соединенного неинвертирующим входом с шиной нулевого потенциала, третий усилитель, подключенный неинвертирующим входом к шине нулевого потенциала , а инвертирующим входом 15 через резистор к выходам первого и второго усилителей, а также к одному выходу третьего усилител , другой выход которого соединен с выходом устройства.
о В режиме выборки замкнуты первый и третий ключи, второй ключ разомкнут . Происходит зар д запоминающего конденсатора. При переходе в режим хранени первый и третий ключи 3 размыкаютс и замыкаетс второй ключ. На выходе устройства воспроизводитс посто нное напр жение, равное мгновенному значению входного в момент размыкани третьего клю ча. Известное устройство отличаетс высокой точностью,обусловленной незначительным вли нием р да параметров , примен емых усилителей на общую точность устройства, уменьшение коммутационных помех и токов утечки с конденсатора пам ти в режи ме хранени .2, Однако динамические свойства уст ройства требуют улучшени . Устройст во обладает большим временем устаноалени . напр жени на выходе при переходе в режим хранени . Дл умен шени переходного процесса на выходе устройства, также дл сохранени устойчивости, необходимо, чтобы третий усилитель, охваченный местной обратной св зью, оказывал минимальное вли ние на частотные зависи мости петлевого коэффициента усилени . Это требование в первом приближении может быть представлено ) частота среза по уровню 3 дб первого усилител . - частота единичного усилени третьего усилител . Если рассма ривать устройство как систему автоматического регулировани , то усиление этого неравенства означает пр тическое понижение пор дка системы, повышение устойчивости работы в реж ме хранени и улучшение качества переходного процесса при переходе в этот режим. Дл того, чтобы не ухудшать динамические характеристик устройства в режиме выборки, неравенство следует выполн ть путем уве личени ,. Однако частота опр дел етс не только частотными свойствами разомкнутого третьего усилит л , но и частотными свойствами мест ной обратной св зи, охватывающей его Применение резисторов в обратной св зи третьего усилител , которое совместно с входной и паразитной емкостью привод т к образованию полюса, снижает частоту Это ухудшает динамические свойства устройства, т как увеличивает переходной процесс и соответственно врем установлени при переходе в режим хранени . . Цель изобретени - повышение быстродействи устройства. k4 Поставленна цель достигаетс тем, что аналоговое запоминающее устройство , содержащее первый усилитель, инвертирующий вход которого соединен с выходами первого и второго ключей, вход первого ключа вл етс входом устройства, накопительный элемент, например, конденсатор, одна из обкладок которого соединена с инвертирующим входом второго усилител и с выходом третьего ключа, вход которого соединен с выходом первого усилител , неинвертирующий вход соединен с другой обкладкой конденсатора и с выходом второго усилител , неинвертирующий вход второго усилител соединен с шиной нулевого потенциала, третий усилитель , выход которого вл етс выходом устройства и соединен со входом второго ключа, в нем выходы первого и второго усилителей соединены соответственно с первым и вторым неинвертирующими входами третьего усилител , первый инвертирующий вход которого соединен с шиной нулевого потенциала, а второй инвер тирующий вход третьего усилител соединен со входом второго ключа. На чертеже изображена функциональна схема предлагаемого устройства о Оно содержит усилители l-J, ключи 4-6, накопительный элемент, например , конденсатор 7, шину 8 нулевого потенциала, входы 9-12 усилител 3. Предлагаемое устройство функционирует следующим образом. При замкнутых 4 и 6 ключах и разомкнутом ключе 5 устройство находитс в режиме выборки. На выходе усилител 2 устанавливаетс напр жение , близкое по величине входному напр жению Так как неинвертирующий вход второго усилител 2 подключен к шине 8 нулевого потенциала , то на его инвертирующем входе при замкнутом ключе 6 и на выходе первого усилител 1 устанавливаетс напр жение, близкое к нулю. Разность , напр жений на входах 11 и 9, а следовательно, и на входах 10 и 12 усилител 3 близка к нулю. Однако на входе 10 усилител 3 присутствует напр жение, близкое к напр жению входного сигнала. Значит, такое же напр жение присутствует на входе 12 третьего усилител 3 ц
на выходе устройства. При переходе в режим хранени состо ни ключей -6 измен ютс на противоположные . Происходит фиксаци напр жени на конденсаторе 7, и на выходе устройства воспроизводитс напр жение, равное мгновенному значению входного в момент переключени устройства .
Предлагаемое устройство отличаетс улучшенными динамическими свойствами . Использование дифференциально-дифференциального усилител позвол ет отказатьс от применени резисторов в цепи обратной св зи третьего усилител 3 и повысить его частоту срезаШ р. Это приводит к уменьшению времени установлени напр жени на выходе устройства при переходе в режим хранени и повышению быстродействи . Уменьшение времени установлени позвол ет значительно раньше начинать последующую обрабоцсу выходного сигнала (например , аналого-цифровое преобразование ). Ошибки третьего усилител 3, охваченного в режиме хранени общей обратной св зью, не оказывают существенного вли ни на общую точность . Этот факт может быть использован дл расширени полосы частот третьего усилител 3 путем применени вавходных каскадах неподобранных высокочастотных МОП-транзистров с повышенными токами поко .
В практической реализации предлагаемое устройство оказываетс несколько проще известного ввиду исключени инверсного выхода в третьем усилителе.
Предлагаемое устройство выгодно отличаетс от прототипа, так как
не ухудша его точности, позвол ет пр вые ит ь быст родей ст в ие.
Claims (2)
1.Патент США ff 3 69112, кв. 307-238, опублик. 1978.
2.Авторское свидетельство СССР fr 511256, кл. G 11 С 27/00, от 17.03.76 (прототип)о
1И
9«о
Лгг
о
Д -о
/
I
н
ё
3±J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802893523A SU951404A1 (ru) | 1980-03-11 | 1980-03-11 | Аналоговое запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802893523A SU951404A1 (ru) | 1980-03-11 | 1980-03-11 | Аналоговое запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU951404A1 true SU951404A1 (ru) | 1982-08-15 |
Family
ID=20882487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802893523A SU951404A1 (ru) | 1980-03-11 | 1980-03-11 | Аналоговое запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU951404A1 (ru) |
-
1980
- 1980-03-11 SU SU802893523A patent/SU951404A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1180398A (en) | Switched capacitor gain stage with offset and switch feedthrough cancellation scheme | |
US4066919A (en) | Sample and hold circuit | |
US4385286A (en) | Use of single reference voltage for analog to digital or digital to analog conversion of bipolar signals | |
US5708376A (en) | Variable-gain amplifying device | |
JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
US6614286B1 (en) | Auto-ranging current integration circuit | |
SU951404A1 (ru) | Аналоговое запоминающее устройство | |
KR930007719B1 (ko) | 아날로그/디지탈 변환회로 | |
JP2000223969A (ja) | 高速サンプルホ―ルド回路用の低電圧バッファ増幅器 | |
JPH043520A (ja) | 比較回路 | |
JP3492886B2 (ja) | オフセット補償のための回路装置 | |
SU881869A1 (ru) | Аналоговое запоминающее устройство | |
SU1277212A1 (ru) | Аналоговое запоминающее устройство | |
SU978200A1 (ru) | Аналоговое запоминающее устройство | |
US4099251A (en) | Analog accumulator memory device | |
JPS59198361A (ja) | 信号入力装置 | |
SU942154A1 (ru) | Аналоговое запоминающее устройство | |
SU756485A1 (ru) | Аналоговое запоминающее устройство1 | |
WO2004049576A2 (en) | Track and hold circuit | |
JPH0583135A (ja) | 2重積分型a/dコンバータ | |
JPH04305166A (ja) | ピークホールド回路 | |
SU480020A1 (ru) | Фиксатор напр жени | |
JPS6210446B2 (ru) | ||
SU611256A1 (ru) | Аналоговое запоминающее устройство | |
RU1774378C (ru) | Аналоговое запоминающее устройство |