JPS59198361A - 信号入力装置 - Google Patents
信号入力装置Info
- Publication number
- JPS59198361A JPS59198361A JP7464083A JP7464083A JPS59198361A JP S59198361 A JPS59198361 A JP S59198361A JP 7464083 A JP7464083 A JP 7464083A JP 7464083 A JP7464083 A JP 7464083A JP S59198361 A JPS59198361 A JP S59198361A
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- capacitor
- input
- signal
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は同相電圧除去比が高くかつ高速動作が可能な
、フライングキャパシタを用いた信号入力装置−関する
。
、フライングキャパシタを用いた信号入力装置−関する
。
〈発明の背景〉
近年マイクロプロセッサ等の多機能を有する素子が安価
に供給されるようになシ、制御装置にも多用されるよう
になった。それに伴い制御装置の機能が飛躍的に向上し
、多くのアナログ信号を入力して制御動作を実行できる
ようになった。このようなアナログ信号には多くの種類
があり、また信号レベルもまちまちである。たとえばプ
ロセス制御においては熱電対、測温抵抗体、圧力伝送器
。
に供給されるようになシ、制御装置にも多用されるよう
になった。それに伴い制御装置の機能が飛躍的に向上し
、多くのアナログ信号を入力して制御動作を実行できる
ようになった。このようなアナログ信号には多くの種類
があり、また信号レベルもまちまちである。たとえばプ
ロセス制御においては熱電対、測温抵抗体、圧力伝送器
。
流量言１等のいわゆるセンサからの信号があり、その信
号レベルは１０ｍＶ／フルスケールからＩＯＶ／フルス
ケールの間の幅広い信号レベルに散在している。またこ
れらの信号には同相電圧が重畳しているのが普通である
。従ってこのような信号を入力する信号入力装置には大
きな同相電圧除去比が要求される。たとえば１．ＯＶの
同相電圧が重畳している１ｏｍｖ／フルスケールの信号
を０．１％／フルスケールの精度で入力するためには、
信号入力装置の同相電圧除去比は１２０ ｄＢが必要で
ある。また増幅器のゼロ点を周囲温度の変動に対して安
定に維持することが困難になる。
号レベルは１０ｍＶ／フルスケールからＩＯＶ／フルス
ケールの間の幅広い信号レベルに散在している。またこ
れらの信号には同相電圧が重畳しているのが普通である
。従ってこのような信号を入力する信号入力装置には大
きな同相電圧除去比が要求される。たとえば１．ＯＶの
同相電圧が重畳している１ｏｍｖ／フルスケールの信号
を０．１％／フルスケールの精度で入力するためには、
信号入力装置の同相電圧除去比は１２０ ｄＢが必要で
ある。また増幅器のゼロ点を周囲温度の変動に対して安
定に維持することが困難になる。
〈従来技術〉
このように高い同相電圧除去比を実現する手段として、
フライングキャパシタ方式と呼ばれる信号入力装置が従
来から用いられてきた。第１図にこの装置の原理図を示
す。１−１は入力アナログ信号が印加される入力端子、
２Ａ、 ２Ｂ、 ２Ｃ，２Ｄはスイッチ素子、３は
コンデンサ、４は増幅器、５は出力端子である。
フライングキャパシタ方式と呼ばれる信号入力装置が従
来から用いられてきた。第１図にこの装置の原理図を示
す。１−１は入力アナログ信号が印加される入力端子、
２Ａ、 ２Ｂ、 ２Ｃ，２Ｄはスイッチ素子、３は
コンデンサ、４は増幅器、５は出力端子である。
次にこの信号入力装置の動作を説明する。まずスイッチ
素子２Ａ、 ２Ｂが導通にされ、スイッチ素子２Ｃ，２
Ｄは不導通にされる。そのため入力端子１−１間の電位
差に相当する電圧でコンデンサ３は充電される。しかる
後にスイッチ素子２Ａ、 ２Ｂが不導通。
素子２Ａ、 ２Ｂが導通にされ、スイッチ素子２Ｃ，２
Ｄは不導通にされる。そのため入力端子１−１間の電位
差に相当する電圧でコンデンサ３は充電される。しかる
後にスイッチ素子２Ａ、 ２Ｂが不導通。
同２Ｃ，２Ｄが導通にされ、コンデンサ３に充電された
電圧は増幅器４を通して出力端子５から出力される。コ
ンデンサ３は入力端子１−１間の電位差に相当する電圧
で充電されるので、この動作を繰シ返すことＫよって同
相電圧除去比の高い信号入力〈従来技術の欠点〉 しかしながらこのようなフライングキャパシタ方式の信
号入力装置には以下のような欠点がある。
電圧は増幅器４を通して出力端子５から出力される。コ
ンデンサ３は入力端子１−１間の電位差に相当する電圧
で充電されるので、この動作を繰シ返すことＫよって同
相電圧除去比の高い信号入力〈従来技術の欠点〉 しかしながらこのようなフライングキャパシタ方式の信
号入力装置には以下のような欠点がある。
第２図は、第１図のコンデンサ３の周辺の浮遊容量を考
慮した場合を示す。６Ａ、 ６Ｂは浮遊容量を示し、コ
ンデンサ３の両端と共通電位点の間に存在する。このよ
うな状態においてスイッチ素子２Ｄを導通にすると、コ
ンデンサ乙の一端は共通電位点に接続されるので、浮遊
容量６Ａに充電された電荷がコンデンサ５に移動し、誤
差の原因になる。この誤差はコンデンサ３と浮遊容量６
Ａの容量比に比例する。たとえばコンデンサ３の容量を
１０ｐＦ 、浮遊容量６Ａの容量を１００ ｐＦとし、
入力信号電圧１０ｍＶ 。
慮した場合を示す。６Ａ、 ６Ｂは浮遊容量を示し、コ
ンデンサ３の両端と共通電位点の間に存在する。このよ
うな状態においてスイッチ素子２Ｄを導通にすると、コ
ンデンサ乙の一端は共通電位点に接続されるので、浮遊
容量６Ａに充電された電荷がコンデンサ５に移動し、誤
差の原因になる。この誤差はコンデンサ３と浮遊容量６
Ａの容量比に比例する。たとえばコンデンサ３の容量を
１０ｐＦ 、浮遊容量６Ａの容量を１００ ｐＦとし、
入力信号電圧１０ｍＶ 。
同相電圧１０Ｖとすると、浮遊容量６Ａによる誤差ｖＥ
は となり、入力信号電圧に対して１％の誤差になる。
は となり、入力信号電圧に対して１％の誤差になる。
この誤差を小さくするためＫはコンデ／す６の容量を大
きくすればよいが、そうするとコンデンサ３に充電する
ために時間がかかシ、高速動作が阻害される。
きくすればよいが、そうするとコンデンサ３に充電する
ために時間がかかシ、高速動作が阻害される。
〈発明の概要〉
この発明の目的はフライングキャパシタ方式の信号入力
装置において、入力信号によって２個のコンデンサに充
電し、各々のコンデンサに充電された信号入力電圧の差
をとることによって、浮遊容量に影響されない、従って
高速動作が可能な信号入力装置を提供することにある。
装置において、入力信号によって２個のコンデンサに充
電し、各々のコンデンサに充電された信号入力電圧の差
をとることによって、浮遊容量に影響されない、従って
高速動作が可能な信号入力装置を提供することにある。
〈第１の実施例〉
第６図に本発明の第１の実施例を示す。この図において
１−１は入力信号が印加される入力端子。
１−１は入力信号が印加される入力端子。
７八〜７Ｅはスイッチ素子、８，９はコンデンサ、 １
０は減算器、５は出力端子である。またＩＩＡ、 ｕＢ
、 ＩＩＣはコンデンサ８，９の両端と共通電位点の間
に存在する浮遊容量である。入力端子１−１はスイッチ
素子７Ａ、 ７Ｂを通してコンデンサ８，９の一端に接
続され、またスイッチ素子７Ｃ，７Ｅを通して差動増幅
器１０の入力端子に接続される。コンデンサ８，９の他
端は共通接続され、スイッチ素子７Ｄを通して共通電位
点に接続される。
０は減算器、５は出力端子である。またＩＩＡ、 ｕＢ
、 ＩＩＣはコンデンサ８，９の両端と共通電位点の間
に存在する浮遊容量である。入力端子１−１はスイッチ
素子７Ａ、 ７Ｂを通してコンデンサ８，９の一端に接
続され、またスイッチ素子７Ｃ，７Ｅを通して差動増幅
器１０の入力端子に接続される。コンデンサ８，９の他
端は共通接続され、スイッチ素子７Ｄを通して共通電位
点に接続される。
次にこの入力装置の動作を説明する。まずスイッチ素子
７Ａ、 ７Ｂが導通、同７Ｃ，７Ｄ、 ７Ｅが不導通に
される。コンデンサ８，９は入力端子１−１に印加され
る電圧によって充電される。次妬スイッチ素子７Ａ、
７Ｂが不導通、同７Ｃ，７Ｄ、 ７Ｅが導通にされる。
７Ａ、 ７Ｂが導通、同７Ｃ，７Ｄ、 ７Ｅが不導通に
される。コンデンサ８，９は入力端子１−１に印加され
る電圧によって充電される。次妬スイッチ素子７Ａ、
７Ｂが不導通、同７Ｃ，７Ｄ、 ７Ｅが導通にされる。
コンデンサ８，９の両端電圧は減算器１０に入力され、
その差が演算されて出力端子−５から出力される。
その差が演算されて出力端子−５から出力される。
この動作を繰シ返すことによυ、入力端子１−１間の差
電圧すなわち入力信号が演算される。この入力装置の基
本動作は第１図従来例と同じくフライングキャパシタ方
式であるので、同相電圧除去比が大きくとれる。まだＩ
ＩＡ、 ＩＩＣに示すようにコンデンサ８，９の一端と
共通電位点の間に浮遊容量が存在し、それが同相電圧に
よって充電され、スイッチ素子７Ｄの導通によってこれ
ら浮遊容量に蓄積された電荷がコンデンサ８，９に移動
し、その両端電圧を変化させたとしても、その変化量は
コンデンサ８と９ではほぼ同じであり、従って減算器１
０によって除去される。そのため浮遊容量の影響はなく
なシ、コンデンサ８，９の容量を小さくすることができ
るため高速動作が可能になる。尚減算器１０に入力され
る同相電圧は、入力端子１−１に印加される同相電圧に
浮遊容量とコンデンサ８，９の容量の比を乗じたものに
なるので−、コンデンサ８，９の容量を浮遊容量にくら
べて大きくすると同相電圧を小さくすることができ、従
って減算器１ｏの同相電圧除去比はそれほど大きくなく
てもよい。
電圧すなわち入力信号が演算される。この入力装置の基
本動作は第１図従来例と同じくフライングキャパシタ方
式であるので、同相電圧除去比が大きくとれる。まだＩ
ＩＡ、 ＩＩＣに示すようにコンデンサ８，９の一端と
共通電位点の間に浮遊容量が存在し、それが同相電圧に
よって充電され、スイッチ素子７Ｄの導通によってこれ
ら浮遊容量に蓄積された電荷がコンデンサ８，９に移動
し、その両端電圧を変化させたとしても、その変化量は
コンデンサ８と９ではほぼ同じであり、従って減算器１
０によって除去される。そのため浮遊容量の影響はなく
なシ、コンデンサ８，９の容量を小さくすることができ
るため高速動作が可能になる。尚減算器１０に入力され
る同相電圧は、入力端子１−１に印加される同相電圧に
浮遊容量とコンデンサ８，９の容量の比を乗じたものに
なるので−、コンデンサ８，９の容量を浮遊容量にくら
べて大きくすると同相電圧を小さくすることができ、従
って減算器１ｏの同相電圧除去比はそれほど大きくなく
てもよい。
〈第２の実施例〉
第４図にこの発明の他の実施例を示す。この図において
１２Ａ〜１２Ｌはスイッチ素子、 １．３．１４．１５
゜１６は増幅器、１７は減算器、 １８．１９はコンデ
ンサ。
１２Ａ〜１２Ｌはスイッチ素子、 １．３．１４．１５
゜１６は増幅器、１７は減算器、 １８．１９はコンデ
ンサ。
ＬＡ、 ＩＢは入力端子である。入力端子ＩＡはスイッ
チ素子１２Ａ、 １２Ｂを通して増幅器１３．１４の入
力端子に接続されている。入力端子ＩＢも同様にスイッ
チ素子１２ｃ、 １２Ｄを通して増幅器１３．１４の入
力端子に接続されている。増幅器１３の出力はスイッチ
素子１２Ｅ、 ：１２Ｆを通してコンデンサ１８．１９
の一端に接続され、またスイッチ素子１２１． ：Ｌ２
Ｊに接続されている。スイッチ素子１２Ｉの他端は増幅
器１５の入力端子に、同１２Ｊは共通電位点に接続され
ている。増幅器１４の出力はスイッチ素子１２Ｇ、 １
２Ｈを通してコンデンサ１８．１９の他端に接続され、
またスイッチ素子１２に、 １２Ｌの一端に接続されて
いる。スイッチ素子１２に、 １２Ｌの他端はそれぞれ
増幅器１６の入力端子詔および共通電位点に接続されて
いる。増幅器１５、 ：Ｌ６の出力は減算器１７に入力
される。減算器１７の出力は出力端子５に接続される。
チ素子１２Ａ、 １２Ｂを通して増幅器１３．１４の入
力端子に接続されている。入力端子ＩＢも同様にスイッ
チ素子１２ｃ、 １２Ｄを通して増幅器１３．１４の入
力端子に接続されている。増幅器１３の出力はスイッチ
素子１２Ｅ、 ：１２Ｆを通してコンデンサ１８．１９
の一端に接続され、またスイッチ素子１２１． ：Ｌ２
Ｊに接続されている。スイッチ素子１２Ｉの他端は増幅
器１５の入力端子に、同１２Ｊは共通電位点に接続され
ている。増幅器１４の出力はスイッチ素子１２Ｇ、 １
２Ｈを通してコンデンサ１８．１９の他端に接続され、
またスイッチ素子１２に、 １２Ｌの一端に接続されて
いる。スイッチ素子１２に、 １２Ｌの他端はそれぞれ
増幅器１６の入力端子詔および共通電位点に接続されて
いる。増幅器１５、 ：Ｌ６の出力は減算器１７に入力
される。減算器１７の出力は出力端子５に接続される。
次にこの実施例の動作を説明する。最初にスイッチ素子
１２Ａ、 １２Ｄ、 １２Ｅ、 １２Ｇが導通にされ、
他のスイッチ素子１２Ｂ、 １２Ｃ，１２Ｆ、 １２Ｈ
，１２Ｉ〜１２Ｌが不導通にされる。そのため入力端子
ＬＡ、 ＩＢ上の信号はそれぞれ増幅器１３．１４に入
力され、これらの増幅器の出力の差電圧でコンデンサ１
８が充電される。
１２Ａ、 １２Ｄ、 １２Ｅ、 １２Ｇが導通にされ、
他のスイッチ素子１２Ｂ、 １２Ｃ，１２Ｆ、 １２Ｈ
，１２Ｉ〜１２Ｌが不導通にされる。そのため入力端子
ＬＡ、 ＩＢ上の信号はそれぞれ増幅器１３．１４に入
力され、これらの増幅器の出力の差電圧でコンデンサ１
８が充電される。
次にスイッチ素子１２Ｂ、 １２Ｃ，１２Ｆ、 １２Ｈ
が導通にされ、他のスイッチ素子１２Ａ、 １２Ｄ、
１２Ｅ、 １２Ｇ、 １．２Ｉ〜１２Ｌが不導通にさ
れる。そのため入力端子ＬＡ上の信号は増幅器１４に、
同ＩＢ上の信号は増幅器１３に入力され、これら増幅器
の出力の差電圧でコンデンサ１９が充電される。すなわ
ちコンデンサ１８．１９は互いに逆極性で充電される。
が導通にされ、他のスイッチ素子１２Ａ、 １２Ｄ、
１２Ｅ、 １２Ｇ、 １．２Ｉ〜１２Ｌが不導通にさ
れる。そのため入力端子ＬＡ上の信号は増幅器１４に、
同ＩＢ上の信号は増幅器１３に入力され、これら増幅器
の出力の差電圧でコンデンサ１９が充電される。すなわ
ちコンデンサ１８．１９は互いに逆極性で充電される。
次にスイッチ素子１２Ａ〜１２Ｈが不導通、同１２Ｉ〜
１２Ｌが導通にされる。コンデンサ１８．１９の両端電
圧はそれぞれ増幅器１５．１６に入力され、それらの出
力は減算器１７で差がとられ出力端子５から出力される
。これらの動作がたとえば２０ｐｓの周期で繰り返され
る。コンデンサ１８゜１９は信号電圧で互いに逆極性で
充電されているので、減算器１７で差をとることにより
信号電圧の２倍の出力を取シ出すことができる。また第
３図のように、コンデンサ１８．１９の両端と共通電位
点の間に浮遊容量が存在し、それが同相電圧で充電され
たとしても、第３図実施例で説明したように減算器１７
で除去され、出力端子には表われない。そのためコンデ
ンサ１８．１９の容量を小さくすることができる。
１２Ｌが導通にされる。コンデンサ１８．１９の両端電
圧はそれぞれ増幅器１５．１６に入力され、それらの出
力は減算器１７で差がとられ出力端子５から出力される
。これらの動作がたとえば２０ｐｓの周期で繰り返され
る。コンデンサ１８゜１９は信号電圧で互いに逆極性で
充電されているので、減算器１７で差をとることにより
信号電圧の２倍の出力を取シ出すことができる。また第
３図のように、コンデンサ１８．１９の両端と共通電位
点の間に浮遊容量が存在し、それが同相電圧で充電され
たとしても、第３図実施例で説明したように減算器１７
で除去され、出力端子には表われない。そのためコンデ
ンサ１８．１９の容量を小さくすることができる。
具体的な例でこの発明の効果を記述すると次のようＫな
る。第１図従来例でコンデンサ３の容量を１０ｐＦ 、
浮遊容量を１００ ｐＦとすると、その同相電圧除去比
ＣＭＭＲ１は となる。一方第４図実施例においてコンデンサ１８゜１
９の容量をそれぞれ０．１ｐＦ＋５％、 ０．ＩＬＩ
Ｆ−５％、浮遊容量を１００ｐＦ、増幅器１３．１４の
利得を４０倍とすると、その同相電圧除去比ＣＭＭＲ２
は冒１２４ｄＢ となる。すなわち本発明によると、コンデンサの容量を
１にすることができ、しかも精度１０％のコンデンサを
用いたとしても従来例よシ同相電圧除去比を大きくする
ことができる。尚第３図実施例では、上式の対数内の２
Ｘ４０の部分が１になるが、同相電圧除去比は８８ｄＢ
確保でき、従来例と同程度になる。
る。第１図従来例でコンデンサ３の容量を１０ｐＦ 、
浮遊容量を１００ ｐＦとすると、その同相電圧除去比
ＣＭＭＲ１は となる。一方第４図実施例においてコンデンサ１８゜１
９の容量をそれぞれ０．１ｐＦ＋５％、 ０．ＩＬＩ
Ｆ−５％、浮遊容量を１００ｐＦ、増幅器１３．１４の
利得を４０倍とすると、その同相電圧除去比ＣＭＭＲ２
は冒１２４ｄＢ となる。すなわち本発明によると、コンデンサの容量を
１にすることができ、しかも精度１０％のコンデンサを
用いたとしても従来例よシ同相電圧除去比を大きくする
ことができる。尚第３図実施例では、上式の対数内の２
Ｘ４０の部分が１になるが、同相電圧除去比は８８ｄＢ
確保でき、従来例と同程度になる。
同第４図実施例において、増幅器１３．１４Ｉｉ必ずし
も必要ではないが、これを入れると同相電圧除去比を大
きくすることができ、またコンデンサ１８゜１９に充電
される増幅器の入力オフセット電圧が互いに相殺される
という効果を有する◇またスイッチ素子１２Ａと１２Ｂ
、同１２Ｃと１２Ｄは互いに相補的に動作するので、入
力端子ＩＡ、 ＩＢには常に不導通にされているスイッ
チ素子が接続され、平衡している。従ってスイッチ素子
としてＦＥＴのような不導通時の抵抗が有限の素子を用
いても誤差が生じることはない。
も必要ではないが、これを入れると同相電圧除去比を大
きくすることができ、またコンデンサ１８゜１９に充電
される増幅器の入力オフセット電圧が互いに相殺される
という効果を有する◇またスイッチ素子１２Ａと１２Ｂ
、同１２Ｃと１２Ｄは互いに相補的に動作するので、入
力端子ＩＡ、 ＩＢには常に不導通にされているスイッ
チ素子が接続され、平衡している。従ってスイッチ素子
としてＦＥＴのような不導通時の抵抗が有限の素子を用
いても誤差が生じることはない。
〈効果〉
このようＫこの発明では２つのコンデンサを互いに逆極
性になるように入力信号電圧で充電し、これらのコンデ
ンサの両端電圧の差をとるようにしている。そのため浮
遊容量の影響が相殺されてなくなるためにコンデンサの
容量を小さくすることができる。その結果高速動作が可
能に々る。また小容量のコンデンサを用いることができ
るため、小型かつ安価に構成することができる。さらに
対になるコンデンサの相対精度は必要でないため、さら
に安価にすることができる。また第４図実施例のように
、増幅器１３． ：Ｌ４を置くことによって同る。従っ
て高速でアナログ信号を入力する必要があるプロセス制
御装置に用いて特に好適である。
性になるように入力信号電圧で充電し、これらのコンデ
ンサの両端電圧の差をとるようにしている。そのため浮
遊容量の影響が相殺されてなくなるためにコンデンサの
容量を小さくすることができる。その結果高速動作が可
能に々る。また小容量のコンデンサを用いることができ
るため、小型かつ安価に構成することができる。さらに
対になるコンデンサの相対精度は必要でないため、さら
に安価にすることができる。また第４図実施例のように
、増幅器１３． ：Ｌ４を置くことによって同る。従っ
て高速でアナログ信号を入力する必要があるプロセス制
御装置に用いて特に好適である。
第１図は従来の信号入力装置の構成を示す図、第２図は
従来の信号入力装置の欠点を説明するだめの図、第３図
はこの発明の第１の実施例の構成を示す図、第４図はこ
の発明の第２の実施例を示す図である。 ’ｌ、 ＩＡ、 ｉＢ・・・入力端子、５・・・出力端
子、７八〜７Ｅ。 １２Ａ〜１２Ｌ・・・スイッチ素子、８．９．１８．１
９・・・コンデンサ、１．０．１７・・・減算器、１３
．１４．１５．１６・・・増幅器。
従来の信号入力装置の欠点を説明するだめの図、第３図
はこの発明の第１の実施例の構成を示す図、第４図はこ
の発明の第２の実施例を示す図である。 ’ｌ、 ＩＡ、 ｉＢ・・・入力端子、５・・・出力端
子、７八〜７Ｅ。 １２Ａ〜１２Ｌ・・・スイッチ素子、８．９．１８．１
９・・・コンデンサ、１．０．１７・・・減算器、１３
．１４．１５．１６・・・増幅器。
Claims (1)
- 一対の入力端子とキャパシタ間に入力側スイッチ回路を
設けるとともに、該キャパシタの電位を受ける演算増幅
器回路と該キャパシタ間に出力側スイッチ回路を設け、
これら両スイッチ回路を相補的に開閉せしめて入力信号
を受信するフライングキャパシタ回路において、該フラ
イングキャパシタを一対のキャパシタで構成し、この一
対の各キャパシタの一端と共通電位点間に上記出力側ス
イッチ回路と同相的に開閉する短絡用スイッチ回路を設
け、上記一対のキャパシタの各他端と共通電位点間に生
ずる電位を上記演算増幅器回路によ如減算して入力電位
を受信することを特徴とする信号入力装ｕ０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7464083A JPS59198361A (ja) | 1983-04-27 | 1983-04-27 | 信号入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7464083A JPS59198361A (ja) | 1983-04-27 | 1983-04-27 | 信号入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59198361A true JPS59198361A (ja) | 1984-11-10 |
Family
ID=13553008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7464083A Pending JPS59198361A (ja) | 1983-04-27 | 1983-04-27 | 信号入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198361A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0333378U (ja) * | 1989-08-07 | 1991-04-02 | ||
| WO1999045402A1 (fr) * | 1998-03-06 | 1999-09-10 | Matsushita Electric Industrial Co., Ltd. | Instrument de mesure de tension a condensateur volant |
| JP2008531297A (ja) * | 2004-12-06 | 2008-08-14 | アナログ ディヴァイスィズ インク | 直流的に絶縁された信号条件付けシステム |
| US7550945B2 (en) | 2004-10-06 | 2009-06-23 | Sanken Electric Co., Ltd. | Voltage measurement device |
| JP2018164307A (ja) * | 2018-06-26 | 2018-10-18 | ルネサスエレクトロニクス株式会社 | マルチパスネステッドミラー増幅回路 |
-
1983
- 1983-04-27 JP JP7464083A patent/JPS59198361A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0333378U (ja) * | 1989-08-07 | 1991-04-02 | ||
| WO1999045402A1 (fr) * | 1998-03-06 | 1999-09-10 | Matsushita Electric Industrial Co., Ltd. | Instrument de mesure de tension a condensateur volant |
| US7550945B2 (en) | 2004-10-06 | 2009-06-23 | Sanken Electric Co., Ltd. | Voltage measurement device |
| JP2008531297A (ja) * | 2004-12-06 | 2008-08-14 | アナログ ディヴァイスィズ インク | 直流的に絶縁された信号条件付けシステム |
| JP2018164307A (ja) * | 2018-06-26 | 2018-10-18 | ルネサスエレクトロニクス株式会社 | マルチパスネステッドミラー増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU731610B2 (en) | Capacitance detection system and method | |
| US4054833A (en) | Capacitance measuring system | |
| US4604584A (en) | Switched capacitor precision difference amplifier | |
| CA2687127C (en) | Operating method and circuit arrangement for a capacitive micromechanical sensor with analog reset | |
| EP1219967A1 (en) | Impedance detector circuit, impedance detector and method of impedance detection | |
| JPH08201491A (ja) | ホール効果装置を有する磁界センサ | |
| US4152659A (en) | Low noise differential amplifier | |
| JPH0311038B2 (ja) | ||
| US5859561A (en) | Differential load amplifier for piezoelectric sensors | |
| JP2972552B2 (ja) | 容量型センサ用検出回路および検出方法 | |
| JPS59198361A (ja) | 信号入力装置 | |
| JPH07114335B2 (ja) | 緩衝回路 | |
| US4209717A (en) | Sample and hold circuit | |
| US4603308A (en) | Temperature stable oscillator | |
| KR100296979B1 (ko) | 센서회로 | |
| US4794350A (en) | Circuit arrangement for converting a resistance variation into a frequency variation | |
| JPH11248756A (ja) | フライング・キャパシタ回路 | |
| US5821421A (en) | Device for measuring a force with the aid of a capacitative sensor using charge transfer | |
| KR20040041159A (ko) | 전위 고정 장치 및 전위 고정 방법 | |
| JP2002022785A (ja) | インピーダンス検出回路及びインピーダンス検出方法 | |
| CN111510143A (zh) | 一种电容到数字量直接转换的前端电路 | |
| JPS6215959B2 (ja) | ||
| JPS60198915A (ja) | 電圧比較器 | |
| US4123721A (en) | Bias current compensated operational amplifier circuit | |
| US10371723B2 (en) | Current sensor for biomedical measurements |