JP2972552B2 - 容量型センサ用検出回路および検出方法 - Google Patents
容量型センサ用検出回路および検出方法Info
- Publication number
- JP2972552B2 JP2972552B2 JP7152302A JP15230295A JP2972552B2 JP 2972552 B2 JP2972552 B2 JP 2972552B2 JP 7152302 A JP7152302 A JP 7152302A JP 15230295 A JP15230295 A JP 15230295A JP 2972552 B2 JP2972552 B2 JP 2972552B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- circuit
- sensor
- operational amplifier
- capacitive sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、検出対象の物理量の変
化を静電容量の変化で検出する容量型センサの検出回路
および検出方法に関する。
化を静電容量の変化で検出する容量型センサの検出回路
および検出方法に関する。
【０００２】
【従来の技術】圧力、加速度等の物理量の変化を静電容
量値の変動としてとらえる容量型のセンサにおいては、
一般に、その容量は入力される力学量に反比例して変化
することが多い。一方、通常の制御系では、入力される
力学量に比例する出力が得られると便利であることが多
い。
量値の変動としてとらえる容量型のセンサにおいては、
一般に、その容量は入力される力学量に反比例して変化
することが多い。一方、通常の制御系では、入力される
力学量に比例する出力が得られると便利であることが多
い。
【０００３】したがって、従来、容量型センサ用回路と
して、図６に示すように、入力される容量に反比例した
出力が得られるスイッチトキャパシタ回路が広く利用さ
れている。
して、図６に示すように、入力される容量に反比例した
出力が得られるスイッチトキャパシタ回路が広く利用さ
れている。
【０００４】この回路は、スイッチトキャパシタ回路の
帰還容量５１として測定対象容量、例えば、圧力センサ
のダイアフラムと支持基板等で構成され、加速度、圧力
等の力学的なエネルギーにより容量Ｃｓが変化する可変
型容量５１を用い、入力端子に接続される容量として基
準容量５２（Ｃｒ）を用いたものである。以下に図６に
示す回路の動作を説明する。
帰還容量５１として測定対象容量、例えば、圧力センサ
のダイアフラムと支持基板等で構成され、加速度、圧力
等の力学的なエネルギーにより容量Ｃｓが変化する可変
型容量５１を用い、入力端子に接続される容量として基
準容量５２（Ｃｒ）を用いたものである。以下に図６に
示す回路の動作を説明する。
【０００５】基準容量５２には、入力端子から第１のタ
イミングで正のパルス（φＲ駆動パルス信号）が加えら
れる。正のパルスにより電圧が加えられると基準容量５
２に電荷が蓄積され、このとき演算増幅器（オペアン
プ）５３の動作原理より、帰還容量５１には帰還容量値
（Ｃｓ）の逆数（１／Ｃｓ）に比例する第１の電圧が生
じる。なお、演算増幅器５３の非反転入力端には基準電
圧Ｖｒが入力され、反転入力端は基準容量５２（Ｃｒ）
の一端と、帰還路において並列接続されたスイッチング
トランジスタ５４と帰還容量５１との共通接続点に接続
されている。
イミングで正のパルス（φＲ駆動パルス信号）が加えら
れる。正のパルスにより電圧が加えられると基準容量５
２に電荷が蓄積され、このとき演算増幅器（オペアン
プ）５３の動作原理より、帰還容量５１には帰還容量値
（Ｃｓ）の逆数（１／Ｃｓ）に比例する第１の電圧が生
じる。なお、演算増幅器５３の非反転入力端には基準電
圧Ｖｒが入力され、反転入力端は基準容量５２（Ｃｒ）
の一端と、帰還路において並列接続されたスイッチング
トランジスタ５４と帰還容量５１との共通接続点に接続
されている。
【０００６】そして、第２のタイミングでは、正のパル
ス信号（φＲ）がグランド（接地電位）に立ち下がる。
同じタイミングでスイッチトキャパシタ回路の帰還回路
に挿入されトランスファゲ−トとして用いられるスイッ
チングトランジスタ５４のゲート端子に印加される信号
φＧが立ち上がり、スイッチングトランジスタ５４を導
通状態として帰還容量５１に蓄積されている電荷を放電
する。
ス信号（φＲ）がグランド（接地電位）に立ち下がる。
同じタイミングでスイッチトキャパシタ回路の帰還回路
に挿入されトランスファゲ−トとして用いられるスイッ
チングトランジスタ５４のゲート端子に印加される信号
φＧが立ち上がり、スイッチングトランジスタ５４を導
通状態として帰還容量５１に蓄積されている電荷を放電
する。
【０００７】このとき、スイッチトキャパシタ回路の出
力の電圧（Ｖscout）は第２の電圧である０Ｖとなる。
力の電圧（Ｖscout）は第２の電圧である０Ｖとなる。
【０００８】結局、スイッチトキャパシタ回路構成の容
量検出回路の出力電圧には、それぞれのタイミングに依
存した２つの電圧値が得られる。
量検出回路の出力電圧には、それぞれのタイミングに依
存した２つの電圧値が得られる。
【０００９】この出力電圧（Ｖscout）を不図示の所定
のフィルタ回路（低域通過フィルタ）を通過させること
により平均化して、センサの出力電圧とする構成が一般
に用いられている。
のフィルタ回路（低域通過フィルタ）を通過させること
により平均化して、センサの出力電圧とする構成が一般
に用いられている。
【００１０】
【発明が解決しようとする課題】このように、上記従来
の容量検出回路は、帰還回路のトランスファゲ−トとし
て作用するスイッチングトランジスタを導通状態として
リセットを行う構成とされるため、スイッチングトラン
ジスタに起因する注入電荷が存在し、このためリセット
後にもオフセット電圧が生じるといった問題があった。
の容量検出回路は、帰還回路のトランスファゲ−トとし
て作用するスイッチングトランジスタを導通状態として
リセットを行う構成とされるため、スイッチングトラン
ジスタに起因する注入電荷が存在し、このためリセット
後にもオフセット電圧が生じるといった問題があった。
【００１１】また、この電荷量（スイッチの注入電荷
量）は温度に複雑に依存するため、制御することが極め
て困難とされ、オフセット電圧の温度ドリフトを生じる
原因になっていた。
量）は温度に複雑に依存するため、制御することが極め
て困難とされ、オフセット電圧の温度ドリフトを生じる
原因になっていた。
【００１２】さらに、スイッチトキャパシタ回路を構成
する演算増幅器５３自体のオフセット（入力オフセット
電圧）や入力オフセット電圧の温度ドリフトが、センサ
の出力温度ドリフトを増大させる原因となっていた。
する演算増幅器５３自体のオフセット（入力オフセット
電圧）や入力オフセット電圧の温度ドリフトが、センサ
の出力温度ドリフトを増大させる原因となっていた。
【００１３】従って、本発明は上記問題点を解消し、回
路を構成するアンプのオフセット電圧やスイッチングト
ランジスタの電荷の影響を除去し、周囲温度の影響を受
けることなく極めて安定に容量比を検出することを可能
とする容量型センサ用検出回路および検出方法を提供す
ることを目的とする。
路を構成するアンプのオフセット電圧やスイッチングト
ランジスタの電荷の影響を除去し、周囲温度の影響を受
けることなく極めて安定に容量比を検出することを可能
とする容量型センサ用検出回路および検出方法を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明の容量型センサの検出回路は、検出対象の物
理量の変化を静電容量の変化としてとらえる容量型セン
サの検出回路において、前記容量型センサの容量の所定
の基準容量に対する容量比を電気信号に変換するための
回路と、互いに異なるサンプリングタイミングで前記ス
イッチトキャパシタ回路の出力をサンプリングする複数
のサンプルホールド回路と、前記複数のサンプルホール
ド回路の出力の差を増幅して検出信号として出力する差
動増幅回路と、を含む。
め、本発明の容量型センサの検出回路は、検出対象の物
理量の変化を静電容量の変化としてとらえる容量型セン
サの検出回路において、前記容量型センサの容量の所定
の基準容量に対する容量比を電気信号に変換するための
回路と、互いに異なるサンプリングタイミングで前記ス
イッチトキャパシタ回路の出力をサンプリングする複数
のサンプルホールド回路と、前記複数のサンプルホール
ド回路の出力の差を増幅して検出信号として出力する差
動増幅回路と、を含む。
【００１５】本発明においては、好ましくは、演算増幅
器の反転入力端子に基準容量の一端が接続され、前記演
算増幅器の帰還回路に、被測定容量と、前記被測定容量
に蓄積された電荷をショートするために前記被測定容量
の両端に接続されたスイッチと、を備え、前記基準容量
の開放端に第１及び第２の振幅電圧およびタイミングを
持つパルス信号を印加する手段を備え、前記第１の電圧
を前記基準容量の開放端に印加した際、及び前記第２の
電圧を前記基準容量の開放端に印加した際に、前記演算
増幅器の出力電圧をサンプル出力する第１及び第２の独
立したサンプルホールド回路と、前記第１及び第２のサ
ンプルホールド回路の保持電圧の差を増幅するための計
装アンプと、を備える。
器の反転入力端子に基準容量の一端が接続され、前記演
算増幅器の帰還回路に、被測定容量と、前記被測定容量
に蓄積された電荷をショートするために前記被測定容量
の両端に接続されたスイッチと、を備え、前記基準容量
の開放端に第１及び第２の振幅電圧およびタイミングを
持つパルス信号を印加する手段を備え、前記第１の電圧
を前記基準容量の開放端に印加した際、及び前記第２の
電圧を前記基準容量の開放端に印加した際に、前記演算
増幅器の出力電圧をサンプル出力する第１及び第２の独
立したサンプルホールド回路と、前記第１及び第２のサ
ンプルホールド回路の保持電圧の差を増幅するための計
装アンプと、を備える。
【００１６】本発明においては、好ましくは、帰還容量
として構成される前記容量型センサのセンサ容量を駆動
する信号がレベルを遷移する直前に、前記センサ容量と
並列に接続された前記スイッチを所定時間オン状態と
し、前記センサ容量のリセットを行うことを特徴とす
る。
として構成される前記容量型センサのセンサ容量を駆動
する信号がレベルを遷移する直前に、前記センサ容量と
並列に接続された前記スイッチを所定時間オン状態と
し、前記センサ容量のリセットを行うことを特徴とす
る。
【００１７】本発明においては、好ましくは、前記演算
増幅器の出力を増幅する利得増幅部を有し、該利得増幅
部の出力が前記第１、第２のサンプルホールド回路の入
力端に接続されている。
増幅器の出力を増幅する利得増幅部を有し、該利得増幅
部の出力が前記第１、第２のサンプルホールド回路の入
力端に接続されている。
【００１８】本発明においては、好ましくは、容量検出
回路駆動パルスの周波数を十分に通過させる高域通過型
フィルタを備え、前記高域通過型フィルタの出力電圧が
前記第１および第２のサンプルホールド回路にそれぞれ
供給される。
回路駆動パルスの周波数を十分に通過させる高域通過型
フィルタを備え、前記高域通過型フィルタの出力電圧が
前記第１および第２のサンプルホールド回路にそれぞれ
供給される。
【００１９】本発明は、検出対象の物理量の変化を静電
容量（「センサ容量」という）の変化としてとらえる容
量型センサの容量検出方法において、前記センサ容量の
基準容量に対する容量比を電気信号に変換する回路にお
ける前記基準容量を駆動する信号が論理レベルを立ち上
がりまたは立下る遷移をする直前のタイミングにて、演
算増幅器の帰還容量を構成する前記センサ容量に並列配
置されたスイッチをショートして前記センサ容量に蓄積
された電荷の放電を行い、前記基準容量を駆動する信号
の高／低レベルに応じて前記演算増幅器の出力電圧をサ
ンプルホールドし、ホールドされた両信号の差信号を増
幅出力することを特徴とする容量型センサの容量検出方
法を提供する。
容量（「センサ容量」という）の変化としてとらえる容
量型センサの容量検出方法において、前記センサ容量の
基準容量に対する容量比を電気信号に変換する回路にお
ける前記基準容量を駆動する信号が論理レベルを立ち上
がりまたは立下る遷移をする直前のタイミングにて、演
算増幅器の帰還容量を構成する前記センサ容量に並列配
置されたスイッチをショートして前記センサ容量に蓄積
された電荷の放電を行い、前記基準容量を駆動する信号
の高／低レベルに応じて前記演算増幅器の出力電圧をサ
ンプルホールドし、ホールドされた両信号の差信号を増
幅出力することを特徴とする容量型センサの容量検出方
法を提供する。
【００２０】
【作用】上記構成のもと、本発明によれば、同一の伝送
経路を通過する必要成分を含む信号と含まない信号との
差を検出するため、帰還回路にセンサ容量およびセンサ
容量に蓄積した電荷を放電させるためのリセットスイッ
チを有する演算増幅回路におけるスイッチの注入電荷や
演算増幅器自体により発生するオフセット電圧及びサン
プルホールド回路に接続される回路に混入する同相ノイ
ズが除去できるため、オフセット及びオフセットの温度
ドリフトを大幅に低減した容量型センサの検出回路が得
られる。
経路を通過する必要成分を含む信号と含まない信号との
差を検出するため、帰還回路にセンサ容量およびセンサ
容量に蓄積した電荷を放電させるためのリセットスイッ
チを有する演算増幅回路におけるスイッチの注入電荷や
演算増幅器自体により発生するオフセット電圧及びサン
プルホールド回路に接続される回路に混入する同相ノイ
ズが除去できるため、オフセット及びオフセットの温度
ドリフトを大幅に低減した容量型センサの検出回路が得
られる。
【００２１】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００２２】
【実施例１】図１は、本発明の一実施例の構成を説明す
る図である。図２は、図１の各信号の動作タイミングを
示す図である。
る図である。図２は、図１の各信号の動作タイミングを
示す図である。
【００２３】図１において、１１は加速度、圧力等の力
学的なエネルギーによって容量Ｃｓが可変するセンサ容
量を、１２は基準容量Ｃｒを示している。
学的なエネルギーによって容量Ｃｓが可変するセンサ容
量を、１２は基準容量Ｃｒを示している。
【００２４】図１に示すように、本実施例に係る容量検
出回路は、帰還回路にセンサ容量およびセンサ容量に蓄
積した電荷を放電させるためのリセットスイッチを有す
る演算増幅回路１５と、第１、第２のサンプル＆ホール
ド回路（「サンプルホールド回路」という）１６、１
７、差動増幅回路１８から構成され、容量検出回路には
センサを駆動するセンサ駆動回路（不図示）、及びタイ
ミング制御のためのクロック発生回路等ロジック回路
（不図示）に接続される。第１、第２のサンプルホール
ド回路１６、１７はサンプリングクロックφＳ１、φＳ
２をそれぞれ入力とするスイッチングトランジスタと電
荷を保持するための容量とから構成されている。
出回路は、帰還回路にセンサ容量およびセンサ容量に蓄
積した電荷を放電させるためのリセットスイッチを有す
る演算増幅回路１５と、第１、第２のサンプル＆ホール
ド回路（「サンプルホールド回路」という）１６、１
７、差動増幅回路１８から構成され、容量検出回路には
センサを駆動するセンサ駆動回路（不図示）、及びタイ
ミング制御のためのクロック発生回路等ロジック回路
（不図示）に接続される。第１、第２のサンプルホール
ド回路１６、１７はサンプリングクロックφＳ１、φＳ
２をそれぞれ入力とするスイッチングトランジスタと電
荷を保持するための容量とから構成されている。
【００２５】差動増幅回路１８は、第１、第２のサンプ
ルホールド回路１６、１７の保持電圧それぞれ非反転入
力端に入力する第１、第２のオペアンプ（演算増幅器）
１８ａ、１８ｂと、第１、第２のオペアンプ１８ａ、１
８ｂの出力の差電圧を出力信号として出力するための引
算回路を構成する第３のオペアンプ１８ｃと、電源電圧
を分圧した所定の電圧を第３のオペアンプ１８ｃに供給
するボルテージフォロワ構成の第４のオペアンプ１８ｄ
とから構成されている。なお、第１、第２のオペアンプ
１８ａ、１８ｂの帰還路上の節点ｐ、ｑは抵抗値Ｒの所
定倍ａの抵抗値ａ×Ｒを有する抵抗を介して接続され、
節点ｐと節点ｑ間の電位差に等しい電圧が第３のオペア
ンプ１８ｃを介して出力信号として出力される。なお、
第４のオペアンプ１８ｄは第３のオペアンプの入力オフ
セット電圧を補償・調整するためのものである。
ルホールド回路１６、１７の保持電圧それぞれ非反転入
力端に入力する第１、第２のオペアンプ（演算増幅器）
１８ａ、１８ｂと、第１、第２のオペアンプ１８ａ、１
８ｂの出力の差電圧を出力信号として出力するための引
算回路を構成する第３のオペアンプ１８ｃと、電源電圧
を分圧した所定の電圧を第３のオペアンプ１８ｃに供給
するボルテージフォロワ構成の第４のオペアンプ１８ｄ
とから構成されている。なお、第１、第２のオペアンプ
１８ａ、１８ｂの帰還路上の節点ｐ、ｑは抵抗値Ｒの所
定倍ａの抵抗値ａ×Ｒを有する抵抗を介して接続され、
節点ｐと節点ｑ間の電位差に等しい電圧が第３のオペア
ンプ１８ｃを介して出力信号として出力される。なお、
第４のオペアンプ１８ｄは第３のオペアンプの入力オフ
セット電圧を補償・調整するためのものである。
【００２６】図２を参照して、本実施例の容量検出回路
の動作を以下に説明する。
の動作を以下に説明する。
【００２７】時刻ｔ＝ｔ0の時、リセット信号φＧはハ
イレベルとなり、回路１５の帰還路に挿入されトランス
ファゲートとして作用するスイッチングトランジスタ１
３が導通状態となり、回路１５の出力ＳＣＯＵＴの電圧
Ｖscoutは、基準電圧Ｖｒにオペアンプ１４のオフセッ
ト電圧（入力オフセット電圧）Ｖoffを加算した電圧と
なる。すなわち、出力電圧Ｖscout は次式(1)で与えら
れる。
イレベルとなり、回路１５の帰還路に挿入されトランス
ファゲートとして作用するスイッチングトランジスタ１
３が導通状態となり、回路１５の出力ＳＣＯＵＴの電圧
Ｖscoutは、基準電圧Ｖｒにオペアンプ１４のオフセッ
ト電圧（入力オフセット電圧）Ｖoffを加算した電圧と
なる。すなわち、出力電圧Ｖscout は次式(1)で与えら
れる。
【００２８】Ｖscout＝Ｖｒ＋Ｖoff …(1)
【００２９】次に、リセット信号φＧがハイレベルから
ローレベルに切り替わり、演算増幅器１４の帰還路を構
成するスイッチングトランジスタ１３が非導通状態（開
放）となる。この時、スイッチングトランジスタ１３か
らオペアンプ１４の入力端側へ蓄積電荷Ｑｄが放出さ
れ、演算増幅器１４の出力電圧Ｖscoutは次式(2)で与え
られる。
ローレベルに切り替わり、演算増幅器１４の帰還路を構
成するスイッチングトランジスタ１３が非導通状態（開
放）となる。この時、スイッチングトランジスタ１３か
らオペアンプ１４の入力端側へ蓄積電荷Ｑｄが放出さ
れ、演算増幅器１４の出力電圧Ｖscoutは次式(2)で与え
られる。
【００３０】Ｖscout＝Ｖｒ＋Ｖoff＋Ｖｄ …(2)
【００３１】但し、電圧Ｖｄは蓄積電荷Ｑｄ、センサ容
量Ｃｓについて次式(3)で与えられる。
量Ｃｓについて次式(3)で与えられる。
【００３２】Ｖｄ＝Ｑｄ／Ｃｓ …(3)
【００３３】次に、時刻ｔ＝ｔ1の時、容量１２の一端
に入力される駆動パルス信号φＲ（振幅Ｖｐ）によって
センサを構成する容量１２（容量値はＣｒ）から次式
(4)で与えられる電荷が放出される。
に入力される駆動パルス信号φＲ（振幅Ｖｐ）によって
センサを構成する容量１２（容量値はＣｒ）から次式
(4)で与えられる電荷が放出される。
【００３４】Ｑｏ＝Ｃｒ×Ｖｐ …(4)
【００３５】この電荷Ｑｏによって回路１５からは次式
(5)で与えられる出力電圧Ｖscoutが得られ、この出力電
圧が第１のサンプルホールド回路１６にて保持（ホール
ド）される。
(5)で与えられる出力電圧Ｖscoutが得られ、この出力電
圧が第１のサンプルホールド回路１６にて保持（ホール
ド）される。
【００３６】 Ｖscout＝−（Ｃr×Ｖp）／Ｃs＋Ｖr＋Ｖoff＋Ｖd＝ＶSH1 …(5)
【００３７】次に、時刻ｔ＝ｔ2の時（駆動パルス信号
φＲ時はこの後ハイレベルからローレベルに遷移す
る）、前述した時刻ｔ＝ｔ0の時と同様にして回路１５
はリセットされる。
φＲ時はこの後ハイレベルからローレベルに遷移す
る）、前述した時刻ｔ＝ｔ0の時と同様にして回路１５
はリセットされる。
【００３８】時刻ｔ＝ｔ3ではセンサの駆動パルス信号
φＲが、時刻ｔ＝ｔ1の時と逆相であるため、回路１５
の出力電圧Ｖscoutは次式(6)で与えられる。
φＲが、時刻ｔ＝ｔ1の時と逆相であるため、回路１５
の出力電圧Ｖscoutは次式(6)で与えられる。
【００３９】 Ｖscout＝（Ｃr×Ｖp）／Ｃs＋Ｖr＋Ｖoff＋Ｖd＝ＶSH2 …(6)
【００４０】そして、この出力電圧は第２サンプルホー
ルド回路１７で保持される。
ルド回路１７で保持される。
【００４１】差動増幅回路（引算回路）１８は第１及び
第２サンプルホールド回路から出力された信号の差を増
幅する構成とされ、差動増幅回路１８の出力Ｖoutは次
のようになる。
第２サンプルホールド回路から出力された信号の差を増
幅する構成とされ、差動増幅回路１８の出力Ｖoutは次
のようになる。
【００４２】 Ｖout＝ＶSH2−ＶSH1＝２Ｃｒ×Ｖｐ／Ｃｓ …(7)
【００４３】上式(7)から分かるように、本実施例の回
路構成を用いることによって、スイッチトキャパシタ回
路１５を構成するオペアンプのオフセット電圧やスイッ
チングトランジスタ１３の電荷の影響を完全に除去する
ことができる。そして、センサ容量Ｃｓと基準容量Ｃｒ
の容量比（Ｃｒ／Ｃｓ）に比例した信号が出力Ｖoutと
して出力される。
路構成を用いることによって、スイッチトキャパシタ回
路１５を構成するオペアンプのオフセット電圧やスイッ
チングトランジスタ１３の電荷の影響を完全に除去する
ことができる。そして、センサ容量Ｃｓと基準容量Ｃｒ
の容量比（Ｃｒ／Ｃｓ）に比例した信号が出力Ｖoutと
して出力される。
【００４４】図３は、図２に示すタイミングを発生する
クロック生成回路の構成の一例を示す図である。図３を
参照して、発振器（ＯＳＣ）２１から供給されるクロッ
クを第１のカウンタ２２と第２のカウンタ２３とにより
所定の周波数に分周し、シフトレジスタ２４からの出力
に対し適宜論理演算を施すことによって、図２に示した
ように、所定のタイミングでリセット信号φＧ、駆動パ
ルス信号φＲ、サンプルホールド制御信号φＳ１、φＳ
２をそれぞれ発生することができる。
クロック生成回路の構成の一例を示す図である。図３を
参照して、発振器（ＯＳＣ）２１から供給されるクロッ
クを第１のカウンタ２２と第２のカウンタ２３とにより
所定の周波数に分周し、シフトレジスタ２４からの出力
に対し適宜論理演算を施すことによって、図２に示した
ように、所定のタイミングでリセット信号φＧ、駆動パ
ルス信号φＲ、サンプルホールド制御信号φＳ１、φＳ
２をそれぞれ発生することができる。
【００４５】
【実施例２】図４は、本発明の第２の実施例の構成を示
す図である。図４において、図１と同一の構成要素には
同一の参照符号が付されている。図４を参照して、本実
施例は、前記第１の実施例の構成における回路１５の出
力と第１、第２のサンプルホールド回路１６、１７の間
にハイパスフィルタ（ＨＰＦ）３１を追加挿入したもの
である。本実施例によれば、このような構成としたこと
により、オフセットや温度ドリフトだけでなく低周波帯
域のノイズを除去することも可能になる。
す図である。図４において、図１と同一の構成要素には
同一の参照符号が付されている。図４を参照して、本実
施例は、前記第１の実施例の構成における回路１５の出
力と第１、第２のサンプルホールド回路１６、１７の間
にハイパスフィルタ（ＨＰＦ）３１を追加挿入したもの
である。本実施例によれば、このような構成としたこと
により、オフセットや温度ドリフトだけでなく低周波帯
域のノイズを除去することも可能になる。
【００４６】
【実施例３】図５は、本発明の第３の実施例の構成を示
す図である。図５において、図１と同一の構成要素には
同一の参照符号が付されている。図５を参照して、本実
施例は、前記第１の実施例の構成における回路１５の出
力と第１、第２のサンプルホールド回路１６、１７との
間に所定の利得を有する増幅器４１を追加挿入したもの
である。増幅器４１においては、サンプリングによって
オフセットのキャンセルが行われるため、ＤＣドリフト
特性を悪化せずに全体としての利得を稼ぐことができ
る。
す図である。図５において、図１と同一の構成要素には
同一の参照符号が付されている。図５を参照して、本実
施例は、前記第１の実施例の構成における回路１５の出
力と第１、第２のサンプルホールド回路１６、１７との
間に所定の利得を有する増幅器４１を追加挿入したもの
である。増幅器４１においては、サンプリングによって
オフセットのキャンセルが行われるため、ＤＣドリフト
特性を悪化せずに全体としての利得を稼ぐことができ
る。
【００４７】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみ限定されず、本発明の原
理に準ずる各種態様を含むことは勿論である。
たが、本発明は上記態様にのみ限定されず、本発明の原
理に準ずる各種態様を含むことは勿論である。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
容量検出回路を構成するアンプのオフセット電圧やスイ
ッチングトランジスタの電荷の影響を除去することが可
能な回路構成としたことにより、周囲温度の影響を受け
ることなく、極めて安定に容量比を検出することが可能
とされるという効果を有する。
容量検出回路を構成するアンプのオフセット電圧やスイ
ッチングトランジスタの電荷の影響を除去することが可
能な回路構成としたことにより、周囲温度の影響を受け
ることなく、極めて安定に容量比を検出することが可能
とされるという効果を有する。
【００４９】また、本発明によれば、帰還回路にセンサ
容量およびセンサ容量に蓄積した電荷を放電させるため
のリセットスイッチを有する演算増幅回路の出力信号に
ハイパスフィルタを通す構成としたことにより、オフセ
ットや温度ドリフトだけでなく低周波帯域のノイズを除
去することも可能になる。
容量およびセンサ容量に蓄積した電荷を放電させるため
のリセットスイッチを有する演算増幅回路の出力信号に
ハイパスフィルタを通す構成としたことにより、オフセ
ットや温度ドリフトだけでなく低周波帯域のノイズを除
去することも可能になる。
【００５０】さらに、本発明によれば、帰還回路にセン
サ容量およびセンサ容量に蓄積した電荷を放電させるた
めのリセットスイッチを有する演算増幅回路の出力信号
を所定の利得で増幅する構成としたことにより、ＤＣド
リフト特性を悪化せずに全体としての利得を稼ぐことが
できるという効果を有する。
サ容量およびセンサ容量に蓄積した電荷を放電させるた
めのリセットスイッチを有する演算増幅回路の出力信号
を所定の利得で増幅する構成としたことにより、ＤＣド
リフト特性を悪化せずに全体としての利得を稼ぐことが
できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例の動作を説明するためのタイ
ミング図である。
ミング図である。
【図３】本発明の一実施例に係る容量検出回路を駆動制
御するロジック回路の構成例を示す図である。
御するロジック回路の構成例を示す図である。
【図４】本発明の第２の実施例の構成を示す図である。
【図５】本発明の第３の実施例をの構成を示す図であ
る。
る。
【図６】従来の容量検出回路を説明する図である。
１１ 帰還容量（センサ容量） １２ 基準容量 １３ スイッチングトランジスタ １４ 演算増幅器 １５ 回路 １６ 第１のサンプルホールド回路 １７ 第２のサンプルホールド回路 １８ 差動増幅器 ２１ ＯＳＣ ２２ 第１のカウンタ ２３ 第２のカウンタ ２４ シフトレジスタ ３１ ＨＰＦ（ハイパスフィルタ） ４１ 増幅器 ５１ 帰還容量（センサ容量） ５２ 基準容量 ５３ 演算増幅器 ５４ トランスファゲート（スイッチングトランジス
タ）
タ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗山 敏秀 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 敦賀 紀久夫 宮城県仙台市太白区郡山６丁目７番１号 株式会社トーキン内 (56)参考文献 特開 平８−297147（ＪＰ，Ａ) 実開 昭59−168168（ＪＰ，Ｕ) ＩＥＥＥ Ｃｕｓｔｏｍ Ｉｎｔｅｇ ｒ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆ, （1983）ｐ．ｐ．380−384 (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 27/00 - 27/32 G01D 5/24 G01L 1/14 G01L 9/12
Claims (5)
- 【請求項１】検出対象の物理量の変化を静電容量の変化
としてとらえる容量型センサの検出回路において、演算増幅器の反転入力端子に基準容量の一端が接続さ
れ、前記演算増幅器の帰還回路に、被測定容量と、前記
被測定容量に蓄積された電荷をショートするために前記
被測定容量の両端に接続されたスイッチと、を備え、 前記基準容量の開放端に第１及び第２の振幅電圧および
タイミングを持つパルス信号を印加する手段を備え、 前記第１の電圧を前記基準容量の開放端に印加した際、
及び前記第２の電圧を前記基準容量の開放端に印加した
際に、前記演算増幅器の出力電圧をサンプル出力する第
１及び第２の独立したサンプルホールド回路と、 前記第１及び第２のサンプルホールド回路の保持電圧の
差電圧を増幅するための計装アンプと、 を備えた ことを特徴とする容量型センサの容量測定回
路。 - 【請求項２】帰還容量として構成される前記容量型セン
サのセンサ容量を駆動する信号がレベルを遷移する直前
に、前記センサ容量と並列に接続された前記スイッチを
所定時間オン状態とし、前記センサ容量のリセットを行
うことを特徴とする請求項１の容量型センサの容量測定
回路。 - 【請求項３】前記演算増幅器の出力をさらに増幅する利
得増幅部を有し、該利得増幅部の出力が前記第１および
第２のサンプルホールド回路の入力端に接続されている
ことを特徴とする請求項１の容量型センサの容量測定回
路。 - 【請求項４】容量検出回路駆動パルスの周波数を十分に
通過させる高域通過型フィルタを備え、前記高域通過型
フィルタの出力電圧が前記第１および第２のサンプルホ
ールド回路にそれぞれ供給されることを特徴とする請求
項１記載の容量型センサの容量測定回路。 - 【請求項５】検出対象の物理量の変化を静電容量（「セ
ンサ容量」という）の変化としてとらえる容量型センサ
の容量検出方法において、 前記センサ容量の基準容量に対する容量比を電気信号に
変換する回路における前記基準容量を駆動する信号が論
理レベルを立ち上がりまたは立下る遷移をする直前のタ
イミングにて、演算増幅器の帰還容量を構成する前記セ
ンサ容量に並列配置されたスイッチをショートして前記
センサ容量に蓄積された電荷の放電を行い、前記基準容
量を駆動する信号の高／低レベルに応じて前記演算増幅
器の出力電圧をサンプルホールドし、ホールドされた両
信号の差信号を増幅出力することを特徴とする容量型セ
ンサの容量検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152302A JP2972552B2 (ja) | 1995-05-26 | 1995-05-26 | 容量型センサ用検出回路および検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152302A JP2972552B2 (ja) | 1995-05-26 | 1995-05-26 | 容量型センサ用検出回路および検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08327677A JPH08327677A (ja) | 1996-12-13 |
| JP2972552B2 true JP2972552B2 (ja) | 1999-11-08 |
Family
ID=15537560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7152302A Expired - Fee Related JP2972552B2 (ja) | 1995-05-26 | 1995-05-26 | 容量型センサ用検出回路および検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972552B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MXPA03000377A (es) * | 2000-07-13 | 2003-09-22 | Siemens Ag | Circuito para determinar la resistencia interna de una sonda lambda lineal.. |
| US6828802B2 (en) * | 2002-08-16 | 2004-12-07 | Rosemount Inc. | Pressure measurement device including a capacitive sensor in an amplifier feedback path |
| JP4363411B2 (ja) * | 2006-04-18 | 2009-11-11 | オムロンヘルスケア株式会社 | 脈波測定装置 |
| JP4325638B2 (ja) * | 2006-04-26 | 2009-09-02 | オムロンヘルスケア株式会社 | 脈波測定装置 |
| US7583088B2 (en) * | 2007-01-26 | 2009-09-01 | Freescale Semiconductor, Inc. | System and method for reducing noise in sensors with capacitive pickup |
| KR101139507B1 (ko) * | 2010-01-05 | 2012-05-07 | 주식회사 지니틱스 | 커패시턴스 측정회로 및 커패시턴스 측정 방법 |
| KR101135702B1 (ko) * | 2010-01-05 | 2012-04-13 | 주식회사 지니틱스 | 터치센서의 커패시턴스 측정회로 및 커패시턴스 측정 방법 |
| US9367181B2 (en) * | 2011-03-08 | 2016-06-14 | Synaptics Incorporated | System and method for determining user input and interference on an input device |
| JP5760652B2 (ja) * | 2011-04-28 | 2015-08-12 | セイコーエプソン株式会社 | 物理量検出装置および電子機器 |
| JP6960831B2 (ja) * | 2017-11-17 | 2021-11-05 | エイブリック株式会社 | センサ装置 |
| JP6998741B2 (ja) * | 2017-11-20 | 2022-01-18 | エイブリック株式会社 | センサ装置 |
| JP7006189B2 (ja) * | 2017-11-28 | 2022-01-24 | 株式会社アイシン | 静電容量検出装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59168168U (ja) * | 1983-04-26 | 1984-11-10 | 横河電機株式会社 | 容量電圧変換回路 |
-
1995
- 1995-05-26 JP JP7152302A patent/JP2972552B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＩＥＥＥ Ｃｕｓｔｏｍ Ｉｎｔｅｇｒ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆ，（１９８３）ｐ．ｐ．３８０−３８４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08327677A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4352562B2 (ja) | 信号処理装置 | |
| EP0975983B1 (en) | Capacitance detection system and method | |
| JP2561040B2 (ja) | 容量型センサの容量変化検出回路およびその検出方法 | |
| TWI408378B (zh) | 電流偵測裝置 | |
| US20080022762A1 (en) | Signal conditioning methods and circuits for a capacitive sensing integrated tire pressure sensor | |
| JP2972552B2 (ja) | 容量型センサ用検出回路および検出方法 | |
| CN103858014A (zh) | 用于自平衡电容器电桥的读出电路 | |
| EP3474028B1 (en) | A readout circuit for resistive and capacitive sensors | |
| JP2000065664A (ja) | 静電容量式力学量センサ | |
| JPH10163874A (ja) | スイッチトキャパシタ | |
| JP2004279261A (ja) | 物理量検出装置 | |
| WO2010131640A1 (ja) | 静電容量検出回路 | |
| JP2011107086A (ja) | 静電容量検出回路、圧力検出装置、加速度検出装置、および、マイクロフォン用トランスデューサ | |
| JPH0972757A (ja) | 微少容量検出回路 | |
| JP2006292469A (ja) | 容量式物理量センサ | |
| CN112083212A (zh) | 电流传感器及其频率补偿方法 | |
| US20030098699A1 (en) | Sense interface system with velocity feed-through rejection | |
| JPH07114335B2 (ja) | 緩衝回路 | |
| JPH04345321A (ja) | ジュアルスロープインテグレーティングａ／ｄコンバーター | |
| US9383860B2 (en) | Capacitance processing circuit and a MEMS device | |
| Bruschi et al. | A low-power capacitance to pulse width converter for MEMS interfacing | |
| JP4269388B2 (ja) | 容量式物理量検出装置 | |
| JP2913395B2 (ja) | 静電容量型センサ | |
| JP2010210241A (ja) | 液体用濃度測定装置 | |
| JP2001091373A (ja) | 圧力センサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |
|
| LAPS | Cancellation because of no payment of annual fees |