JP2969203B2 - 絶対値回路 - Google Patents

絶対値回路

Info

Publication number
JP2969203B2
JP2969203B2 JP4252196A JP25219692A JP2969203B2 JP 2969203 B2 JP2969203 B2 JP 2969203B2 JP 4252196 A JP4252196 A JP 4252196A JP 25219692 A JP25219692 A JP 25219692A JP 2969203 B2 JP2969203 B2 JP 2969203B2
Authority
JP
Japan
Prior art keywords
absolute value
output
value circuit
circuit
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4252196A
Other languages
English (en)
Other versions
JPH0676091A (ja
Inventor
国梁 寿
維康 楊
ウィワット・ウォンワラウィパット
直 高取
山本　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAKATORI IKUEIKAI KK
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
TAKATORI IKUEIKAI KK
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAKATORI IKUEIKAI KK, Consejo Superior de Investigaciones Cientificas CSIC filed Critical TAKATORI IKUEIKAI KK
Priority to JP4252196A priority Critical patent/JP2969203B2/ja
Priority to US08/111,870 priority patent/US5394107A/en
Priority to KR1019930016677A priority patent/KR940004480A/ko
Priority to EP93113692A priority patent/EP0584827A1/en
Publication of JPH0676091A publication Critical patent/JPH0676091A/ja
Application granted granted Critical
Publication of JP2969203B2 publication Critical patent/JP2969203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/22—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using conversion of ac into dc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/25—Arrangements for performing computing operations, e.g. operational amplifiers for discontinuous functions, e.g. backlash, dead zone, limiting absolute value or peak value

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は入力電圧の絶対値を出
力するアナログ型の絶対値回路に関する。
【０００２】
【従来の技術】現在デジタルコンピュータが隆盛であ
り、四則演算等の多くの演算はデジタル回路で実行され
る。しかし近年、ニューラルネットワークが注目される
など、より大局的な情報処理の必要となり、アナログ型
の処理の重要性が高まっている。そしてデジタル型の処
理においては、絶対値の算出は符号の反転のみで足りる
が、アナログ型の処理では実際に電気量の正負判定と反
転が必要であり、従来適当な回路は知られていなかっ
た。
【０００３】
【発明が解決しようとする課題】この発明はこのような
従来の問題点を解消すべく創案されたもので、アナログ
型の処理に好適な絶対値回路を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】この発明に係る絶対値回
路は、アナログ型の反転回路および最大値回路を組み合
わせたものであり、反転回路はカスケード接続されたＣ
ＭＯＳよりなる演算増幅器をゲイン「１」で使用し、ま
た最大値回路は一対のｎＭＯＳのソースフォロワ出力を
共通出力に接続したものである。
【０００５】
【実施例】次にこの発明に係る絶対値回路の１実施例を
図面に基づいて説明する。図１において、絶対値回路は
反転回路ＩＮＶＣと最大値回路ＭＡＸＣとよりなり、反
転回路の出力は最大値回路に入力されている。また回路
ＩＮＶＣおよびＭＡＸＣには入力電圧ｘが入力され、最
終的な出力はＭＡＸＣから出力される。
【０００６】反転回路ＩＮＶＣはＣＭＯＳＴ１、Ｔ２、
Ｔ３をカスケード接続し、最終段のＣＭＯＳの出力を初
段ＣＭＯＳのゲートにフィードバックしたものであり、
反転の演算増幅器となっている。そして入力電圧ｘはキ
ャパシタンスＣ１を介してＴ１のゲートに接続され、Ｔ
３からＴ１へのフィードバックラインにはＣ１と実質的
に等しいキャパシタンスＣ２が接続されている。また反
転回路ＩＮＶＣはｐＭＯＳのドレインに正の電源Ｖ
ccが、ｎＭＯＳのソースに負の電源−Ｖｃｃが接続され
ている。このような構成により、ＩＮＶＣはゲイン１の
反転の演算増幅器となり、入力電圧ｘの符号を反転した
ーｘの電圧が出力される。ここにＩＮＶＣのゲインはＣ
１／Ｃ２の比で与えられ、Ｃ１＝Ｃ２と設定したことに
より、ゲイン「１」の出力特性が得られている。
【０００７】なおＩＮＶＣのゲインは入力特性フィード
バックのインピーダンスの比で決まり、図２に示すよう
に、Ｃ１、Ｃ２に替えてレジスタンスＲ１、Ｒ２を用い
てもよい。最大値回路ＭＡＸＣは一対のｎＭＯＳＴ４、
Ｔ５のソースフォロワ出力Ｄ４、Ｄ５を共通出力Ｄoに
接続し、それぞれのゲートに入力電圧ｘとその反転−ｘ
を入力している。
【０００８】Ｔ４、Ｔ５は独立の特性としては、入力が
そのままソースに出力されるが、一方の出力が高かった
ときには（仮にｘ＞ｙとする。）、その電圧が他方（Ｔ
５）のｎＭＯＳのソースに印加され、このｎＭＯＳのゲ
ート電圧がソース電圧よりも低くなるため、遮断され
る。その結果、より高い入力電圧のみが共通出力Ｄoに
生じることになる。
【０００９】そしてＭＡＸＣにはｘとーｘとが入力され
るので、ｘ＞０ならばｘが、ｘ＜０ならばーｘが出力さ
れ、ｘ＝０ならば０が出力される。これは絶対値演算の
結果そのものである。このようにアナログ入力をそのま
ま用いて絶対値演算を実行し得るので他のアナログ演算
回路との協働が容易である。以上の出力を得るための時
間は４段のＣＭＯＳの応答時間に略等しく、デジタル回
路による演算を行う場合に比較して著しく高速である。
そしてその構成から明らかなように、回路規模は極めて
小さい。
【００１０】
【発明の効果】この発明に係る絶対値回路は、アナログ
型の反転回路および最大値回路を組み合わせたものであ
り、反転回路はカスケード接続されたＣＭＯＳよりなる
演算増幅器をゲイン「１」で使用し、また最大値回路は
一対のｎＭＯＳのソースフォロワ出力を共通出力に接続
したので、アナログ型の演算回路との協働が容易である
という優れた効果を有する。
【図面の簡単な説明】
【図１】本発明に係る絶対値回路の１実施例を示す回路
図である。
【図２】図１の実施例の変形例をしめす部分回路図であ
る。
【符号の説明】
ＩＮＶＣ 反転回路 ＭＡＸＣ 最大値回路 Ｃ１，Ｃ２， キャパシタンス Ｔ１，Ｔ２，Ｔ３， ＣＭＯＳ ｘ 入力電圧 −ｘ 入力電圧の反転 Ｖcc，−Ｖcc 電源 Ｄ４，Ｄ５， ソースフォロワ出力 Ｔ４，Ｔ５ ｎＭＯＳ Ｄo 共通出力 Ｒ 高抵抗 Ｒ１，Ｒ２ レジスタンス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィワット・ウォンワラウィパット 東京都世田谷区北沢３−５−18 株式会 社鷹山内 (72)発明者 高取 直 東京都世田谷区北沢３−５−18 株式会 社鷹山内 (72)発明者 山本 誠 東京都世田谷区北沢３−５−18 株式会 社鷹山内 (56)参考文献 特開 昭63−128488（ＪＰ，Ａ) 特開 昭49−75048（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06G 7/25

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＣＭＯＳをカスケード接続し、各ＣＭＯ
    ＳにおけるｐＭＯＳのドレインを正電圧の電源に接続す
    るとともに、この電源を反転した負の電源をｎＭＯＳの
    ソースに接続し、最終段のＣＭＯＳの出力をインピーダ
    ンスを介して初段のＣＭＯＳのゲートにフィードバック
    した反転回路であって、前記インピーダンスと実質的に
    同一のインピーダンスを介して初段ＣＭＯＳに入力電圧
    が接続された反転回路と； この反転回路の出力および前記入力電圧がそれぞれゲー
    トに接続されたｎＭＯＳと； を備え、これらｎＭＯＳのソースフォロワ出力が共通出
    力に接続されている絶対値回路。
  2. 【請求項２】 インピーダンスはキャパシタンスである
    ことを特徴とする請求項１記載の絶対値回路。
  3. 【請求項３】 インピーダンスはレジスタンスであるこ
    とを特徴とする請求項１記載の絶対値回路。
JP4252196A 1992-08-27 1992-08-27 絶対値回路 Expired - Fee Related JP2969203B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4252196A JP2969203B2 (ja) 1992-08-27 1992-08-27 絶対値回路
US08/111,870 US5394107A (en) 1992-08-27 1993-08-26 Absolute value circuit
KR1019930016677A KR940004480A (ko) 1992-08-27 1993-08-26 절대치회로
EP93113692A EP0584827A1 (en) 1992-08-27 1993-08-26 Absolute value circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4252196A JP2969203B2 (ja) 1992-08-27 1992-08-27 絶対値回路

Publications (2)

Publication Number Publication Date
JPH0676091A JPH0676091A (ja) 1994-03-18
JP2969203B2 true JP2969203B2 (ja) 1999-11-02

Family

ID=17233844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4252196A Expired - Fee Related JP2969203B2 (ja) 1992-08-27 1992-08-27 絶対値回路

Country Status (4)

Country Link
US (1) US5394107A (ja)
EP (1) EP0584827A1 (ja)
JP (1) JP2969203B2 (ja)
KR (1) KR940004480A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0843455A (ja) * 1994-08-01 1996-02-16 Oki Micro Design Miyazaki:Kk 絶対値回路
US5708385A (en) * 1995-06-02 1998-01-13 Yozan, Inc. Weighted addition circuit
JP3522457B2 (ja) * 1996-08-13 2004-04-26 株式会社鷹山 ベクトル絶対値演算回路
JPH10145348A (ja) * 1996-09-13 1998-05-29 Nec Corp クロック抽出回路
US6134569A (en) * 1997-01-30 2000-10-17 Sharp Laboratories Of America, Inc. Polyphase interpolator/decimator using continuous-valued, discrete-time signal processing
JP3675256B2 (ja) * 1999-10-15 2005-07-27 日本碍子株式会社 ベクトル信号処理回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3509372A (en) * 1967-11-22 1970-04-28 Honeywell Inc Operational amplifier controlling opposite-conductivity type switches for providing unipolar output proportional to absolute value of input signal
US3564430A (en) * 1968-10-30 1971-02-16 Collins Radio Co Linear rectifier with polarity detector
US4446444A (en) * 1981-02-05 1984-05-01 Harris Corporation CMOS Amplifier
JPS5899816A (ja) * 1981-12-09 1983-06-14 Nec Corp 整流回路
JPS6150408A (ja) * 1984-08-20 1986-03-12 Sanyo Electric Co Ltd 相補型ｍｏｓトランジスタ回路
JPS6156501A (ja) * 1984-08-28 1986-03-22 Toshiba Corp 整流回路
FR2619265B1 (fr) * 1987-08-07 1996-08-09 Crouzet Sa Dispositif de redressement
US5012139A (en) * 1989-10-30 1991-04-30 Motorola Inc. Full wave rectifier/averaging circuit

Also Published As

Publication number Publication date
JPH0676091A (ja) 1994-03-18
EP0584827A1 (en) 1994-03-02
US5394107A (en) 1995-02-28
KR940004480A (ko) 1994-03-15

Similar Documents

Publication Publication Date Title
US5714906A (en) Constant transductance input stage and integrated circuit implementations thereof
JPH0870224A (ja) 出力緩衝増幅器
KR960015585A (ko) 감도 증폭기
JP2969203B2 (ja) 絶対値回路
JP3047869B2 (ja) 出力振幅調整回路
JP2933112B2 (ja) 乗算回路
US5043652A (en) Differential voltage to differential current conversion circuit having linear output
JPH06243270A (ja) 加算回路
JP2007251507A (ja) 差動増幅回路
US7102414B2 (en) Muting circuit for audio amplifier
JP2000286653A (ja) 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置
JP3042567B2 (ja) 平均値回路
JPH0272713A (ja) 完全差分アナログ比較器
JP3529212B2 (ja) 反転増幅回路
JP3341945B2 (ja) 演算増幅器
JPH0677787A (ja) 最小値回路
JPH0676090A (ja) 最大値回路
JP3140399B2 (ja) 演算増幅器を有する回路装置
JP3074972B2 (ja) ヒステリシス回路
US20040145389A1 (en) High speed current mode NOR logic circuit
JP2002141794A (ja) 半導体集積回路
JP2630230B2 (ja) 増幅回路
JPH07336164A (ja) チューニング可能なｍｏｓ ｏｔａ
TW202341649A (zh) 放大器及其共模電壓的控制方法
JP2808855B2 (ja) 定電圧回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees