JPH0676090A - 最大値回路 - Google Patents

最大値回路

Info

Publication number
JPH0676090A
JPH0676090A JP4252048A JP25204892A JPH0676090A JP H0676090 A JPH0676090 A JP H0676090A JP 4252048 A JP4252048 A JP 4252048A JP 25204892 A JP25204892 A JP 25204892A JP H0676090 A JPH0676090 A JP H0676090A
Authority
JP
Japan
Prior art keywords
nmos
output
source
input
maximum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4252048A
Other languages
English (en)
Inventor
Kokuriyou Kotobuki
国梁 寿
Ikou You
維康 楊
Uonwarauipatsuto Uiwatsuto
ウィワット・ウォンワラウィパット
Sunao Takatori
直 高取
Makoto Yamamoto
山本　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAKAYAMA KK
Sharp Corp
Original Assignee
TAKAYAMA KK
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAKAYAMA KK, Sharp Corp filed Critical TAKAYAMA KK
Priority to JP4252048A priority Critical patent/JPH0676090A/ja
Priority to EP92121189A priority patent/EP0584402A1/en
Priority to KR1019930016679A priority patent/KR940004963A/ko
Publication of JPH0676090A publication Critical patent/JPH0676090A/ja
Priority to US08/322,408 priority patent/US5467030A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【目的】 小型かつ高速の最大値回路を提供することを
目的とする。 【構成】 複数のｎＭＯＳ、Ｔ１，Ｔ２，Ｔ３のドレイ
ンを電源Ｖccに接続するとともに、ソースを高抵抗Ｒに
介して接地し、各ｎＭＯＳ、Ｔ１，Ｔ２，Ｔ３のゲート
に入力電圧、ｘ，ｙ，ｚを接続し、各ｎＭＯＳ、Ｔ１，
Ｔ２，Ｔ３のソースに出力端子を接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は複数入力の最大値を出
力する最大値回路に関する。
【０００２】
【従来の技術】複数データの最大値の算出のような複雑
な演算は、従来はデジタルコンピュータで実現されるこ
とが多く、複数段の比較回路とマルチプレクサを用いた
比較的大規模な構成が必要であった。
【０００３】
【発明が解決しようとする課題】この発明はこのような
従来の問題点を解消すべく創案されたもので、小型かつ
高速の最大値回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】この発明に係る最大値回
路は、複数のｎＭＯＳのスッチング特性を利用するもの
で、ｎＭＯＳのソースを共通出力に接続し、各ｎＭＯＳ
のゲートに入力電圧を入力し、最大入力のｎＭＯＳを導
通させ、これによって他のｎＭＯＳのソース側に電圧を
生じさせて、最大入力以外のｎＭＯＳを遮断するもので
ある。
【０００５】
【実施例】次にこの発明に係る平均値回路の１実施例を
図面に基づいて説明する。図１において、最大値回路は
複数のｎＭＯＳ（符号Ｔ１、Ｔ２、Ｔ３で示す。）を並
列接続してなり、Ｔ１、Ｔ２、Ｔ３には入力電圧ｘ、
ｙ、ｚが入力されている。Ｔ１、Ｔ２、Ｔ３はソースフ
ォロワ出力Ｄ１、Ｄ２、Ｄ３を有し、これら出力は共通
出力Ｄoに接続されている。
【０００６】各ｎＭＯＳの独立の特性として、入力電圧
に等しい出力がソースに生じ、 Ｄ１＝ｘ Ｄ２＝ｙ Ｄ３＝ｚ となる。ここで、ｘ＞ｙ、ｘ＞ｚとすると、Ｔ１はＤ１
＝ｘとなり、Ｔ２、Ｔ３はゲート電圧よりもソース電圧
が高くなる。従って、Ｔ２、Ｔ３は遮断され、Ｄ１がそ
のままＤoに表れる。ｙまたはｚが最大であったときも
同様であり、最大入力電圧がＤoに表れる。
【０００７】なお上記実施例は３個のｎＭＯＳを並列接
続したが、２個あるいは４個以上のｎＭＯＳを同様に接
続することにより、２個あるいは４個以上の入力に対す
る最大値を出力し得る。そしてこれらの出力を得るため
の時間は１個のｎＭＯＳの応答時間に略等しく、デジタ
ル回路による演算を行う場合に比較して著しく高速であ
る。そしてその構成から明らかなように、回路規模は極
めて小さい。
【０００８】
【発明の効果】前述のとおり、この発明に係る最大値回
路は、ｎＭＯＳのソースフォロワ出力を共通出力に接続
することにより、各ｎＭＯＳの入力の最大値が共通出力
に生じるようにしたので、回路が小型であるとともに、
応答速度が極めて高速であるという優れた効果を有す
る。
【図面の簡単な説明】
【図１】本発明に係る最大値回路の１実施例を示す回路
図である。
【符号の説明】
Ｔ１，Ｔ２，Ｔ３ ｎＭＯＳ ｘ，ｙ，ｚ 入力電圧 Ｄ１，Ｄ２，Ｄ３ ソースフォロワ出力 Ｄo 共通出力 Ｖcc 電源 Ｒ 高抵抗
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月２日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィワット・ウォンワラウィパット 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 高取 直 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 山本 誠 東京都世田谷区北沢３−５−18 株式会社 鷹山内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 複数のｎＭＯＳのドレインを電源に接続
    するとともに、ソースを高抵抗を介して接地し、各ｎＭ
    ＯＳのゲートに入力電圧を接続し、各ｎＭＯＳのソース
    に出力端子を接続してある最大値回路。
JP4252048A 1992-08-26 1992-08-26 最大値回路 Pending JPH0676090A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4252048A JPH0676090A (ja) 1992-08-26 1992-08-26 最大値回路
EP92121189A EP0584402A1 (en) 1992-08-26 1992-12-11 Circuit calculating the maximum value
KR1019930016679A KR940004963A (ko) 1992-08-26 1993-08-26 최대치회로
US08/322,408 US5467030A (en) 1992-08-26 1994-10-12 Circuit for calculating a maximum value

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4252048A JPH0676090A (ja) 1992-08-26 1992-08-26 最大値回路

Publications (1)

Publication Number Publication Date
JPH0676090A true JPH0676090A (ja) 1994-03-18

Family

ID=17231848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4252048A Pending JPH0676090A (ja) 1992-08-26 1992-08-26 最大値回路

Country Status (4)

Country Link
US (1) US5467030A (ja)
EP (1) EP0584402A1 (ja)
JP (1) JPH0676090A (ja)
KR (1) KR940004963A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0731921A1 (en) * 1994-09-30 1996-09-18 Koninklijke Philips Electronics N.V. Extreme level circuit
FR2728744B1 (fr) * 1994-12-21 1997-03-14 Sgs Thomson Microelectronics Circuit de fourniture de tension extremum
FR2728745B1 (fr) * 1995-06-09 1997-03-21 Sgs Thomson Microelectronics Circuit de fourniture de tension extremum

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5644218A (en) * 1979-09-20 1981-04-23 Nec Corp Electronic circuit using field effect transistor
JPS60173924A (ja) * 1984-02-20 1985-09-07 Toshiba Corp 論理回路
US4613772A (en) * 1984-04-11 1986-09-23 Harris Corporation Current compensation for logic gates
JPS6234416A (ja) * 1985-08-07 1987-02-14 Victor Co Of Japan Ltd 信号選択回路
JPS6234417A (ja) * 1985-08-07 1987-02-14 Victor Co Of Japan Ltd 信号選択回路
JPH01265718A (ja) * 1988-04-18 1989-10-23 Toshiba Corp シュミットトリガ回路
US4896059A (en) * 1988-07-26 1990-01-23 Microelectronics Center Of North Carolina Circuit to perform variable threshold logic
JPH02221870A (ja) * 1989-02-22 1990-09-04 Toshiba Corp 最大値検出回路及び最小値検出回路
JPH03291571A (ja) * 1990-04-09 1991-12-20 Toshiba Corp 最大値出力回路及び最小値出力回路
JP3178716B2 (ja) * 1990-09-04 2001-06-25 キヤノン株式会社 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路

Also Published As

Publication number Publication date
US5467030A (en) 1995-11-14
EP0584402A1 (en) 1994-03-02
KR940004963A (ko) 1994-03-16

Similar Documents

Publication Publication Date Title
US4953115A (en) Absolute value calculating circuit having a single adder
JPS6220028A (ja) 補数化装置
KR100312941B1 (ko) 전류비교기
JP3260197B2 (ja) 加算回路
US3925651A (en) Current mode arithmetic logic array
JPH0676090A (ja) 最大値回路
GB2076245A (en) Emitter-coupled logic circuits
JP2969203B2 (ja) 絶対値回路
US6329840B1 (en) Tristate output buffer with matched signals to PMOS and NMOS output transistors
US6615210B1 (en) Bit stream ternary match scheme
JPH0677787A (ja) 最小値回路
JP3042567B2 (ja) 平均値回路
JPH10207690A (ja) 加算器回路とそのための方法
JPH02152326A (ja) 冗長２進ｄ／ａ変換器およびそれを用いた冗長２進信号処理装置
RU2242044C1 (ru) Мажоритарный модуль
JPH0590929A (ja) 半導体集積回路
US20230195415A1 (en) Fixed binary adder with small area and method of designing the same
JP3137629B2 (ja) 桁上げ‐セーブ算術演算機構に対する加算器セル
EP0503671A2 (en) Full adder
US5990703A (en) Apparatus and method for a low power latchable adder
JPH02104130A (ja) Ｄ／ａ変換装置
JPS61143844A (ja) ディジタル演算回路
KR0144069B1 (ko) 전가산기
JPH07118643B2 (ja) データを処理するための回路網
JPH05113872A (ja) 逆数生成回路装置