JPS6234417A - 信号選択回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は信号選択回路に係り、複数の入力信号から最大
又は最小の信号を選択出力する信号選択回路に関する。

従来の技術 従来より、各秤アナログ信号処理の分野において、信号
の振幅制限回路や、２−信号間の大小検出回路や、複数
信号の最大値又は最小値検出回路として信号選択回路が
利用されている。

第３図（Ａ）、（Ｂ）は夫々従来の信号選択回路の各個
の回路図を示す。この第３図（Ａ）。

（Ｂ）に図示し１ζ回路は共に、複数個の入力信号Ｖ＋
　＊　Ｖ２　、・・・、Ｖｎの中で最大値を選択して出
力する信号選択回路である。

第３図（Ａ）に図示した回路において、出力信号Ｖ　ｏ
ｕｔは周知の如くダイオードＤ１〜Ｄ１の順方向の非直
線的な入出力特性に支配されるため、入力信号ｖ１〜■
１間の電圧差が小なる場合、ダイオードの出力インピー
ダンスが高くなり、出力信号Ｖｏｕｔの直線性が悪くな
ってしまうという欠点があった。

第３図（Ｂ）に示した回路は上記欠点を解決したもので
、上記回路に対して演算増幅器△１〜Ａ１を新たに設け
て、上記ダイオードＤ１〜ＤＴＩが演算増幅器Ａ１〜△
ηの帰還路に配置されるよう構成されている。これによ
り、演算増幅器Ａ１〜ＡＴＬ及びダイオードＤ１〜ＤＴ
＋が等極内に理想ダイオードとして動作し、上記ダイオ
ードＤ１〜ＤＴ＋の入出力特性の非直線性が改善される
。従つて、この改善効果は演算増幅器へ１〜Ａηの特性
によって支配される。

発明が解決しようとする問題点 しかるに、上記演算増幅器Ａ１〜Ａηは周知の如くその
周波数特性が十分でないため、例えば低周波信号では使
用可能であっても、映像信号周波数では、発振や位相推
移等により回路の動作は不安定となり、上記ダイオード
の入出力特性の非直線性の十分な改善効果を得ることが
できない。

また、上記選択回路を例えばモノリシック集積回路で実
現する場合、演算増幅器Ａ１〜ＡＴｌは周知の如く複雑
な回路構成であるため、多数の入力信号に対応しようと
すれば信号選択回路全体の回路構成が複雑になってしま
う。これらの問題点を解決するために、種々の信号選択
回路が提案されているが、これらの回路はいずれも出力
に直流レベルシフ１−を伴ってしまう等の問題点があっ
た。

そこで、本発明はトランジスタ、電流源及び抵抗にて回
路を構成することにより、上記問題点を解決した信号選
択回路を提供することを目的とする。

問題点を解決するための手段 本発明になる信号選択回路は、一の入力端子にベースが
接続された第１のトランジスタと、第１のトランジスタ
とエミッタが夫々共通接続された第２のトランジスタと
、第２のトランジスタのエミッタにそのベースが接続さ
れた第３のトランジスタと、第１及び第２のトランジス
タのエミッタと第３のトランジスタのベースに共通に接
続された第１のｆｆｉ流源と、第２のトランジスタのベ
ースにそのコレクタが接続されると共に、第３のトラン
ジスタのコレクタにそのエミッタが夫々接続された第４
のトランジスタと、第３のトランジスタのコレクタと第
４のトランジスタのエミッタに共通に接続された第２の
電流源と、第１のトランジスタのベースにそのベースが
接続され、第２のトランジスタのベースにそのエミッタ
が夫々接続された第５のトランジスタと、第５のトラン
ジスタのコレクタ・エミッタ間に接続された電流検出用
抵抗とよりなる回路をｎ（但し、ｎは２以上の整数）系
統設け、ｎ系統の第３のトランジスタのエミッタに夫々
共通接続された第３の電流源及び一の出力端子とよりな
り、第３のトランジスタと第１、第２．第４及び第５の
トランジスタとの接合構造を夫々異ならせるように構成
されている。

作用 上記第１及び第３のトランジスタは所謂エミッタホロワ
回路を構成する。従って、上記第１及び第３のトランジ
スタを介して出力端子へ送出される出力信号は第１のト
ランジスタのベースに供給される信号の大小に拘らず良
好な直線性を有している。

一方、第２のトランジスタは帰還トランジスタとして作
用し、第４のトランジスタのコレクタ電圧の変化を第３
のトランジスタのベースに帰還し、第４のトランジスタ
のコレクタＴＳｌを制御する。

また第５のトランジスタはクランプトランジスタとして
作用し、第４のトランジスタのコレクタ電圧がある値よ
り下がらないようにして、第４のトランジスタの飽和を
防止している。

また、第１及び第２の１〜ランジスタのエミッタは夫々
用１の電流源に共通接続されているため、第２のトラン
ジスタのエミッタ電流により第１のトランジスタのエミ
ッタ電流が制御される。

さらに、Ｆ記ｎ個の第３の１−ランジスタのエミッタは
夫々用２の電流源に共通接続されているため、ｎ個の第
４のトランジスタのコレクタ電圧は上記ｎ個の入力端子
に供給されるｎ個の入力信号の電圧値に比例又は反比例
して最大又は最小となる。

従って、ｎｆｌの入力信号のうち最大又は最小の一の入
ツノ信号が供給されるーの回路の第２のトランジスタは
オフされて、その入力信号が第１及び第３の１−ランジ
スタのベース・エミッタ間を夫々介して出力端子に出力
される。一方、伯の（ｎ−１）系統の回路の第２のトラ
ンジスタはオンとなり、第１のトランジスタをオフとす
る。これにより、上記他の（ｎ−１）系統の回路に供給
される（ｎ−１）個の入力信号の出力伝送路は遮断され
るため、上記最大又は最小の出力には影響を及ぼさない
。

さらに、上記第１及び第３のトランジスタはＨいに接合
構造が異なり、夫々のベース・エミッタ間電圧が互いに
打ら消されるので、略直流レベルシフ１一のない出力が
得られる。

実施例 第１図は本発明になる信号選択回路の第１実施例の回路
図を示す。この第１図図示回路はｎ（但し、ｎは２以上
の整、数）個の入力信＠Ｖ１〜ｖ１に夫々対応したｎ個
の回路ブロック８１〜ＳＴ＋及び共通電流源■３より構
成され、上記ｎ個の入力信号■１〜ＶＴ＋から最大値を
選択出力する回路である。

ここで、上記回路ブロックＳ１〜Ｓ１中のＱｎ〜ＱＴＩ
＋は入力トランジスタ、０１２〜Ｑｎ２は帰還トランジ
スタ、ＱＩ４〜ＱｎａはＮ流検出トランジスタ、０１５
〜ＱＴ＋５はクランプトランジスタを示し、これらは全
てＮＰＮトランジスタである。

また、ＰＮＰトランジスタＱ１３〜ＱＴ１３は出力トラ
ンジスタ、ｌ１ｌ−ＩＴＩ＋及びＩ　１２〜ｌＴ１２は
電流源、Ｒ＋〜Ｒηは電流検出用抵抗を夫々示す。

上記回路ブロック＄１〜ＳＴＩは同一構成であるので、
以下、回路ブロックＳＩの構成について説明する。

回路ブロックＳ１において、ベースを入力端とする入力
用ＮＰＮトランジスタＱ＋＋と帰還用ＮＰＮトランジス
タＱＩ２のエミッタ及び出力用ＰＮＰトランジスタＱ　
ｔ、ｔのベースは夫々電流源Ｉ　ｎに共通接続される。

また、出力トランジスタＱＩ３のコレクタと、そのベー
スにベースバイアス電圧Ｖｅが印加された電流検出用Ｎ
ＰＮＩ−ランジスタＱ１４のエミッタは電流ａＧＩ　Ｉ
　１２に共通接続される。そのコレクタ・エミッタ間に
ｆｆ１ｉ検出用抵抗Ｒ１が接続されたクランプ用ＮＰＮ
トランジスタＱ＋ｓのベースは入力トランジスタＱｎの
ベースに接続され、一方そのエミッタは帰還ｉ−ランジ
スタＱ１ｔのベース及び電流検出トランジスタＱ１４の
コレクタに接続される。

また、回路ブロック８１〜ＳＴＩの出力トランジスタＱ
ｌｌ〜ＱＴ１３のエミッタは夫々電流源■３及び出力端
子０に共通接続される。

まず、上記回路ブロックＳ１の動作について説明するに
、出力トランジスタＱＩ３のコレクタ電流は、その角筒
が電流源Ｉ＋２であるから、Ｎ流検出トランジスタＱ錘
のエミッタ電流を制御する。電流検出トランジスタＱＭ
のコレクタ電流は電流検出用抵抗Ｒ＋に流れて、電流検
出トランジスタＱＭのコレクタ電圧を変化させる。この
コレクタ電圧の変化は帰還トランジスタＱ１２により出
力トランジスタＱＩ３のベースに帰還され、出力トラン
ジスタＱＩ３のコレクタ電流を制御する。一方、入力ト
ランジスタＱｕと帰還トランジスタＱＩ２のエミッタは
夫々電流源Ｉ　ｎに共通接続されているので、帰還トラ
ンジスタＱＩ２のエミッタ電流により、入力トランジス
タＯｎのエミッタ電流は制御される。また、クランプト
ランジスタＱ＋ｓは電流検出トランジスタＱ１４のコレ
クタ電圧が（■１−ＶＢＥ）（但し、■１は入力信号の
電圧値、ＶＯＥはクランプトランジスタＱＣｓの順方向
のベース・エミッタ間電圧を夫々示す）以下に低くなら
ないようにクランプし、電流検出トランジスタＱＨの飽
和を防止している。

次に、入力信号の最大値を選択する回路の動作に関して
、回路ブロックＳ１及び８２間の相互作用を例にとり説
明する。ここで、上記回路ブロックＳ＋　、８２の夫々
の入力信号の電圧値が例えばＶｌ＞Ｖ２であるとする。

この入力信号Ｖ＋。

ｖ２は夫々入力トランジスタＱｎ　、Ｑ２＋のベース・
エミッタ間を介して出力トランジスタＱ１３゜Ｑ２３の
ベースに伝達されるが、前記の如く出力トランジスタＱ
Ｉ３．Ｑ２３のエミッタは夫々電流源Ｉ３に共通接続さ
れているため、出力トランジスタＱＩ３のエミッタ電流
に比べて出力トランジスタＱ２１のエミッタｍＲの方が
大きい。

このため、回路ブロックＳ＋において、電流検出トラン
ジスタＱ１４のコレクタ［Ｅは大となり、そのコレクタ
電圧は低下し、クランプトランジスタＱＣｓがオンされ
、一方帰遠トランジスタＱ１２は逆バイアスされてオフ
となる。従って、入力トランジスタＱ＋＋はオン状態が
維持され、出力トランジスタＱＩ３のベース電圧は変化
しない。

一方、回路ブロックＳ２において、電流検出トランジス
タＱ２４のコレクタ電流は小となり、そのコレクタ電圧
は高く、クランプトランジスタＱδは逆バイアスされて
オフとなり、帰還１〜ランジスタＱ２２はオンとなる。

この帰還トランジスタＱ２２は上記コレクタ電圧を出力
トランジスタＱ２３のベースに帰還しているので、その
ベース電圧が上昇せしめられる。

上記の動作は、出力トランジスタＱ１３．０２３のベー
ス電圧が略等しくなる所で平衡状態となる。

この結果、入力トランジスタＱ２＋はオフされて、入力
信号ｖ２はしはや出力トランジスタＱ２３に伝達されず
、従って出力端子Ｏにも伝達されない。

このようにして、出力端子Ｏには入力信号ｖ１のみが入
力トランジスタＯｎ及び出力トランジスタＱｕの夫々の
ベース・エミッタ間を介して出力され、その出力電圧ｙ
ｏｕｔは、トランジスタＱｎ。

Ｑ１０のベース・エミッタ間電圧が互いに等しいものと
すると、 Ｖｏｕｔ　　−Ｖ　＋　　　　　　　　　　　　　　　
　　　　　（１）となる。

ここで、もし入力信号■１が入力信号■１〜ＶＴＩの中
で最大値であれば、上記と同様の相互作用が回路ブロッ
クＳ１と他の回路ブロック８２〜Ｓηとの間にも働き、
結局最大値となる入力信号■１のみが出力端子Ｏに出力
される。

次に、入力信号Ｖ＋−Ｖｔ＋間の電圧差が小さい場合に
ついて前記と同様に、回路ブロックＳ＋。

Ｓ２を例にとり説明する。ここでも、やはりｖｌ＞Ｖ２
の関係があるものとする。この場合、前述のように、入
力トランジスタＱ２１は完全なオフ状態には必ずしもな
らず、入力トランジスタＱ２＋に１ｉ流が流れる場合も
ある。

しかし、出力トランジスタＱ２３のベース電圧は帰還ト
ランジスタＱ２２の帰還作用により、入力信号Ｖ２に追
従しているので、帰還トランジスタＱ２２のエミッタの
出力インピーダンスは極めて低く、等極内に定電圧源と
して働き、上記入力信号Ｖ２による入力トランジスタＱ
２＋に流れる電流は帰還トランジスタＱ２２に吸収され
、出力には影響しない。

一方、入力トランジスタＱｎと出力トランジスタＱ１３
は共にエミッタホロワ回路として動作して、入力信号ｖ
１を出力端子Ｏに伝達しているので、出力は良好な直線
性を有する。

また、上記第１図図示回路は前記第３図（Ｂ）に示した
回路の如く演棹増幅器を有しておらず、さらに上記帰還
作用は不要な入力信号の遮断にのみ寄与するものである
から、第１図図示回路ｔよ映像信号周波数等でも安定に
動作する。

第２図は本発明になる信号選択回路の第２実施例の回路
図を示す。この第２図図示回路は前記第１図図示回路で
使用されている全てのトランジスタの接合構造を逆とし
、かつ、電源Ｖ。Ｃ側と接地側とを反転させた構成とな
っており、ｎ　１ｌｌｉｌの入力信号■１〜ＶＴ＋から
最小値を選択出力する回路である。

ここで、前記と同様に、回路ブロックＳ＋’〜Ｓｎ’　
は夫々同一の回路構成であり、Ｑ１１′〜ＱＴＩ　ｔ　
’　は入力ｉ〜ランジスタ、Ｑ１７’〜Ｑ１２′は帰還
１−ランジスタ、ＱＩ３’〜ＱＴＩ　３　’　は出力ト
ランジスタ、Ｑ１４’〜Ｑη４′は電流検出ｌ−ランジ
スタ、Ｑ１５′〜ＱＴＩ　ｓ　’　はクランプトランジ
スタ、Ｉｎ’〜ｌｔ＋　Ｉ’及び［＋２’・”ｌｎ２’
　は電流源、Ｒ＋　’〜Ｒ１′は電流検出用抵抗を夫々
示す。また、回路ブロックＳＩ′〜ＳＴｌ′の出力トラ
ンジスタＱＩ３’〜ＱＴ＋　３　’　のエミッタは夫々
電流源Ｉ３’及び出力端子Ｏ′に共通接続されている。

上記第２図図示回路の動作を前記と同様に回路ブロック
Ｓｌ’、Ｓ２’　を例にとり、またＶｌ　＜Ｖ２として
説明する。ここで、Ｖｌ　＜Ｖ２であるため、出力トラ
ンジスタ０１１′の１ミツタ電流に比べて出力トランジ
スタ０２３′のエミッタ電流の方が大きい。

従って、電流検出トランジスタＱＩ４’の］レクタ電圧
は上背し、一方電流検出１−ランジスタＱ２４′のコレ
クタ電圧は低下するため、帰還トランジスタ０１２′は
オフされ、−力帰還トランジスタ０２２′はオンとなる
。このため、入力信号Ｖ＋が出力端子Ｏ′に伝送され、
−万人力伏号Ｖ２は入力トランジスタ０２１′　がオフ
となるため出力されない、このときの出力電圧Ｖｏｕｔ
’　は、トランジスタＱｕ　’　、　Ｑ１０　’　のベ
ース・エミッタ間電圧が互いに等しいものとすると、 ＶＯ４１ｔ’＝Ｖ＋　　　　　　　　　　　　（２）と
表わされる。

また、クランプトランジスタ０１５′はオンとなり、電
流検出トランジスタＱ１４′のコレクタ電圧が（Ｖｌ　
＋ＶＢ　Ｅ’　）（但し、ＶＩＥ’はクランプトランジ
スタ０１４′のベース・エミッタ間電圧を示す）以上高
くならないようにクランプし、電流検出トランジスタＱ
Ｉ４′の飽和を防止している。

このようにして、第２図図示回路により複数の入力信号
中量小値がそのまま出力端子０′に選択出力される。

発明の効果 上述の如く、本発明回路は、トランジスタ、Ｎ流源及び
抵抗にて回路構成されているため、簡単な回路構成によ
り良好な出力の直線性を有し、かつ、広帯域で安定した
信号選択回路が実現できるので、例えば映像信号処理等
に応用でき、さらに、略直流レベルシフトのない出力が
得られる等の特長を有する。

【図面の簡単な説明】

第１図及び第２図は夫々本発明になる信号選択回路の第
１及び第２実施例を示す回路図、第３図（Ａ）、（Ｂ）
は夫々従来の信号選択回路の各間を示す回路図である。 Ｉｎ　′Ｉｎ　＋　＊　　Ｉｕ　’〜ＩＴｌ＋’、Ｉ＋
２′■η２．１＋２’〜”ＴＩ２’　ｌ　　Ｉ３１　　
Ｉ３’　・・・電流源、ｏ、ｏ’−・・出力端子、Ｑ＋
＋　〜Ｑｙ＋　＋　、Ｑｎ　’〜ＱＴＩ　＋　’　・・
・入力トランジスタ、Ｑ＋ｔ〜ＱＴ＋２ＩＱ１２′〜Ｑ
ＴＩ　２　’　・・・帰還トランジスタ、（１１３〜Ｑ
Ｔ１３．０１３’〜ＱＴＩ　３　’・・・出力トランジ
スタ、ＱＩ４〜Ｑｎ４．ＱＨ’〜Ｑη４′・・・電流検
出トランジスタ、ＱＣｓ〜Ｑｎｓ、Ｑ＋ｓ’〜Ｑη５′
・・・クランプトランジスタ、Ｒ＋−Ｒη、Ｒ１′〜Ｒ
η′・・・電流検出用抵抗、Ｓ１〜ＳＴＩ　、　Ｓ＋　
’〜ＳＴＩ′・・・回路ブロック。 特許出願人　日本ビクター株式会社 手続補正型 特許庁長官　　宇　賀　道　部　　殿 １、事件の表示 昭和６０年　特許願　第１７２４１６号２、発明の名称 信号選択回路 ３、補正をする者 事件とのｌ係　　　特許出願人 住所　〒２２１　　神奈川県横浜市神奈用区守屋町３丁
目１２番地名称　（４３２）　　日本ビクター株式会社
代表者　取締役社長　宍　道　−部 ４、代理人 住所　〒１０２　　東京都千代田区麹町５丁目７番地６
、補正の対象 明細書の発明の詳細な説明の欄。 ７、補正の内容 明ｍ１ｌｌ中、第７頁第６行の「第２の電流源Ｊを「第
３の電流源」と補正する。

Claims (1)

【特許請求の範囲】
1. 一の入力端子にベースが接続された第１のトランジスタ
   と、該第１のトランジスタとエミッタが夫々共通接続さ
   れた第２のトランジスタと、該第２のトランジスタのエ
   ミッタにそのベースが接続された第３のトランジスタと
   、該第１及び第２のトランジスタのエミッタと該第３の
   トランジスタのベースに共通に接続された第１の電流源
   と、該第２のトランジスタのベースにそのコレクタが接
   続されると共に、該第３のトランジスタのコレクタにそ
   のエミッタが夫々接続された第４のトランジスタと、該
   第３のトランジスタのコレクタと該第４のトランジスタ
   のエミッタに共通に接続された第２の電流源と、該第１
   のトランジスタのベースにそのベースが接続され、該第
   ２のトランジスタのベースにそのエミッタが夫々接続さ
   れた第５のトランジスタと、該第５のトランジスタのコ
   レクタ・エミッタ間に接続された電流検出用抵抗とより
   なる回路をｎ（但し、ｎは２以上の整数）系統設け、ｎ
   系統の該第３のトランジスタのエミッタに夫々共通接続
   された第３の電流源及び一の出力端子とよりなり、該第
   ３のトランジスタと該第１、第２、第４及び第５のトラ
   ンジスタとの接合構造を夫々異ならせて、ｎ系統の該入
   力端子に供給される最大ｎ個の入力信号から最大値又は
   最小値の一の入力信号を該一の出力端子に選択出力する
   よう構成したことを特徴とする信号選択回路。