JPH02221870A - 最大値検出回路及び最小値検出回路 - Google Patents
最大値検出回路及び最小値検出回路Info
- Publication number
- JPH02221870A JPH02221870A JP4260889A JP4260889A JPH02221870A JP H02221870 A JPH02221870 A JP H02221870A JP 4260889 A JP4260889 A JP 4260889A JP 4260889 A JP4260889 A JP 4260889A JP H02221870 A JPH02221870 A JP H02221870A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- output terminal
- terminal
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 42
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- WYROLENTHWJFLR-ACLDMZEESA-N queuine Chemical compound C1=2C(=O)NC(N)=NC=2NC=C1CN[C@H]1C=C[C@H](O)[C@@H]1O WYROLENTHWJFLR-ACLDMZEESA-N 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は最大値検出回路及び最小値検出回路に関し、特
に、ＹＣ分離回路の中間値検出回路に好適の最大値検出
回路及び最小値検出回路に関する。
に、ＹＣ分離回路の中間値検出回路に好適の最大値検出
回路及び最小値検出回路に関する。
（従来の技術）
近時、テレビジョン受像機等においては高画質化の要求
に伴い、遅延回路及び中間値検出回路等を使用したＹＣ
分離回路が採用されている。例えば、本件出願人により
特許出願された特願昭６３−２４６９３１号がある。
に伴い、遅延回路及び中間値検出回路等を使用したＹＣ
分離回路が採用されている。例えば、本件出願人により
特許出願された特願昭６３−２４６９３１号がある。
第３図は、荘延回路を入出力する１日前後の映像信号の
相関を検出するための中間値検出回路を示す回路図であ
る。
相関を検出するための中間値検出回路を示す回路図であ
る。
最大値検出回路１は入力端子ＩＮ１ 、１８２に入力さ
れる信号の最大値を検出して最小値検出回路４に与える
。最大値検出回路２は入力端子ＩＮ２゜１８３に入力さ
れる信号の最大値を検出して最小値検出回路４に与える
。最大値検出回路３は入力端子１８１ 、１８３に入力
される信号の最大値を検出して最小値検出回路４に与え
る。最小値検出回路４は最大値検出回路１．２．３の出
力の最小値を検出して検出結果を出力端子０に出力して
いる。このように、最大値検出回路１．２．３及び最小
値検出回路４は、夫々、入力される複数の信号のうち最
大値又は最小値を検出して出力している。最小値検出回
路４の検出結果は入力端子１８１ 、１８２ 。
れる信号の最大値を検出して最小値検出回路４に与える
。最大値検出回路２は入力端子ＩＮ２゜１８３に入力さ
れる信号の最大値を検出して最小値検出回路４に与える
。最大値検出回路３は入力端子１８１ 、１８３に入力
される信号の最大値を検出して最小値検出回路４に与え
る。最小値検出回路４は最大値検出回路１．２．３の出
力の最小値を検出して検出結果を出力端子０に出力して
いる。このように、最大値検出回路１．２．３及び最小
値検出回路４は、夫々、入力される複数の信号のうち最
大値又は最小値を検出して出力している。最小値検出回
路４の検出結果は入力端子１８１ 、１８２ 。
１８３に入力される信号の中間値を示している。
第４図は中間値検出回路を構成する従来の最大値検出回
路を示す回路図である。
路を示す回路図である。
ｎ個の入力信号Ｖｌ乃至Ｖｎは入力端子■Ｎ１乃至ＩＮ
ｎを介してＮＰＮトランジスタＱ１乃至Ｑｎのベースに
夫々与えられる。トランジスタＱ１乃至Ｑｎのコレクタ
は電源端子に接続されて電ｍ電圧Ｖｃｃが供給され、エ
ミッタは共通接続されて電流源Ｉを介して基準電位点に
接続されると共に出力端子Ｏに接続される。
ｎを介してＮＰＮトランジスタＱ１乃至Ｑｎのベースに
夫々与えられる。トランジスタＱ１乃至Ｑｎのコレクタ
は電源端子に接続されて電ｍ電圧Ｖｃｃが供給され、エ
ミッタは共通接続されて電流源Ｉを介して基準電位点に
接続されると共に出力端子Ｏに接続される。
最も高いレベルの入力信号■１乃至ｖｎをベースに入力
したトランジスタがオンとなり、他のトランジスタはカ
ットオフとなる。従って、常時、出力端子０からは入力
信号■１乃至ｖｎの最大レベルの信号が出力される。
したトランジスタがオンとなり、他のトランジスタはカ
ットオフとなる。従って、常時、出力端子０からは入力
信号■１乃至ｖｎの最大レベルの信号が出力される。
しかしながら、入力信号ｖｌ乃至Ｖｎのレベルが変化し
て、変化前とは異なるトランジスタに最大レベルの入力
信号が入力されてトランジスタがスイッチングする場合
には、出力端子Ｏから出力される信号に歪みが発生して
しまうという問題があった。
て、変化前とは異なるトランジスタに最大レベルの入力
信号が入力されてトランジスタがスイッチングする場合
には、出力端子Ｏから出力される信号に歪みが発生して
しまうという問題があった。
第５図はこの問題を説明するためのグラフであり、横軸
にＫＴ／（ｌを単位として差動入力電圧（Ｖｌ −Ｖ２
）をとり、縦軸にαＩを中位としてトランジスタＱ１
、Ｑ２のコレクタ用流１１゜Ｉ２をとってスイッチン
グ時の差動特性を示している。但し、Ｋはボルツマン定
数、Ｔは絶対温度、ｑは電子の電荷、αはベース接地に
おける電流増輻率であり、入力端子１８１ 、 ＴＮ２
にのみ人力信号が与えられるものとする。
にＫＴ／（ｌを単位として差動入力電圧（Ｖｌ −Ｖ２
）をとり、縦軸にαＩを中位としてトランジスタＱ１
、Ｑ２のコレクタ用流１１゜Ｉ２をとってスイッチン
グ時の差動特性を示している。但し、Ｋはボルツマン定
数、Ｔは絶対温度、ｑは電子の電荷、αはベース接地に
おける電流増輻率であり、入力端子１８１ 、 ＴＮ２
にのみ人力信号が与えられるものとする。
入力信号Ｖ１ 、Ｖ２のレベルの大小関係が反転するト
ランジスタＱ１ 、Ｑ２のスイッチング時には、差動入
力Ｉ圧（Ｖｌ −Ｖ２ ）が±２ＫＴ／Ｑ（約±５０ｍ
Ｖ）以下の範囲では、第５図に示すように、コレクタ電
流Ｉｆ、１２は差動入力の変化に対して略直線的に変化
する。従って、この期間にはトランジスタＱｌ 、Ｑ２
のペースエミッタ間電圧ＶＦが比較的大きく変動し、出
力端子Ｏには入力信号Ｖｌ 、Ｖ２の両者に基づいた出
力の和が現れ、出力信号に歪みが発生してしまう。そこ
で、大利得の増幅器を用意し、この範囲の歪みが問題と
ならないレベルまで入力信号を増幅する必要があった。
ランジスタＱ１ 、Ｑ２のスイッチング時には、差動入
力Ｉ圧（Ｖｌ −Ｖ２ ）が±２ＫＴ／Ｑ（約±５０ｍ
Ｖ）以下の範囲では、第５図に示すように、コレクタ電
流Ｉｆ、１２は差動入力の変化に対して略直線的に変化
する。従って、この期間にはトランジスタＱｌ 、Ｑ２
のペースエミッタ間電圧ＶＦが比較的大きく変動し、出
力端子Ｏには入力信号Ｖｌ 、Ｖ２の両者に基づいた出
力の和が現れ、出力信号に歪みが発生してしまう。そこ
で、大利得の増幅器を用意し、この範囲の歪みが問題と
ならないレベルまで入力信号を増幅する必要があった。
また、入出力信号相互間にはトランジスタのベースエミ
ッタ間電圧ＶＦによるオフセットが発生してしまうとい
う問題もあった。
ッタ間電圧ＶＦによるオフセットが発生してしまうとい
う問題もあった。
なお、ＮＰＮトランジスタＱ１乃至Ｑｎに替えてＰＮＰ
トランジスタを使用し、これらのＰＮＰトランジスタの
コレクタを基準電位点に接続し、エミッタを共通接続し
て電源電圧Ｖｃｃを供給することにより、従来の最小値
検出回路を構成することができる。この場合には、入力
端子ＩＮＩ乃至ＩＮｎを介して導入される入力信号■１
乃至Ｖｎのうち最小レベルの入力信号が与えられたトラ
ンジスタのみオンとなり、他のトランジスタはカットオ
フとなって、出力端子Ｏには最小レベルの入力信号が現
れる。また、このような構成の従来の最小値検出回路に
おいても、ＰＮＰトランジスタのスイッチング時に、上
述した従来の最大値検出回路と同様の問題を呈すること
は明らかである。
トランジスタを使用し、これらのＰＮＰトランジスタの
コレクタを基準電位点に接続し、エミッタを共通接続し
て電源電圧Ｖｃｃを供給することにより、従来の最小値
検出回路を構成することができる。この場合には、入力
端子ＩＮＩ乃至ＩＮｎを介して導入される入力信号■１
乃至Ｖｎのうち最小レベルの入力信号が与えられたトラ
ンジスタのみオンとなり、他のトランジスタはカットオ
フとなって、出力端子Ｏには最小レベルの入力信号が現
れる。また、このような構成の従来の最小値検出回路に
おいても、ＰＮＰトランジスタのスイッチング時に、上
述した従来の最大値検出回路と同様の問題を呈すること
は明らかである。
（発明が解決しようとする課題）
このように、上述した従来の最大値検出回路及び最小値
検出回路においては、トランジスタのスイッチング時に
は、２つの入力信号が加算されて出力されることから、
入力端子に比較的大レベルの入力信号を入力するように
する必要があり、また、入出力信号レベルが異なったも
のとなってしまうという問題点があった。
検出回路においては、トランジスタのスイッチング時に
は、２つの入力信号が加算されて出力されることから、
入力端子に比較的大レベルの入力信号を入力するように
する必要があり、また、入出力信号レベルが異なったも
のとなってしまうという問題点があった。
本発明はかかる問題点に鑑みてなされたものであって、
トランジスタのスイッチング時においても最大レベル又
は最小レベルの信号を夫々歪みなく出力することができ
る最大値検出回路及び最小値検出回路を提供することを
目的とする。
トランジスタのスイッチング時においても最大レベル又
は最小レベルの信号を夫々歪みなく出力することができ
る最大値検出回路及び最小値検出回路を提供することを
目的とする。
［発明の描成］
（課題を解決するための手段）
本発明に係る最大値検出回路は、複数の入力信号の中か
ら最大値の信号を検出して出力するための回路゛ｅあっ
て、それぞれの非反転入力端２反転入力端及び出力端を
有し、各非反転入力端に前記入力信号のいずれかが供給
される複数の差動増幅器と、前記各差動増幅器の各出力
端からの出力信号がそれぞれベースに供給され、コレク
タが共通に第１の電位点に接続され、エミッタが共通に
定電流源を介して基準電位点に接続された複数のＮＰＮ
トランジスタを有し、前記共通エミッタを出力端子に結
合すると共に、この出力端に得られる信号を前記各差動
増幅器の反転入力端に帰還しで成るトランジスタ回路と
を具備し、前記出力端子から最大値の信号を出力するよ
うにしたものであり、また、本発明に係る最小値検出回
路１ユ、複数の入力信号の中から最小値の信号を検出し
て出力するだめの回路であって、それぞれの非反転入力
端１反転入力端及び出力端を有し、各非反転入力端にＮ
Ｉ記入力信号のいずれかが供給される複数の差動増幅器
と、前記各差動増幅器の各出力端からの出力信号がそれ
ぞれベースに供給され、コレクタが共通に基準電位点に
接続され、エミッタが共通に定ｆｆｉ流源を介して第１
の電位点に接続された複数のＰＮＰトランジスタを有し
、前記共通エミッタを出力端子に結合すると共に、この
出力端に得られる信号を前記各差ジノ増幅器の反転入力
端に帰還して成るトランジスタ回路とを具備し、前記出
力端子から最小値の信号を出力するようにしたものであ
る。
ら最大値の信号を検出して出力するための回路゛ｅあっ
て、それぞれの非反転入力端２反転入力端及び出力端を
有し、各非反転入力端に前記入力信号のいずれかが供給
される複数の差動増幅器と、前記各差動増幅器の各出力
端からの出力信号がそれぞれベースに供給され、コレク
タが共通に第１の電位点に接続され、エミッタが共通に
定電流源を介して基準電位点に接続された複数のＮＰＮ
トランジスタを有し、前記共通エミッタを出力端子に結
合すると共に、この出力端に得られる信号を前記各差動
増幅器の反転入力端に帰還しで成るトランジスタ回路と
を具備し、前記出力端子から最大値の信号を出力するよ
うにしたものであり、また、本発明に係る最小値検出回
路１ユ、複数の入力信号の中から最小値の信号を検出し
て出力するだめの回路であって、それぞれの非反転入力
端１反転入力端及び出力端を有し、各非反転入力端にＮ
Ｉ記入力信号のいずれかが供給される複数の差動増幅器
と、前記各差動増幅器の各出力端からの出力信号がそれ
ぞれベースに供給され、コレクタが共通に基準電位点に
接続され、エミッタが共通に定ｆｆｉ流源を介して第１
の電位点に接続された複数のＰＮＰトランジスタを有し
、前記共通エミッタを出力端子に結合すると共に、この
出力端に得られる信号を前記各差ジノ増幅器の反転入力
端に帰還して成るトランジスタ回路とを具備し、前記出
力端子から最小値の信号を出力するようにしたものであ
る。
（作用）
本発明に係る最大値検出回路においては、差＃Ｊ １Ｍ
幅器は入力信号のレベルと帰還された出力信号のレベル
との差に基づいた電流をＮＰＮｔ−ランジスタのベース
に与える。所定の入力信号のレベルが出力信号のレベル
よりも小さくなると、この人力信ｑを非反転入力端に入
力する差動増幅器から電流が与えられるＮＰＮトランジ
スタは迅速にカットオフする。逆に、所定の入力信号の
レベルが出力信号のレベルよりも大きくなると、この入
力信号を非反転入力端に入力する差動増幅器から電流が
与えられるＮＰＮトランジスタはオンとなって、迅速に
出力信号を入力、信すのレベルに一致させる。つまり、
ループゲインが十分に大きい場合には、２つの入力信号
に基づいた和の出力信号が現れる範囲を著しく低減づる
ことができる。
幅器は入力信号のレベルと帰還された出力信号のレベル
との差に基づいた電流をＮＰＮｔ−ランジスタのベース
に与える。所定の入力信号のレベルが出力信号のレベル
よりも小さくなると、この人力信ｑを非反転入力端に入
力する差動増幅器から電流が与えられるＮＰＮトランジ
スタは迅速にカットオフする。逆に、所定の入力信号の
レベルが出力信号のレベルよりも大きくなると、この入
力信号を非反転入力端に入力する差動増幅器から電流が
与えられるＮＰＮトランジスタはオンとなって、迅速に
出力信号を入力、信すのレベルに一致させる。つまり、
ループゲインが十分に大きい場合には、２つの入力信号
に基づいた和の出力信号が現れる範囲を著しく低減づる
ことができる。
また、本発明に係る最小値検出回路においては、出力信
号のレベルよりも大きいレベルの入力信号を非入力反転
端に入力する差動増幅器から電流が与えられるＰＮＰト
ランジスタは迅速にカットオフするように動作し、出力
信号のレベルよりも小ざいレベルの入力信号を非反転入
力端に入力する差動増幅器から電流が与えられるＰＮＰ
トランジスタはオンとなって、迅速に出力信号を入力信
号のレベルに一致させる。
号のレベルよりも大きいレベルの入力信号を非入力反転
端に入力する差動増幅器から電流が与えられるＰＮＰト
ランジスタは迅速にカットオフするように動作し、出力
信号のレベルよりも小ざいレベルの入力信号を非反転入
力端に入力する差動増幅器から電流が与えられるＰＮＰ
トランジスタはオンとなって、迅速に出力信号を入力信
号のレベルに一致させる。
（実施例）
以下、図面に基づいて本発明の実施例を詳細に説明する
。第１図は本発明に係る最大値検出回路の一実施例を示
す回路図である。
。第１図は本発明に係る最大値検出回路の一実施例を示
す回路図である。
入力端子ＩＮｌ乃至ＩＮｎには夫々入力信号Ｖ １乃至
Ｖｎが入力される。入力端子ＩＮＩ乃至ＩＮｎは差動増
幅器Ａ１乃至Ａｎの非反転入力端に夫々接続されており
、差動増幅器Ａ１乃至八〇の出力端はＮＰＮトランジス
タＱ１乃至Ｑ ＩＩのベースに夫々接続されている。ト
ランジスタＱ１乃至Ｑｎのコレクタは電源端子５に接続
されて電ｉ電圧Ｖｃｃが供給されでおり、エミッタは共
通接続されて出力端子Ｏ及び差動増幅器Ａ１乃至Ａｎの
反転入力端に接続されると共に、電流源１を介して基準
電位点に接続されている。差動増幅器Ａ１乃至八〇は非
反転入力端に入力される入力信号と反転入力端に帰還さ
れる出力信号のレベル差に基づいた電流をトランジスタ
Ｑ１乃至Ｑｎのベースに与えている。
Ｖｎが入力される。入力端子ＩＮＩ乃至ＩＮｎは差動増
幅器Ａ１乃至Ａｎの非反転入力端に夫々接続されており
、差動増幅器Ａ１乃至八〇の出力端はＮＰＮトランジス
タＱ１乃至Ｑ ＩＩのベースに夫々接続されている。ト
ランジスタＱ１乃至Ｑｎのコレクタは電源端子５に接続
されて電ｉ電圧Ｖｃｃが供給されでおり、エミッタは共
通接続されて出力端子Ｏ及び差動増幅器Ａ１乃至Ａｎの
反転入力端に接続されると共に、電流源１を介して基準
電位点に接続されている。差動増幅器Ａ１乃至八〇は非
反転入力端に入力される入力信号と反転入力端に帰還さ
れる出力信号のレベル差に基づいた電流をトランジスタ
Ｑ１乃至Ｑｎのベースに与えている。
次に、このように構成された最大値検出回路の動作につ
いて説明する。
いて説明する。
入力信号Ｖｌ乃至■ｎのうら最大レベルの入力信号が与
えられる差動増幅器の出力端に接続されたトランジスタ
がオンとなり、他のトランジスタはカットオフとなる。
えられる差動増幅器の出力端に接続されたトランジスタ
がオンとなり、他のトランジスタはカットオフとなる。
こうして、出力端子○には入力信号■１乃至Ｖｎのうち
最大レベルの入力信号に基づいた出力信号が出力される
。差動増幅器Ａ１乃至八〇は、夫々出力信号と名入力信
号■１乃至■ｎとを比較する。いま、反転入力端に帰還
される出力信号のレベルが非反転入力端に入力する入力
信号のレベルよりも小さい場合には、この差動増幅器は
出力端に接続されたトランジスタのベースに電流を供給
して出力信号のレベルを迅速に上Ｒさせる。逆に、反転
入力端の出力信号のレベルが非反転入力端の入力信号の
レベルよりも大きい場合には、この差動増幅おは出力端
に接続されたトランジスタのベースに負の電流を与え、
この１−ランジスタを迅速にカッ１−オフさせる。従っ
て、第５図に示した差動入力電圧（Ｖｌ −Ｖ２ ＞が
±２ＫＴ／ｑの範囲を通過する時間は、ループゲインに
応じて著しく短縮されることになる。
最大レベルの入力信号に基づいた出力信号が出力される
。差動増幅器Ａ１乃至八〇は、夫々出力信号と名入力信
号■１乃至■ｎとを比較する。いま、反転入力端に帰還
される出力信号のレベルが非反転入力端に入力する入力
信号のレベルよりも小さい場合には、この差動増幅器は
出力端に接続されたトランジスタのベースに電流を供給
して出力信号のレベルを迅速に上Ｒさせる。逆に、反転
入力端の出力信号のレベルが非反転入力端の入力信号の
レベルよりも大きい場合には、この差動増幅おは出力端
に接続されたトランジスタのベースに負の電流を与え、
この１−ランジスタを迅速にカッ１−オフさせる。従っ
て、第５図に示した差動入力電圧（Ｖｌ −Ｖ２ ＞が
±２ＫＴ／ｑの範囲を通過する時間は、ループゲインに
応じて著しく短縮されることになる。
第２図は第１図の回路の具体的な構成を示１回路図であ
り、２人力の例を示している。
り、２人力の例を示している。
入力端子ＵＮ 、■Ｎ２はトランジスタＱ Ｉａ、 Ｑ
２ａのベースに夫々接続されている。トランジスタＱ
１ａのエミッタは差動対をなずトランジスタＱ１ｂのエ
ミッタに共通接続され、電流源１１ａを介して基Ｑ電位
点に接続されている。また、ｌ−ランジスタＱ１ａのコ
レクタは電源端子５に接続され、トランジスタＱ１ｂの
コレクタは電流源１１ｂを介して電源端子５に接続され
る。これら［・ランジスタＱ １ａ。
２ａのベースに夫々接続されている。トランジスタＱ
１ａのエミッタは差動対をなずトランジスタＱ１ｂのエ
ミッタに共通接続され、電流源１１ａを介して基Ｑ電位
点に接続されている。また、ｌ−ランジスタＱ１ａのコ
レクタは電源端子５に接続され、トランジスタＱ１ｂの
コレクタは電流源１１ｂを介して電源端子５に接続され
る。これら［・ランジスタＱ １ａ。
Ｑｌｂ及び電流源１１ａ、Ｉｌｂにより第１図の差動増
幅器Ａ１が構成されており、トランジスタＱｌｂのコレ
クタが出力端としてトランジスタＱ１のベースに接続さ
れる。
幅器Ａ１が構成されており、トランジスタＱｌｂのコレ
クタが出力端としてトランジスタＱ１のベースに接続さ
れる。
同様に、差動対をなりトランジスタＱ２ａ、 Ｑ２ｂの
エミッタは共通接続されて電流源１２ａを介して基準電
位点に接続される。トランジスタＱ２ａのコレクタは電
源端子５に接続され、トランジスタＱ２ｂのコレクタは
電流源１２ｂを介して電源端子５に接続されている。こ
れらトランジスタＱ２ａ。
エミッタは共通接続されて電流源１２ａを介して基準電
位点に接続される。トランジスタＱ２ａのコレクタは電
源端子５に接続され、トランジスタＱ２ｂのコレクタは
電流源１２ｂを介して電源端子５に接続されている。こ
れらトランジスタＱ２ａ。
Ｑ２ｂ及び電流源１２ａ、１２ｂにより差ｒｉｈ ｕａ
幅器△２が構成される。トランジスタＱ２ｂのコレクタ
が出力端としてトランジスタＱ２のベースに接続されて
いる。出力端子Ｏは、差動増幅器ＡＩ 、Ａ２の反転入
力端であるトランジスタＱｌｂ、 Ｑ２ｂのベースに接
続されている。
幅器△２が構成される。トランジスタＱ２ｂのコレクタ
が出力端としてトランジスタＱ２のベースに接続されて
いる。出力端子Ｏは、差動増幅器ＡＩ 、Ａ２の反転入
力端であるトランジスタＱｌｂ、 Ｑ２ｂのベースに接
続されている。
次に、このように構成された実施例回路の動作について
説明する。
説明する。
いま、出力端子○には入力信号ｖ２に対応した出力信号
ｖＯが出力されているものとする。ここで、入力信号の
レベルが変化してＶｌ ＞Ｖ２となると、Ｖｌ ＞Ｖｏ
であるので、トランジスタＱ１ｂのコレクタ電流が減少
する。そうすると、電流源１１ｂに流れる電流１１ｂと
トランジスタＱｌｂのコレクタ電流との差の電流により
、トランジスタＱ１のベースに与えられる電流が増加し
て１−ランジスタＱ１のコレクタ電流が増加する。一方
、この場合には、Ｖｏ ＞Ｖ２となるので、ｌ−ランジ
スタＱ２ｂのコレクタ電流が増加してトランジスタＱ２
のベースに与える電流を減少させてトランジスタＱ２を
カットオフさせる。こうして、出力信号Ｖｏは迅速に入
力信号Ｖ１と一致する。この一致は、ループゲインが大
きいほど短時間に行われ、結局、出力信＠ｖＯが２つの
入力信号の和となる加算範囲をループゲイン分の１にす
ることができ、出力信号の歪みの発生を防止Ｊることが
できる。
ｖＯが出力されているものとする。ここで、入力信号の
レベルが変化してＶｌ ＞Ｖ２となると、Ｖｌ ＞Ｖｏ
であるので、トランジスタＱ１ｂのコレクタ電流が減少
する。そうすると、電流源１１ｂに流れる電流１１ｂと
トランジスタＱｌｂのコレクタ電流との差の電流により
、トランジスタＱ１のベースに与えられる電流が増加し
て１−ランジスタＱ１のコレクタ電流が増加する。一方
、この場合には、Ｖｏ ＞Ｖ２となるので、ｌ−ランジ
スタＱ２ｂのコレクタ電流が増加してトランジスタＱ２
のベースに与える電流を減少させてトランジスタＱ２を
カットオフさせる。こうして、出力信号Ｖｏは迅速に入
力信号Ｖ１と一致する。この一致は、ループゲインが大
きいほど短時間に行われ、結局、出力信＠ｖＯが２つの
入力信号の和となる加算範囲をループゲイン分の１にす
ることができ、出力信号の歪みの発生を防止Ｊることが
できる。
また、差動増幅器Ａ１乃至八〇が出力信号■０と入力信
号との差に基づいてＮＰＮｔ−ランジスタＱ１乃至Ｑｎ
を制御しているので、出力信号ＶＯのレベルを入力信号
の最大レベルと同一にすることができることは明らかで
ある。
号との差に基づいてＮＰＮｔ−ランジスタＱ１乃至Ｑｎ
を制御しているので、出力信号ＶＯのレベルを入力信号
の最大レベルと同一にすることができることは明らかで
ある。
なお、本発明に係る最小値検出回路は、第１図のＮＰＮ
ｔ−ランジスタＱ１乃至Ｑｎに替えてｎ個のＰＮＰトラ
ンジスタを使用し、これらのＰＮＰトランジスタのエミ
ッタを共通接続して電源電圧Ｖｃｃを供給し、コレクタ
をｌ卑電位点に接続することにより構成層ることができ
、また、その動作も第１図の最大値検出回路と同様であ
るので、図示及び説明を省略りる。
ｔ−ランジスタＱ１乃至Ｑｎに替えてｎ個のＰＮＰトラ
ンジスタを使用し、これらのＰＮＰトランジスタのエミ
ッタを共通接続して電源電圧Ｖｃｃを供給し、コレクタ
をｌ卑電位点に接続することにより構成層ることができ
、また、その動作も第１図の最大値検出回路と同様であ
るので、図示及び説明を省略りる。
［発明の効果］
以上説明したように本発明によれば、２つの入力信号の
和が出力信号として現れることを防止して歪みがない出
力信号を出力することができると共に入出力信号のＡフ
セツｉ〜をなくすことができる。このため、入力信号を
増幅するためのアンプが不要となり、回路を簡単になも
のにすることができるという効果を有する。
和が出力信号として現れることを防止して歪みがない出
力信号を出力することができると共に入出力信号のＡフ
セツｉ〜をなくすことができる。このため、入力信号を
増幅するためのアンプが不要となり、回路を簡単になも
のにすることができるという効果を有する。
第１図は本発明に係る最大値検出回路の一実施例を示ず
回路図、第２図は第１図の具体的な構成を示す回路図、
第３図は中間値検出回路を示す回路図、第４図は従来の
最大値検出回路を示１回路図、第５図は従来例の問題点
を説明するためのグラフである。 １８１〜■Ｎｎ・・・入力端子、 Ａ１〜Ａｎ・・・差動増幅器、 Ｑ１〜Ｑｎ・・・ＮＰＮトランジスタ、Ｉ・・・電流源
、０・・・出力端子。
回路図、第２図は第１図の具体的な構成を示す回路図、
第３図は中間値検出回路を示す回路図、第４図は従来の
最大値検出回路を示１回路図、第５図は従来例の問題点
を説明するためのグラフである。 １８１〜■Ｎｎ・・・入力端子、 Ａ１〜Ａｎ・・・差動増幅器、 Ｑ１〜Ｑｎ・・・ＮＰＮトランジスタ、Ｉ・・・電流源
、０・・・出力端子。
Claims (2)
- （１）複数の入力信号の中から最大値の信号を検出して
出力するための回路であつて、 それぞれの非反転入力端、反転入力端及び出力端を有し
、各非反転入力端に前記入力信号のいずれかが供給され
る複数の差動増幅器と、 前記各差動増幅器の各出力端からの出力信号がそれぞれ
ベースに供給され、コレクタが共通に第１の電位点に接
続され、エミッタが共通に定電流源を介して基準電位点
に接続された複数のＮＰＮトランジスタを有し、前記共
通エミッタを出力端子に結合すると共に、この出力端に
得られる信号を前記各差動増幅器の反転入力端に帰還し
て成るトランジスタ回路とを具備し、 前記出力端子から最大値の信号を出力するようにしたこ
とを特徴とする最大値検出回路。 - （２）複数の入力信号の中から最小値の信号を検出して
出力するための回路であつて、 それぞれの非反転入力端、反転入力端及び出力端を有し
、各非反転入力端に前記入力信号のいずれかが供給され
る複数の差動増幅器と、 前記各差動増幅器の各出力端からの出力信号がそれぞれ
ベースに供給され、コレクタが共通に基準電位点に接続
され、エミッタが共通に定電流源を介して第１の電位点
に接続された複数のＰＮＰトランジスタを有し、前記共
通エミッタを出力端子に結合すると共に、この出力端に
得られる信号を前記各差動増幅器の反転入力端に帰還し
て成るトランジスタ回路とを具備し、 前記出力端子から最小値の信号を出力するようにしたこ
とを特徴とする最小値検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260889A JPH02221870A (ja) | 1989-02-22 | 1989-02-22 | 最大値検出回路及び最小値検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260889A JPH02221870A (ja) | 1989-02-22 | 1989-02-22 | 最大値検出回路及び最小値検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02221870A true JPH02221870A (ja) | 1990-09-04 |
Family
ID=12640748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4260889A Pending JPH02221870A (ja) | 1989-02-22 | 1989-02-22 | 最大値検出回路及び最小値検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02221870A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467030A (en) * | 1992-08-26 | 1995-11-14 | Yozan Inc. | Circuit for calculating a maximum value |
| US5471161A (en) * | 1992-08-26 | 1995-11-28 | Yozan Inc. | Circuit for calculating the minimum value |
| JPH09288706A (ja) * | 1996-04-22 | 1997-11-04 | Sharp Corp | 多入力多出力競合型増幅回路 |
-
1989
- 1989-02-22 JP JP4260889A patent/JPH02221870A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467030A (en) * | 1992-08-26 | 1995-11-14 | Yozan Inc. | Circuit for calculating a maximum value |
| US5471161A (en) * | 1992-08-26 | 1995-11-28 | Yozan Inc. | Circuit for calculating the minimum value |
| JPH09288706A (ja) * | 1996-04-22 | 1997-11-04 | Sharp Corp | 多入力多出力競合型増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3234293B2 (ja) | デジタル利得設定を備えたモノリシック集積差動増幅器 | |
| EP1147601B1 (en) | Level shift circuit | |
| US7323935B2 (en) | Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier | |
| EP2916456B1 (en) | Fully differential class a/ab amplifier and method thereof | |
| KR20020028783A (ko) | 선형 가변 이득 증폭기 | |
| US5910748A (en) | Power amplifier in bicmos technology having an output stage in MOS technology | |
| EP0463857B1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JP5441483B2 (ja) | 可変利得ｒｆ増幅器 | |
| EP0856167B1 (en) | Multi-stage current feedback amplifier | |
| US4007427A (en) | Cascaded transistor amplifier stages | |
| EP0131340A1 (en) | Current stabilising circuit | |
| US4271394A (en) | Amplifier circuit | |
| JPH02221870A (ja) | 最大値検出回路及び最小値検出回路 | |
| US7119615B2 (en) | Electronic amplifier circuit | |
| JP2004254314A (ja) | 多段増幅器内での段間結合 | |
| US5352989A (en) | Low input resistance amplifier stage | |
| US5917376A (en) | Circuit and technique for compensating high gain amplifier without compensation capacitors | |
| US3487324A (en) | Plural channel amplifier system having variable feedback means | |
| US5525931A (en) | High-speed video amplifier | |
| US4366443A (en) | Television intermediate frequency amplifier | |
| US5170134A (en) | Fast buffer | |
| US7348850B2 (en) | Electronic circuit for amplification of a bipolar signal | |
| US11128273B2 (en) | Variable gain amplifier embedded in a reception chain | |
| US10243516B2 (en) | Audio amplifier and audio power amplifier | |
| KR870000836B1 (ko) | 텔레비죤 튜닝 불량으로 발생하는 잡음을 뮤트시키는 수신잡음 제거회로 |