JPH0677787A - 最小値回路 - Google Patents

最小値回路

Info

Publication number
JPH0677787A
JPH0677787A JP4252093A JP25209392A JPH0677787A JP H0677787 A JPH0677787 A JP H0677787A JP 4252093 A JP4252093 A JP 4252093A JP 25209392 A JP25209392 A JP 25209392A JP H0677787 A JPH0677787 A JP H0677787A
Authority
JP
Japan
Prior art keywords
pmos
output
minimum
voltage
trs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4252093A
Other languages
English (en)
Inventor
Kokuriyou Kotobuki
国梁 寿
Ikou You
維康 楊
Uonwarauipatsuto Uiwatsuto
ウィワット・ウォンワラウィパット
Sunao Takatori
直 高取
Makoto Yamamoto
山本　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAKAYAMA KK
Sharp Corp
Original Assignee
TAKAYAMA KK
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAKAYAMA KK, Sharp Corp filed Critical TAKAYAMA KK
Priority to JP4252093A priority Critical patent/JPH0677787A/ja
Priority to EP92121191A priority patent/EP0584403A1/en
Priority to KR1019930016680A priority patent/KR940004964A/ko
Publication of JPH0677787A publication Critical patent/JPH0677787A/ja
Priority to US08/322,407 priority patent/US5471161A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)

Abstract

(57)【要約】 【目的】 小型かつ高速の最小値回路を提供することを
目的とする。 【構成】 複数のｐＭＯＳ、Ｔ１，Ｔ２，Ｔ３のソース
を、ドレインよりも低電圧の電源−Ｖccに接続するとと
もに、ドレインを高抵抗Ｒを介して接地し、各ｐＭＯ
Ｓ、Ｔ１，Ｔ２，Ｔ３のゲートに入力電圧ｘ，ｙ，ｚを
接続し、各ｐＭＯＳ、Ｔ１，Ｔ２，Ｔ３のドレインに共
通出力Ｄoを接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は複数入力の最小値を出
力する最小値回路に関する。
【０００２】
【従来の技術】複数データの最小値の算出のような複雑
な演算は、従来はデジタルコンピュータで実現されるこ
とが多く、複数段の比較回路とマルチプレクサを用いた
比較的大規模な構成が必要であった。
【０００３】
【発明が解決しようとする課題】この発明はこのような
従来の問題点を解消すべく創案されたもので、小型かつ
高速の最小値回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】この発明に係る最小値回
路は、複数のｐＭＯＳのスッチング特性を利用するもの
で、ｐＭＯＳのドレインを共通出力に接続し、各ｐＭＯ
Ｓのゲートに入力電圧を入力し、最小入力のｐＭＯＳを
導通させ、これによって他のｐＭＯＳのドレイン側に電
圧を生じさせて、最小入力以外のｐＭＯＳを遮断するも
のである。
【０００５】
【実施例】次にこの発明に係る平均値回路の１実施例を
図面に基づいて説明する。図１において、最小値回路は
複数のｐＭＯＳ（符号Ｔ１、Ｔ２、Ｔ３で示す。）を並
列接続してなり、Ｔ１、Ｔ２、Ｔ３には入力電圧ｘ、
ｙ、ｚが入力されている。Ｔ１、Ｔ２、Ｔ３はソースフ
ォロワ出力Ｄ１、Ｄ２、Ｄ３を有し、これら出力は共通
出力Ｄoに接続されている。
【０００６】各ｐＭＯＳの独立の特性として、入力電圧
に等しい出力がドレインに生じ、 Ｄ１＝ｘ Ｄ２＝ｙ Ｄ３＝ｚ となる。ここで、ｘ＜ｙ、ｘ＜ｚとすると、Ｔ１はＤ１
＝ｘとなり、Ｔ２、Ｔ３はゲート電圧よりもドレイン電
圧が低くなる。従って、Ｔ２、Ｔ３は遮断され、Ｄ１が
そのままＤoに表れる。ｙまたはｚが最小であったとき
も同様であり、最小入力電圧がＤoに表れる。
【０００７】なお上記実施例は３個のｐＭＯＳを並列接
続したが、２個あるいは４個以上のｐＭＯＳを同様に接
続することにより、２個あるいは４個以上の入力に対す
る最小値を出力し得る。そしてこれらの出力を得るため
の時間は１個のｐＭＯＳの応答時間に略等しく、デジタ
ル回路による演算を行う場合に比較して著しく高速であ
る。そしてその構成から明らかなように、回路規模は極
めて小さい。
【０００８】
【発明の効果】前述のとおり、この発明に係る最小値回
路は、ｐＭＯＳのソースフォロワ出力を共通出力に接続
することにより、各ｐＭＯＳの入力の最小値が共通出力
に生じるようにしたので、回路が小型であるとともに、
応答速度が極めて高速であるという優れた効果を有す
る。
【図面の簡単な説明】
【図１】本発明に係る最小値回路の１実施例を示す回路
図である。
【符号の説明】
Ｔ１，Ｔ２，Ｔ３ ｐＭＯＳ Ｄ１，Ｄ２，Ｄ３ ソースフォロワ出力 ｘ，ｙ，ｚ 入力電圧 Ｄo 共通出力 Ｒ 高抵抗 −Ｖcc 電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィワット・ウォンワラウィパット 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 高取 直 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 山本 誠 東京都世田谷区北沢３−５−18 株式会社 鷹山内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 複数のｐＭＯＳのソースを、ドレインよ
    りも低電圧の電源に接続するとともに、ドレインを高抵
    抗を介して接地し、各ｐＭＯＳのゲートに入力電圧を接
    続し、各ｐＭＯＳのドレインに共通出力を接続してある
    最小値回路。
JP4252093A 1992-08-26 1992-08-26 最小値回路 Pending JPH0677787A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4252093A JPH0677787A (ja) 1992-08-26 1992-08-26 最小値回路
EP92121191A EP0584403A1 (en) 1992-08-26 1992-12-11 Circuit calculating the minimum value
KR1019930016680A KR940004964A (ko) 1992-08-26 1993-08-26 최소치회로
US08/322,407 US5471161A (en) 1992-08-26 1994-10-12 Circuit for calculating the minimum value

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4252093A JPH0677787A (ja) 1992-08-26 1992-08-26 最小値回路

Publications (1)

Publication Number Publication Date
JPH0677787A true JPH0677787A (ja) 1994-03-18

Family

ID=17232442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4252093A Pending JPH0677787A (ja) 1992-08-26 1992-08-26 最小値回路

Country Status (4)

Country Link
US (1) US5471161A (ja)
EP (1) EP0584403A1 (ja)
JP (1) JPH0677787A (ja)
KR (1) KR940004964A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141550A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp イメージセンサ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098707B2 (en) * 2006-01-31 2012-01-17 Regents Of The University Of Minnesota Ultra wideband receiver
CN103973294A (zh) * 2014-05-05 2014-08-06 上海空间电源研究所 取最小值电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5644218A (en) * 1979-09-20 1981-04-23 Nec Corp Electronic circuit using field effect transistor
JPS60173924A (ja) * 1984-02-20 1985-09-07 Toshiba Corp 論理回路
US4613772A (en) * 1984-04-11 1986-09-23 Harris Corporation Current compensation for logic gates
JPS6234416A (ja) * 1985-08-07 1987-02-14 Victor Co Of Japan Ltd 信号選択回路
JPS6234417A (ja) * 1985-08-07 1987-02-14 Victor Co Of Japan Ltd 信号選択回路
JPH01265718A (ja) * 1988-04-18 1989-10-23 Toshiba Corp シュミットトリガ回路
US4896059A (en) * 1988-07-26 1990-01-23 Microelectronics Center Of North Carolina Circuit to perform variable threshold logic
JPH02221870A (ja) * 1989-02-22 1990-09-04 Toshiba Corp 最大値検出回路及び最小値検出回路
JPH03291571A (ja) * 1990-04-09 1991-12-20 Toshiba Corp 最大値出力回路及び最小値出力回路
JP3178716B2 (ja) * 1990-09-04 2001-06-25 キヤノン株式会社 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141550A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp イメージセンサ

Also Published As

Publication number Publication date
KR940004964A (ko) 1994-03-16
US5471161A (en) 1995-11-28
EP0584403A1 (en) 1994-03-02

Similar Documents

Publication Publication Date Title
US4710649A (en) Transmission-gate structured logic circuits
US5852373A (en) Static-dynamic logic circuit
KR100491843B1 (ko) 반도체집적회로
JPS6220028A (ja) 補数化装置
US6052008A (en) Generation of true and complement signals in dynamic circuits
KR100203302B1 (ko) 엔-모스를 이용한 스테이틱 및 다이나믹 가산기
US5541527A (en) PECL buffer
US6329840B1 (en) Tristate output buffer with matched signals to PMOS and NMOS output transistors
JPH0677787A (ja) 最小値回路
JP2969203B2 (ja) 絶対値回路
US5250855A (en) Fast logic circuits
US6489811B2 (en) Logic gate with symmetrical propagation delay from any input to any output and a controlled output pulse width
JPH0613884A (ja) 信号トランスレータ回路
US5982198A (en) Free inverter circuit
JP3042567B2 (ja) 平均値回路
JPH0676090A (ja) 最大値回路
JPH0355913A (ja) 出力バッファ回路
JP3137629B2 (ja) 桁上げ‐セーブ算術演算機構に対する加算器セル
JPH0372717A (ja) カスコード電圧スイツチ型論理回路ツリー
KR0128242Y1 (ko) 두개의 낸드회로
KR0179906B1 (ko) 전감산기
KR0136510B1 (ko) 전가산기
JPH05191239A (ja) マルチプレクサ回路
US6369609B1 (en) Degenerate network for PLD and plane
KR0177755B1 (ko) 3-스테이트 버퍼링 회로