JP2000286653A - 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 - Google Patents
相互コンダクタンス増幅器及びこれを用いた自動利得制御装置Info
- Publication number
- JP2000286653A JP2000286653A JP11093652A JP9365299A JP2000286653A JP 2000286653 A JP2000286653 A JP 2000286653A JP 11093652 A JP11093652 A JP 11093652A JP 9365299 A JP9365299 A JP 9365299A JP 2000286653 A JP2000286653 A JP 2000286653A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- output terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
時、その相互コンダクタンスを変えることを目的とす
る。 【解決手段】 反転入力端子a及び非反転入力端子bよ
り入力された電圧差に基づいて、トランジスタTr8の
ドレインからトランジスタTr9のドレインへ電流が流
れ、また、トランジスタTr10のドレインからトラン
ジスタTr11のドレインへ電流が流れる。そして、ス
イッチSW1がオンされており、かつ、正の向きに電流
が流れる時は、トランジスタTr12を電流が流れ、接
続点6及び接続点7から得られた電流が出力端子cから
出力される。一方、スイッチSW2がオンされており、
かつ、負の向きに電流が流れる時は、トランジスタTr
13を電流が流れ、出力端子cから接続点6及び接続点
9へ電流が流れる。
Description
性が異なる時、相互コンダクタンスを変えることができ
る相互コンダクタンス増幅器、及びこれを用いた自動利
得制御装置に関するものである。
入力電圧に対して、異なる出力電流を得ることができる
ものであり、これに使用される回路(以下、「相互コン
ダクタンス増幅回路」という。)の構成を図6に示す。
以下、図6に基づいて、相互コンダクタンス増幅回路を
簡単に説明する。
のpチャネルMOSトランジスタTr1、Tr2、Tr
3、Tr7、Tr8、及び複数のnチャネルMOSトラ
ンジスタTr4、Tr5、Tr6、Tr9を、図6に示
すように回路接続したものである。ここで、トランジス
タTr4とTr6、トランジスタTr7とTr8、トラ
ンジスタTr5とTr9のそれぞれは、回路接続によ
り、カレントミラー回路を構成している。なお、カレン
トミラー回路を構成するトランジスタ同士は、その特性
が同じである。
続点1から接続点2方向に電流I1が流れ、また接続点
1から接続点3方向にも電流I1が流れる。そして、差
動段を構成するトランジスタTr1のゲートに接続され
る反転入力端子a、及び差動段を構成するトランジスタ
Tr2のゲートに接続される非反転入力端子b、のそれ
ぞれから、トランジスタTr1及びトランジスタTr2
のそれぞれのゲートに電圧が印加されており、接続点2
からトランジスタTr1のソース方向、及び接続点3点
からトランジスタTr2のソース方向のいずれの方向に
も、電流I2が流れる。従って、接続点2から接続点4
方向、及び接続点3から接続点5方向のいずれの方向に
も、電流I1−I2が流れる。ところで、トランジスタ
Tr2に印加されている電圧は、トランジスタTr1に
印加されている電圧に対してV(以下、「差動入力電圧
V」という。)だけ高いため、接続点5から接続点4方
向に、トランジスタTr3のゲートソース間の電圧差に
応じた電流iが流れる。従って、接続点4からトランジ
スタTr4のドレイン方向に、電流I1−I2+iが流
れ、接続点5からトランジスタTr5のドレイン方向
に、電流I1−I2−iが流れる。
r4とトランジスタTr6とが、カレントミラー回路を
構成していることにより、トランジスタTr7のドレイ
ンからトランジスタTr6のドレイン方向に、接続点4
からトランジスタTr4のドレイン方向に流れるものと
等しい電流I1−I2+iが流れる。さらに、上記した
ように、トランジスタTr7とトランジスタTr8と
が、カレントミラー回路を構成していることにより、ト
ランジスタTr8のドレインから接続点6方向に、トラ
ンジスタTr7のドレインからトランジスタTr6のド
レイン方向に流れるものと等しい電流I1−I2+iが
流れる。一方、上記したように、トランジスタTr5と
トランジスタTr9とが、カレントミラー回路を構成し
ていることにより、接続点6からトランジスタTr9の
ドレイン方向には、接続点5からトランジスタTr5の
ドレイン方向に流れるものと等しい電流I1−I2−i
が流れる。これにより、トランジスタTr8のドレイン
から接続点6方向に流れる電流I1−I2+iと、接続
点6からトランジスタTr9のドレイン方向に流れる電
流I1−I2−iと、の差の電流2iが、接続点6から
矢印の方向に出力される。なお、以降、矢印の方向に電
流が流れるときを、出力電流の向きが正であるとし、矢
印と逆向きに電流が流れるときを、出力電流の向きが負
であるとする。
においては、トランジスタTr3のゲートソース間の電
圧差を変えることにより、相互コンダクタンスを変える
ことができるようになっている。即ち、トランジスタT
r3のゲートソース間の電圧差を変えることにより、接
続点5から接続点4方向に流れる電流iが変わる。この
ため、差動入力電圧Vの値は同じでも、接続点6から出
力される電流2iの値を変えることができ、この回路の
相互コンダクタンスを変えることができる。
の相互コンダクタンス増幅回路によれば、出力段に複数
のトランジスタを並列に接続し、カレントミラー回路を
構成するトランジスタを選択することにより、上述した
図6のトランジスタTr3のゲートソース間の電圧差を
変えなくとも、出力電流を変え、相互コンダクタンスを
変えることができる。
クタンス増幅回路は、図8に示すような相互コンダクタ
ンス増幅器の出力に積分器を付加したもの(以下、「G
m−C積分器」という。)や、Gm−C積分器を利用し
て出力電流の利得を制御する自動利得制御装置(自動利
得制御回路を備えた装置)に利用されており、その使用
に際して、差動入力電圧Vの極性が変化する時は、出力
電流を変えたい場合がある。これは、自動利得制御装置
によって利得が制御される機器によっては、整定時間が
速ければ速いほど良いというものではなく、差動入力電
圧の極性が異なると、整定時間を変える方が良い場合が
あり、この整定時間は、出力電流の値に起因することに
よるものである。そして、出力電流を、差動入力電圧の
極性が変化した時に変えるためには、相互コンダクタン
ス増幅器における相互コンダクタンスを極性の変化時に
変える必要がある。
クタンスを変えることはできるが、図7に示すように、
直線の傾きに相当する相互コンダクタンスは、差動入力
電圧Vの極性が変化した時に変わらないため、出力電流
を極性変化時に変えることができず、このため、整定時
間を変えたいという要求に応えることができないという
問題がある。
存在する問題点に着目してなされたものであり、その目
的は、差動入力電圧Vの極性が変化した時に、その相互
コンダクタンスを変えることができる相互コンダクタン
ス増幅器を提供することにより、出力電流を変えて整定
時間を変えたいという要求に応えることを可能にするこ
とにある。また、本発明は、この相互コンダクタンス増
幅器を利用する自動利得制御装置を提供することも目的
とする。
ために、請求項1に記載の発明に係る相互コンダクタン
ス増幅器は、非反転入力端子及び反転入力端子と、出力
端子と、前記非反転入力端子及び反転入力端子を差動段
の各別の入力端子に結合し、前記差動段に入力される電
圧差に基づきカレントミラーを経て電流を前記出力端子
へ出力する第1出力段と、当該第1出力段のカレントミ
ラーのトランジスタとカレントミラー結合し、前記出力
端子へ流す電流を制御する制御用トランジスタを、電流
を一方向に流す整流素子とスイッチ手段を介して前記出
力端子に結合し、前記スイッチ手段により前記制御用ト
ランジスタに流れる電流を制御して前記出力端子へ出力
する第2出力段と、を備え、相互コンダクタンスを可変
にしたことを特徴とする。
を介して、差動段の各別の入力端子に電圧が印加され
る。そして、第1出力段において、この差動段に入力さ
れる電圧差に応じた電流が、カレントミラーを介して出
力端子へ出力される。また、第2出力段には、第1出力
段のカレントミラーのトランジスタとカレントミラー結
合する制御用トランジスタが設けられており、整流素子
の作用、並びに、スイッチ手段により、制御用トランジ
スタを流れる電流を前記出力端子へ出力するか否か制御
されることにより、この第2出力段から出力端子へ出力
する電流を変えることができる。そして、第1出力段及
び第2出力段双方から得られる電流が、出力端子から出
力される。即ち、第2出力段から得られる電流を変える
ことができるため、出力端子から出力する電流も変える
ことができる。これにより、差動入力電圧の極性が異な
る時、異なる相互コンダクタンスが得られ、出力電流を
変えることができるため、差動入力電圧の極性が変化す
る時に整定時間を変えたいという要求に応えることがで
きる。
タンス増幅器は、非反転入力端子及び反転入力端子と、
出力端子と、前記非反転入力端子及び反転入力端子を差
動段の各別の入力端子に結合し、前記差動段に入力され
る電圧差に基づきカレントミラーを経て電流を前記出力
端子へ出力する第1出力段と、当該第1出力段のカレン
トミラーのトランジスタとカレントミラー結合し、前記
出力端子へ流す電流を制御する制御用トランジスタを、
電流を一方向に流す整流素子とスイッチ手段を介して前
記出力端子に結合した出力段を複数有し、当該各出力段
の前記スイッチ手段により前記制御用トランジスタに流
れる電流を制御して前記出力端子へ出力する第2出力段
と、を備え、相互コンダクタンスを可変にしたことを特
徴とする。
ントミラーのトランジスタとカレントミラー結合する制
御用トランジスタと電流を一方向に流す整流素子と前記
制御用トランジスタを流れる電流を前記出力端子へ出力
するか否か制御するスイッチ手段とから構成される出力
段を、複数有している。そして、それぞれの出力段に設
けられた整流素子、並びにスイッチ手段により、第2出
力段から出力端子へ出力する電流を変えることができ
る。これにより、入力される電圧の極性が異なる時、異
なる相互コンダクタンスが得られ、出力電流を変えるこ
とができるため、差動入力電圧の極性が変化する時に整
定時間を変えたいという要求に応えることができる。ま
た、特に、様々な値の相互コンダクタンスを得ることが
できるため、差動入力電圧の極性が変化する時に、様々
な整定時間を得たいという要求に応えることができる。
タンス増幅器は、非反転入力端子及び反転入力端子と、
出力端子と、前記非反転入力端子及び反転入力端子を差
動段の各別の入力端子に結合し、前記差動段に入力され
る電圧差に基づきカレントミラーを経て電流を前記出力
端子へ出力する第1出力段と、当該第1出力段のカレン
トミラーのトランジスタとカレントミラー結合し、前記
出力端子へ流す電流を制御する制御用トランジスタ群
を、第1スイッチ手段と電流を一方向に流す整流素子と
第2スイッチ手段とを介して前記出力端子に結合し、前
記第1スイッチ手段により電流を流す制御用トランジス
タを前記制御用トランジスタ群から選択し、当該選択さ
れた制御用トランジスタを流れる電流を前記第2スイッ
チ手段により制御して前記出力端子へ出力する第2出力
段と、を備え、相互コンダクタンスを可変にしたことを
特徴とする。
ントミラーのトランジスタとカレントミラー結合する制
御用トランジスタ群が、第1出力段に対して並列に接続
される。そして、第1スイッチ手段により、その制御用
トランジスタ群から、電流を流す制御用トランジスタが
選択され、また、第2スイッチ手段により、その選択さ
れた制御用トランジスタを流れる電流を前記出力端子へ
出力するか否か制御される。そして、これらのスイッチ
手段と、整流素子との作用により、第2出力段から出力
する電流を可変にすることができる。これにより、差動
入力電圧の極性が異なる時、異なる相互コンダクタンス
が得られ、出力電流を変えることができるため、差動入
力電圧の極性が変化する時に整定時間を変えたいという
要求に応えることができる。また、特に、様々な値の相
互コンダクタンスを得ることができるため、差動入力電
圧の極性が変化する時に、様々な整定時間を得たいとい
う要求に応えることができる。
装置は、相互コンダクタンス増幅器を用いて出力電流の
利得を制御する自動利得制御装置において、前記請求項
1乃至3のいずれかに記載の相互コンダクタンス増幅器
を備えることを特徴とする。従って、自動利得制御装置
は、この装置によって利得が制御される機器の整定時
間、即ち、アタックタイム及びディケイタイムを個別に
変えることができる。
の第1実施の形態を、図1及び図2に基づいて説明す
る。なお、図1において、点線で囲んだ回路構成につい
ては、上記図6に示した回路構成と異なる点はなく、こ
の部分の回路構成の同一部分には同一符号を付し、その
説明は省略し、一点鎖線で囲んだ回路構成について以下
説明する。ここで、点線で囲んだ回路構成の中から、ト
ランジスタTr1のゲートに接続される反転入力端子
a、及びトランジスタTr2のゲートに接続される非反
転入力端子bを除いた回路が第1出力段であり、一点鎖
線で囲んだ回路が第2出力段である。
チャネルMOSトランジスタであり、トランジスタTr
11及びTr13は、nチャネルMOSトランジスタで
ある。制御用トランジスタとしてのトランジスタTr1
0は、トランジスタTr7及びTr8とカレントミラー
回路を構成しており、トランジスタTr10の特性は、
トランジスタTr7及びTr8の特性と同じである。ま
た、制御用トランジスタとしてのトランジスタTr11
は、トランジスタTr5及びTr9とカレントミラー回
路を構成しており、トランジスタTr11の特性は、ト
ランジスタTr5及びTr9の特性と同じである。な
お、制御用トランジスタとは、このトランジスタに流れ
る電流をスイッチにより制御することにより、相互コン
ダクタンスを可変にすることができるものである。
は、次のように、整流作用を行うための素子である。具
体的には、トランジスタTr12について、トランジス
タTr12のゲートとドレインとが短絡されており、出
力電流が正の向きに流れるときは、ソース電圧にたいし
てゲート及びドレインの電圧が低くなり、電流はトラン
ジスタTr12を流れることが可能であるが、出力電流
が負の向きに流れるときは、ソース電圧に対してゲート
及びドレインの電圧が高くなり、電流はトランジスタT
r12を流れない。そして、トランジスタTr12のゲ
ートとドレインとの短絡点にスイッチSW1が接続さ
れ、スイッチSW1がオンされているときは、その回路
に電流が流れることが可能になり、スイッチSW1がオ
フされているときは、その回路に電流は流れない。即
ち、スイッチSW1がオンされ、かつ、出力電流が正の
向きに流れるときは、接続点7から出力端子cへ電流が
流れるが、それ以外のときは、接続点7から出力端子c
へ電流は流れない。そして、スイッチSW1のオン・オ
フに係わらず、出力電流が正の向きに流れるときは、ト
ランジスタTr8及びTr9により、接続点6から出力
端子cへ電流2iが流れており、出力電流が、接続点7
から出力端子cへ流れる時は、この電流と接続点6から
出力端子cへ流れる電流とが、出力端子cで加算されて
出力される。
ランジスタTr13のゲートとドレインとが短絡されて
おり、出力電流が正の向きに流れるときは、ソース電圧
にたいしてゲート及びドレインの電圧が低くなり、電流
はトランジスタTr13を流れないが、出力電流が負の
向きに流れるときは、ソース電圧に対してゲート及びド
レインの電圧が高くなり、電流はトランジスタTr13
を流れることが可能である。そして、トランジスタTr
13のゲートとドレインとの短絡点にスイッチSW2が
接続され、スイッチSW2がオンされているときは、そ
の回路に電流が流れることが可能になり、スイッチSW
2がオフされているときは、その回路に電流は流れな
い。即ち、スイッチSW2がオンされ、かつ、出力電流
が負の向きに流れるときは、出力端子cから接続点9へ
負の向きに電流が流れるが、それ以外のときは、出力端
子cから接続点9へ電流は流れない。そして、スイッチ
SW2のオン・オフに係わらず、出力電流が負の向きに
流れるときは、トランジスタTr8及びTr9により、
出力端子cから接続点6へ電流2iが流れており、出力
電流が出力端子cから接続点9へ流れる時は、出力端子
cから相互コンダクタンス増幅回路へ流れ込んだ電流
は、接続点6及び接続点9へ流れる。
は、このように構成されているので、以下のそれぞれの
条件に応じて、図2に示す出力電流を得ることができ
る。
もが、オフであるときについて説明する。この時、トラ
ンジスタTr12及びTr13のいずれにも電流は流れ
ず、トランジスタTr10及びTr11により、接続点
7から出力端子cへ電流が流れることはなく、また、出
力端子cから接続点9へ電流が流れることもない。従っ
て、出力電流が正の向きに流れるときは、接続点6から
出力端子cへ流れる電流2iが出力端子cから出力され
ることになり、出力電流が負の向きに流れるときは、出
力端子cから接続点6へ流れる電流2iが出力端子cか
ら相互コンダクタンス増幅回路へ流れ込むことになる。
そして、この出力電流と、差動入力電圧Vと、の関係を
図示すると、図2に示す実線Aのようになる。この実線
Aは、差動入力電圧Vの極性が変化しても、その傾きは
変わっておらず、この相互コンダクタンスは一定であ
る。
もが、オンであるときについて説明する。出力電流が正
の向きに流れるときは、トランジスタTr12に電流が
流れ、接続点7から出力端子cへ電流2iが流れる。な
お、この時、トランジスタTr13には電流は流れな
い。従って、接続点6から出力端子cへ流れる電流2i
と、接続点7から出力端子cへ流れる電流2iと、を加
算した電流4iが、出力端子cから出力されることにな
る。なお、接続点7から出力端子cへ流れる電流が、接
続点6から出力端子cへ流れる電流と同じ2iであるの
は、上述したように、トランジスタTr10の特性が、
トランジスタTr7及びTr8の特性と同じだからであ
る。一方、出力電流が負の向きに流れるときは、トラン
ジスタTr13に電流が流れ、出力端子cから接続点9
へ電流2iが流れる。なお、この時、トランジスタTr
12には電流は流れない。従って、出力端子cから接続
点6へ流れる電流2iと、出力端子cから接続点9へ流
れる電流2iと、を加算した電流4iが、出力端子cか
ら相互コンダクタンス増幅回路へ流れ込むことになる。
そして、この出力電流と、差動入力電圧Vと、の関係を
図示すると、図2に示す実線Bのようになる。この実線
Bは上記実線Aに比べて、同一の差動入力電圧Vに対し
て2倍の出力電流が得られているが、差動入力電圧Vの
極性が変化しても、その傾きは変わっておらず、この相
互コンダクタンスは一定である。
2がオフであるときについて説明する。この時、スイッ
チSW1がオンされているため、出力電流が正の向きに
流れる時は、トランジスタTr12に電流が流れ、接続
点7から出力端子cへ電流2iが流れるが、出力電流が
負の向きに流れる時は、トランジスタTr12に電流が
流れず、出力端子cから接続点7へ電流が流れることは
ない。なお、スイッチSW2はオフであるため、出力電
流が負の向きであっても、トランジスタTr13に電流
が流れることはなく、出力端子cから接続点9に電流が
流れることはない。従って、出力電流が正の向きに流れ
る時は、接続点6から出力端子cへ流れる電流2iと、
接続点7から出力端子cへ流れる電流2iと、を加算し
た電流4iが、出力端子cから出力されることになる。
一方、出力電流が負の向きに流れる時は、出力端子cか
ら相互コンダクタンス増幅回路へ流れ込む電流は、出力
端子cから接続点6へ流れる電流2iのみである。そし
て、この出力電流と差動入力電圧との関係を図示する
と、図2に示す実線Cのようになる。即ち、出力電流が
正の向きに流れる時は、その電流は4iであるため、図
2の第1領域にある実線Cは、スイッチSW1及びSW
2のいずれもが、オンであるときに得られる図2の第1
領域にある実線Bと同じになる。一方、出力電流が負の
向きに流れる時は、その電流は2iであるため、図2の
第3領域にある実線Cは、スイッチSW1及びSW2の
いずれもが、オフであるときに得られる図2の第3領域
にある実線Aと同じになる。この図2から明らかなよう
に、スイッチSW1がオンであり、SW2がオフである
ときは、差動入力電圧の極性が変わると、その相互コン
ダクタンスは、変化していることが分かる。
W2がオンであるときについて説明する。この時、スイ
ッチSW2がオンされているため、出力電流が負の向き
に流れる時は、トランジスタTr13に電流が流れ、出
力端子cから接続点9へ電流2iが流れるが、出力電流
が正の向きに流れる時は、トランジスタTr13に電流
が流れず、接続点9から出力端子cへ電流が流れること
はない。なお、スイッチSW1はオフであるため、出力
電流が正の向きであっても、トランジスタTr12に電
流が流れることはなく、接続点7から出力端子cへ電流
が流れることはない。従って、出力電流が負の向きに流
れる時は、出力端子cから接続点6へ流れる電流2i
と、出力端子cから接続点9へ流れる電流2iと、を加
算した電流4iが、出力端子cから相互コンダクタンス
増幅回路へ流れ込むことになる。一方、出力電流が正の
向きに流れる時は、出力端子cから出力される電流は、
接続点6から出力端子cへ流れる電流2iのみである。
そして、この出力電流と差動入力電圧との関係を図示す
ると、図2に示す実線Dのようになる。即ち、出力電流
が負の向きに流れる時は、その電流は4iであるため、
図2の第3領域にある実線Dは、スイッチSW1及びS
W2のいずれもが、オンであるときに得られる図2の第
3領域にある実線Bと同じになる。一方、出力電流が正
の向きに流れる時は、その電流は2iであるため、図2
の第1領域にある実線Dは、スイッチSW1及びSW2
のいずれもが、オフであるときに得られる図2の第1領
域にある実線Aと同じになる。この図2から明らかなよ
うに、スイッチSW1がオフであり、SW2がオンであ
るときは、差動入力電圧の極性が変わると、その相互コ
ンダクタンスは、変化していることが分かる。
ス増幅回路を利用した相互コンダクタンス増幅器によれ
ば、次の利点が得られる。スイッチSW1がオンであ
り、SW2がオフであるとき、出力電流が正の向きに流
れる時の相互コンダクタンスは、出力電流が負の向きに
流れる時の相互コンダクタンスの2倍になっている。一
方、スイッチSW1がオフであり、SW2がオンである
とき、出力電流が負の向きに流れる時の相互コンダクタ
ンスは、出力電流が正の向きに流れる時の相互コンダク
タンスの2倍になっている。即ち、これらのいずれの場
合においても、差動入力電圧の極性が異なる時、異なる
相互コンダクタンスが得られる。これにより、差動入力
電圧の極性が変化する時に、相互コンダクタンスを変え
ることにより出力電流を変えることができるため、整定
時間を変えたいという要求に応えることができる。
自動利得制御装置に用いれば、この自動利得制御装置
は、差動入力電圧の極性が変化する時、異なる電流が得
られ、これによって利得が制御される機器の整定時間を
変えることができる。具体的に説明すると、ここで言う
整定時間とは、機器に流れる電流が減少した時、その減
少分を補って元の電流に復帰させるために必要な時間を
意味するディケイタイムと、逆に、機器に流れる電流が
増加した時、その増加分を減じて元の電流に復帰させる
ために必要な時間を意味するアタックタイムとがある。
そして、ディケイタイムを長くしようとする時は、スイ
ッチSW1をオフにして、図2における第1領域の実線
A、Dのように出力電流を抑えれば良く、一方、ディケ
イタイムを短くしようとする時は、スイッチSW1をオ
ンにして、図2における第1領域の実線B、Cのように
大きな出力電流を機器に対して出力すればよい。また、
アタックタイムを長くしようとする時は、スイッチSW
2をオフにし、図2における第3領域の実線A、Cのよ
うに相互コンダクタンス増幅器へ流れ込む電流を抑えれ
ば良く、一方、アタックタイムを短くしようとする時
は、スイッチSW2をオンにして、図2における第3領
域の実線B、Dのように相互コンダクタンス増幅器へ流
れ込む電流を大きくすれば良い。このようにして、要求
されるディケイタイム及びアタックタイムに応じて、ス
イッチSW1、スイッチSW2のそれぞれを制御するこ
とにより、機器に応じて整定時間を変えることができ
る。
制御装置を使用するに際して、スイッチSW1、スイッ
チSW2の双方を、同時にオン或いはオフにして、出力
電流を制御することを除く趣旨ではなく、双方のスイッ
チは同時にオン或いはオフにしておき、トランジスタT
r3のゲートソース間の電圧差を変えることにより、出
力電流を変え、機器に応じて整定時間を変えることを妨
げるものではない。
態においては、pチャネルMOSトランジスタTr1
2、nチャネルMOSトランジスタTr13に限られる
ものではなく、電流を一方向に流すことができるもので
あればよく、図3(a)に示すように、pチャネルMO
Sトランジスタを使ってもよく、また、図3(b)に示
すように、nチャネルMOSトランジスタを使ってもよ
く、また、図3(c)に示すように、pn接合のダイオ
ードを使ってもよい。
施の形態を、図4、図1及び図6に基づいて説明する。
ここで、この図4におけるGm50とは、図6において
説明した相互コンダクタンス増幅回路を略記したもので
ある。なお、本実施形態においては、上記第1実施形態
と異なる点を中心にして説明する。
第1実施形態で使用した図1の一点鎖線で囲まれている
第2出力段としての回路に相当する回路51、52、
…、を、Gm50に並列接続したものである。以下、説
明を容易にするため、回路51及び52に限って説明す
る。この回路51のトランジスタTr21及び回路52
のトランジスタTr25は、トランジスタTr7及びT
r8とカレントミラー回路を構成するものであり、ま
た、回路51のトランジスタTr21と、回路52のト
ランジスタTr25と、は互いにその特性が異なる。ま
た、回路51のトランジスタTr22及び回路52のト
ランジスタTr26は、トランジスタTr5及びTr9
とカレントミラー回路を構成するものであり、また、回
路51のトランジスタTr22と、回路52のトランジ
スタTr26と、は互いにその特性が異なる。ここで、
トランジスタTr21、Tr22、Tr25、Tr26
は、制御用トランジスタに該当する。
する。トランジスタTr21及びTr25それぞれのゲ
ートは、トランジスタTr7及びTr8それぞれのゲー
トの接続点22に、接続されている。トランジスタTr
21及びTr25それぞれのソースは、トランジスタT
r7及びTr8それぞれのソースの接続点21に、接続
されている。一方、トランジスタTr22及びTr26
それぞれのゲートは、トランジスタTr5及びTr9そ
れぞれのゲートの接続点23に、接続されている。トラ
ンジスタTr22及びTr26それぞれのソースは、ト
ランジスタTr5及びTr9それぞれのソースの接続点
24に、接続されている。
接続点25は、Gm50において電流が出力される接続
点6点と接続されており、この接続点25からは、回路
51により得られる電流とGm50により得られる電流
とが、加算された電流が出力される。また、回路52に
おいて電流が出力される接続点26は、Gm50におい
て電流が出力される接続点6点と接続されており、この
接続点26からは、回路52により得られる電流とGm
50により得られる電流とが、加算された電流が出力さ
れる。そして、出力端子dからは、接続点25から得ら
れる電流と、接続点26から得られる電流とが、加算さ
れた電流が出力される。
ス増幅回路を利用する相互コンダクタンス増幅器によれ
ば、第1実施の形態における相互コンダクタンス増幅回
路と同様に、差動入力電圧の極性が異なる時、異なる相
互コンダクタンスが得られる。これにより、差動入力電
圧の極性が変化する時に、相互コンダクタンスを変える
ことにより出力電流を変えることができるため、整定時
間を変えたいという要求に応えることができる。
回路52のトランジスタTr25は、互いにその特性が
異なるため、回路51により出力される電流値と、回路
52により出力される電流値とが、異なる。よって、回
路51、回路52にそれぞれ設けられたスイッチのオン
・オフを、適宜制御することにより、様々な値の相互コ
ンダクタンスを得ることができる。そして、並列に接続
する回路を増やせば、さらに、様々な値の相互コンダク
タンスを得ることができる。このため、差動入力電圧の
極性が変化する時に、様々な整定時間を得たいという要
求に応えることができる。
自動利得制御装置に用いれば、この自動利得制御装置
は、この装置によって利得が制御される機器のアタック
タイム及びディケイタイムを個別に変えることができ
る。
れず、次のように変更して実施することも可能である。
スタTr21と、回路52のトランジスタTr25と
は、互いにその特性が異なり、また、回路51のトラン
ジスタTr22と、回路52のトランジスタTr26と
は、互いにその特性が異なるとしたが、必ずしも、両ト
ランジスタの特性が異なる必要はなく、同じ特性のトラ
ンジスタであっても問題ない。このようにしても、並列
接続される回路51、52、…の数が本実施形態の場合
と同一であれば、本実施形態の場合に比べて、取り得る
相互コンダクタンスの種類は少なくなるが、差動入力電
圧の極性が変化する時に、相互コンダクタンスを変え
て、整定時間を変えたいという要求に応えることができ
る。
態の場合と同様に、整流用素子は、図3(a)に示すよう
に、pチャネルMOSトランジスタを使ってもよく、ま
た、図3(b)に示すように、nチャネルMOSトランジ
スタを使ってもよく、また、図3(c)に示すように、p
n接合のダイオードを使ってもよい。
施の形態を、図5、図1及び図6に基づいて説明する。
なお、本実施形態においては、上記第1実施形態と異な
る点を中心にして説明する。
で囲まれる部分、即ち、トランジスタ群が第1出力段に
対して、並列に接続されている点が図1と異なる。以
下、具体的に説明する。
ャネルMOSトランジスタTr(na)、Tr(na+
1)、…、のそれぞれのゲートが、トランジスタTr
7、Tr8及びTr10それぞれのゲートの接続点22
に、接続されている。このトランジスタTr(na)、
Tr(na+1)、…、及びトランジスタTr10は、
それぞれ異なる特性である。また、トランジスタTr
(na)、Tr(na+1)、…、のそれぞれのソース
が、トランジスタTr7、Tr8及びTr10それぞれ
のソースの接続点21に、接続されている。そして、ト
ランジスタTr(na)、Tr(na+1)、…、のそ
れぞれのドレインは、それぞれに対応する第1スイッチ
手段としてのスイッチ対SW(n)、SW(n+1)、
…、が閉じられると、接続点7と回路接続され、電流を
流すことが可能になる。なお、スイッチ対SW(n)、
SW(n+1)、…、は、同時に閉じられ、或いは同時
に開放される。
のnチャネルMOSトランジスタTr(nb)、Tr
(nb+1)、…、のそれぞれのゲートが、トランジス
タTr5、Tr9及びTr11それぞれのゲートの接続
点23に、接続されている。このトランジスタTr(n
b)、Tr(nb+1)、…、及びトランジスタTr1
1は、それぞれ異なる特性である。また、このトランジ
スタTr(nb)、Tr(nb+1)、…、のそれぞれ
のソースが、トランジスタTr5、Tr9及びTr11
それぞれのソースの接続点24に、接続されている。そ
して、トランジスタTr(nb)、Tr(nb+1)、
…、のそれぞれのドレインは、それぞれに対応する第1
スイッチ手段としてのスイッチ対SW(n)、SW(n
+1)、…、が閉じられると、接続点9と回路接続さ
れ、電流を流すことが可能になる。
のスイッチSW1がオンであり、第2スイッチ手段とし
てのスイッチSW2がオフであり、第1スイッチ手段と
してのスイッチ対SW(n)が閉じられているが、第1
スイッチ手段としてのスイッチ対SW(n+1)は開放
されているとする。この時、トランジスタTr(na)
には電流が流れ、トランジスタTr7、Tr8及びTr
10と、カレントミラー回路を構成している。同様に、
トランジスタTr(nb)にも電流が流れ、トランジス
タTr5、Tr9及びTr11と、カレントミラー回路
を構成している。
接続点6から出力端子cへ流れる電流と、トランジスタ
Tr10及びTr11により接続点7から出力端子cへ
流れる電流と、トランジスタTr(na)及びTr(n
b)により、図5の接続点31から出力端子cへ流れる
電流と、が加算された電流が、出力端子cから出力され
る。一方、出力電流が負の向きに流れる時、スイッチS
W2がオフであるため、出力端子cから相互コンダクタ
ンス増幅回路へ流れ込む電流は、出力端子cから接続点
6へ流れる電流のみである。
幅回路を利用する相互コンダクタンス増幅器によれば、
第1実施の形態における相互コンダクタンス増幅回路と
同様に、差動入力電圧の極性が異なる時、異なる相互コ
ンダクタンスが得られる。これにより、差動入力電圧の
極性が変化する時に、相互コンダクタンスを変えること
により出力電流を変えることができるため、整定時間を
変えたいという要求に応えることができる。
(na+1)、…、及びトランジスタTr10は、それ
ぞれ異なる特性であり、また、トランジスタTr(n
b)、Tr(nb+1)、…、及びトランジスタTr1
1も、それぞれ異なる特性である。これにより、スイッ
チ対SW(n)、SW(n+1)、…、のオン・オフ
を、適宜制御することにより、様々な値の相互コンダク
タンスを得ることができる。そして、トランジスタTr
(na)、Tr(na+1)、…、トランジスタTr
(nb)、Tr(nb+1)、…、を増やせば、さら
に、様々な値の相互コンダクタンスを得ることができ
る。このため、差動入力電圧の極性が変化する時に、様
々な整定時間を得たいという要求に応えることができ
る。
自動利得制御装置に用いれば、この自動利得制御装置
は、この装置によって利得が制御される機器のアタック
タイム及びディケイタイムを個別に変えることができ
る。
れるものではなく、以下のように変更して実施すること
も可能である。
(na)、Tr(na+1)、…、及びトランジスタT
r10は、それぞれ異なる特性であり、また、トランジ
スタTr(nb)、Tr(nb+1)、…、及びトラン
ジスタTr11も、それぞれ異なる特性であるとした
が、必ずしも、トランジスタの特性が異なる必要はな
く、同じ特性のトランジスタであっても問題ない。この
ようにしても、トランジスタTr(na)、Tr(na
+1)、…、及びトランジスタTr(nb)、Tr(n
b+1)、…、の数が本実施形態の場合と同一であれ
ば、本実施形態の場合に比べて、取り得る相互コンダク
タンスの種類は少なくなるが、差動入力電圧の極性が変
化する時に、相互コンダクタンスを変えて、整定時間を
変えたいという要求に応えることができる。
9についても、スイッチのオン・オフ制御により、トラ
ンジスタTr10及びTr11より電流を得るか否か選
択できるようにしてもよい。
態の場合と同様に、整流用素子は、図3(a)に示すよう
に、pチャネルMOSトランジスタを使ってもよく、ま
た、図3(b)に示すように、nチャネルMOSトランジ
スタを使ってもよく、また、図3(c)に示すように、p
n接合のダイオードを使ってもよい。
のような優れた効果を奏することができる。
タンス増幅器によれば、差動入力電圧の極性が異なる
時、異なる相互コンダクタンスが得られることにより、
出力電流を変えることができ、差動入力電圧の極性が変
化する時に、整定時間を変えたいという要求に応えるこ
とができる。
タンス増幅器によれば、様々な値の相互コンダクタンス
が得られることにより、出力電流を様々に変えることが
でき、差動入力電圧の極性が変化する時に、様々な整定
時間を得たいという要求に応えることができる。
ンダクタンス増幅器によっても、様々な値の相互コンダ
クタンスが得られることにより、出力電流を様々に変え
ることができ、差動入力電圧の極性が変化する時に、様
々な整定時間を得たいという要求に応えることができ
る。
装置によれば、この装置によって利得が制御される機器
のアタックタイム及びディケイタイムを個別に変えるこ
とができる。
ンス増幅器の回路構成図である。
ンス増幅器により得られる差動入力電圧に対する出力電
流を示す図である。
ンス増幅器の回路構成図である。
ンス増幅器の回路構成図である。
である。
る差動入力電圧に対する出力電流を示す図である。
ンジスタ Tr7、Tr8、Tr10 カレントミラー回路を構成
するトランジスタ Tr5、Tr9、Tr11 カレントミラー回路を構成
するトランジスタ Tr12、Tr13 整流素子 SW1、SW2 スイッチ c 出力端子 Tr21、Tr25 カレントミラー回路を構成
するトランジスタ Tr22、Tr26 カレントミラー回路を構成
するトランジスタ Tr23、Tr24、Tr27、Tr28 整流素子 d 出力端子 Tr(na)、Tr(na+1)カレントミラー回路を
構成するトランジスタ Tr(nb)、Tr(nb+1)カレントミラー回路を
構成するトランジスタ SW(n)、SW(n+1)スイッチ対
Claims (4)
- 【請求項1】 非反転入力端子及び反転入力端子と、出
力端子と、前記非反転入力端子及び反転入力端子を差動
段の各別の入力端子に結合し、前記差動段に入力される
電圧差に基づきカレントミラーを経て電流を前記出力端
子へ出力する第1出力段と、当該第1出力段のカレント
ミラーのトランジスタとカレントミラー結合し、前記出
力端子へ流す電流を制御する制御用トランジスタを、電
流を一方向に流す整流素子とスイッチ手段を介して前記
出力端子に結合し、前記スイッチ手段により前記制御用
トランジスタに流れる電流を制御して前記出力端子へ出
力する第2出力段と、を備え、相互コンダクタンスを可
変にしたことを特徴とする相互コンダクタンス増幅器。 - 【請求項2】 非反転入力端子及び反転入力端子と、出
力端子と、前記非反転入力端子及び反転入力端子を差動
段の各別の入力端子に結合し、前記差動段に入力される
電圧差に基づきカレントミラーを経て電流を前記出力端
子へ出力する第1出力段と、当該第1出力段のカレント
ミラーのトランジスタとカレントミラー結合し、前記出
力端子へ流す電流を制御する制御用トランジスタを、電
流を一方向に流す整流素子とスイッチ手段を介して前記
出力端子に結合した出力段を複数有し、当該各出力段の
前記スイッチ手段により前記制御用トランジスタに流れ
る電流を制御して前記出力端子へ出力する第2出力段
と、を備え、相互コンダクタンスを可変にしたことを特
徴とする相互コンダクタンス増幅器。 - 【請求項3】 非反転入力端子及び反転入力端子と、出
力端子と、前記非反転入力端子及び反転入力端子を差動
段の各別の入力端子に結合し、前記差動段に入力される
電圧差に基づきカレントミラーを経て電流を前記出力端
子へ出力する第1出力段と、当該第1出力段のカレント
ミラーのトランジスタとカレントミラー結合し、前記出
力端子へ流す電流を制御する制御用トランジスタ群を、
第1スイッチ手段と電流を一方向に流す整流素子と第2
スイッチ手段とを介して前記出力端子に結合し、前記第
1スイッチ手段により電流を流す制御用トランジスタを
前記制御用トランジスタ群から選択し、当該選択された
制御用トランジスタを流れる電流を前記第2スイッチ手
段により制御して前記出力端子へ出力する第2出力段
と、を備え、相互コンダクタンスを可変にしたことを特
徴とする相互コンダクタンス増幅器。 - 【請求項4】 相互コンダクタンス増幅器を用いて出力
電流の利得を制御する自動利得制御装置において、前記
請求項1乃至3のいずれかに記載の相互コンダクタンス
増幅器を備えることを特徴とする自動利得制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09365299A JP3765684B2 (ja) | 1999-03-31 | 1999-03-31 | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 |
US09/537,170 US6278322B1 (en) | 1999-03-31 | 2000-03-29 | Transconductance amplifier and automatic gain control device using it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09365299A JP3765684B2 (ja) | 1999-03-31 | 1999-03-31 | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286653A true JP2000286653A (ja) | 2000-10-13 |
JP3765684B2 JP3765684B2 (ja) | 2006-04-12 |
Family
ID=14088322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09365299A Expired - Fee Related JP3765684B2 (ja) | 1999-03-31 | 1999-03-31 | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6278322B1 (ja) |
JP (1) | JP3765684B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004229203A (ja) * | 2003-01-27 | 2004-08-12 | Ricoh Co Ltd | 半導体集積回路および該半導体集積回路を用いた音響素子ドライブアンプ |
JP4570862B2 (ja) * | 2003-10-27 | 2010-10-27 | 株式会社リコー | 半導体レーザ駆動回路 |
JP4312573B2 (ja) * | 2003-10-27 | 2009-08-12 | 株式会社リコー | 半導体レーザ駆動回路 |
US7548114B2 (en) * | 2007-10-09 | 2009-06-16 | Sitronix Technology Corp. | Apparatus for slew rate enhancement of an operational amplifier |
JP6387743B2 (ja) | 2013-12-16 | 2018-09-12 | 株式会社リコー | 半導体装置および半導体装置の製造方法 |
JP6354221B2 (ja) | 2014-03-12 | 2018-07-11 | 株式会社リコー | 撮像装置及び電子機器 |
JP2016025261A (ja) | 2014-07-23 | 2016-02-08 | 株式会社リコー | 撮像装置、撮像装置の制御方法、画素構造 |
JP2016092178A (ja) | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
JP2016092348A (ja) | 2014-11-11 | 2016-05-23 | 株式会社リコー | 半導体デバイス及びその製造方法、撮像装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3459442B2 (ja) * | 1993-03-29 | 2003-10-20 | 三洋電機株式会社 | 差動増幅回路及びそれを用いた電力増幅装置 |
US5565815A (en) * | 1993-12-17 | 1996-10-15 | Imp, Inc. | Current amplifier having a fully differential output without a d.c. bias and applications thereof |
EP0727049A1 (en) * | 1994-09-01 | 1996-08-21 | Koninklijke Philips Electronics N.V. | Transconductance amplifier having a digitally variable transconductance as well as a variable gain stage and an automatic gain control circuit comprising such a variable gain stage |
US5724003A (en) * | 1995-12-29 | 1998-03-03 | Maxim Integrated Products, Inc. | Methods and apparatus for signal amplitude control systems |
-
1999
- 1999-03-31 JP JP09365299A patent/JP3765684B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-29 US US09/537,170 patent/US6278322B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3765684B2 (ja) | 2006-04-12 |
US6278322B1 (en) | 2001-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5714906A (en) | Constant transductance input stage and integrated circuit implementations thereof | |
US5754078A (en) | Operational amplifier for class B amplification | |
EP0168198A2 (en) | Cmos operational amplifier | |
US4064405A (en) | Complementary MOS logic circuit | |
JPH0584963B2 (ja) | ||
US4069431A (en) | Amplifier circuit | |
JPH04214297A (ja) | 増幅回路 | |
JPS6279514A (ja) | 切換可能な双極性電流源 | |
WO2002056459A2 (en) | A high performance intermediate stage circuit for a rail-to-rail input/output cmos operational amplifier | |
US6133764A (en) | Comparator circuit and method | |
JP2000286653A (ja) | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 | |
US7786799B2 (en) | Trimming technique for high voltage amplifiers using floating low voltage structures | |
JP2705317B2 (ja) | 演算増幅器 | |
KR940003086B1 (ko) | D/a 컨버터 | |
JPH0758557A (ja) | 演算増幅器、演算増幅器のdcバイアス回路および演算増幅器をバイアスする方法 | |
JPH11272786A (ja) | 差動増幅回路 | |
GB2140639A (en) | An integrated circuit | |
EP0710410A1 (en) | Voltage comparator with controlled output current proportional to difference voltage | |
EP1017164A2 (en) | Current mirror with a constant current for a wide range of output load impedance | |
JP2586171B2 (ja) | 演算増幅器 | |
JPS5823010B2 (ja) | 差動増幅装置 | |
US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
US20020079966A1 (en) | Differential amplifier having active load device scaling | |
JP3252875B2 (ja) | 電圧比較器 | |
JPH0377413A (ja) | 集積可能な差動増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060124 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |