JPS6156501A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPS6156501A JPS6156501A JP59178634A JP17863484A JPS6156501A JP S6156501 A JPS6156501 A JP S6156501A JP 59178634 A JP59178634 A JP 59178634A JP 17863484 A JP17863484 A JP 17863484A JP S6156501 A JPS6156501 A JP S6156501A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input signal
- input
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/2173—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a biphase or polyphase circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はアナログ信号の検波、整流等を行なう整流回路
に関する。
に関する。
ＭＯ８集積回路の製造工程では整流ブリッジ回路がつ〈
シにくいので、この問題点を改良したものに特願昭５７
−１６５３６４号のものがある。このものの回路例は第
１ｏ図に示される如くで、入力端子１２と演算増幅器２
３０反転入力端との間に第１のスイッチ素子としてＭＯ
Ｓ ）ランジスタＱ１を接続し、入力端子１２とトラン
ジスタＱ１のｒ−ト電極との間にインパータＮ０Ｔ１（
レベル検出１ａ［）、４ンパータＮＯＴ。
シにくいので、この問題点を改良したものに特願昭５７
−１６５３６４号のものがある。このものの回路例は第
１ｏ図に示される如くで、入力端子１２と演算増幅器２
３０反転入力端との間に第１のスイッチ素子としてＭＯ
Ｓ ）ランジスタＱ１を接続し、入力端子１２とトラン
ジスタＱ１のｒ−ト電極との間にインパータＮ０Ｔ１（
レベル検出１ａ［）、４ンパータＮＯＴ。
を縦続接続する。更に演算増幅器２４を設け、その反転
入力端を抵抗Ｒ５を介して入力端子１２に接続すると共
に、非反転入力端を電源ｖＤＤと接地間に直列接続され
たトランジスタＱ！１Ｑ３からなる基準電位発生回路１
０に接続する。演算増幅器２４の出力端の電位を帰還抵
抗Ｒ６を介して反転入力端に供給すると共に、この出力
端とトランジスタＱ凰、抵抗Ｒ，間との間に第２のスイ
ッチ素子としてＭＯＳ ）ランジスタＱ４を接続し、こ
れをインバータＮＯＴ 、の出力で導通制御する。基準
電位発生回路１０の出力端は演算増幅器２３の非反転入
力端に接続する。演算増幅器２３の出力端は出力端子１
３に接続され、また抵抗Ｒ４を介して反転入力端に接続
される。
入力端を抵抗Ｒ５を介して入力端子１２に接続すると共
に、非反転入力端を電源ｖＤＤと接地間に直列接続され
たトランジスタＱ！１Ｑ３からなる基準電位発生回路１
０に接続する。演算増幅器２４の出力端の電位を帰還抵
抗Ｒ６を介して反転入力端に供給すると共に、この出力
端とトランジスタＱ凰、抵抗Ｒ，間との間に第２のスイ
ッチ素子としてＭＯＳ ）ランジスタＱ４を接続し、こ
れをインバータＮＯＴ 、の出力で導通制御する。基準
電位発生回路１０の出力端は演算増幅器２３の非反転入
力端に接続する。演算増幅器２３の出力端は出力端子１
３に接続され、また抵抗Ｒ４を介して反転入力端に接続
される。
この回路は、交流入力信号ＩＮのレベルがインバータＮ
ＯＴ ｓの回路しきい値電圧より高い間は、インバータ
ＮＯＴ １の出力はＬ”レベル、ＮＯＴ ！の出力は“
Ｈ”レベルとなシ、トランジスタＱ１はオン状態、Ｑ４
はオフ状態となる。
ＯＴ ｓの回路しきい値電圧より高い間は、インバータ
ＮＯＴ １の出力はＬ”レベル、ＮＯＴ ！の出力は“
Ｈ”レベルとなシ、トランジスタＱ１はオン状態、Ｑ４
はオフ状態となる。
従って入力信号ＩＮはトランジスタＱ１を通広演算増幅
器２３でゲインが付加されて出力端子１３に伝達される
。次に交流入力信号のレベルがインバータＮＯＴ １の
回路しきい値電圧より低くなると、トランジスタＱ１は
オフ状態、Ｑ４はオン状態となる。この時演算増幅器２
４は抵抗Ｒ６＊Ｒ６により反転増幅器を構成しておフ、
ＲＢ、Ｒ−の抵抗値を等しく設定すれば、基準電位を中
心として反転された信号が演算増幅器２４から出力され
、トランジスタＱ４を介し更に演算増幅器２３でダイン
が付加されて出力端子１３に伝達される。従って出力信
号ＯＵＴは交流入力信号ＩＮの全波整流値となる。
器２３でゲインが付加されて出力端子１３に伝達される
。次に交流入力信号のレベルがインバータＮＯＴ １の
回路しきい値電圧より低くなると、トランジスタＱ１は
オフ状態、Ｑ４はオン状態となる。この時演算増幅器２
４は抵抗Ｒ６＊Ｒ６により反転増幅器を構成しておフ、
ＲＢ、Ｒ−の抵抗値を等しく設定すれば、基準電位を中
心として反転された信号が演算増幅器２４から出力され
、トランジスタＱ４を介し更に演算増幅器２３でダイン
が付加されて出力端子１３に伝達される。従って出力信
号ＯＵＴは交流入力信号ＩＮの全波整流値となる。
上記回路において全波整流を行なり場合、演算増幅器２
４の増幅度が零ｄＢ（ゲイン１）が理想であって、零ｄ
Ｂでなければ出力が正確な整流波形でなくなる。そして
演算増幅器２４の増幅度を決定するのは、入力と帰還の
抵抗比Ｒｅ／Ｒｓである。この二つの抵抗値を等しくつ
くるのは極めて難しく、集積回路化した場合においても
、ばらつきが小さいとは云えない。また整流波の。
４の増幅度が零ｄＢ（ゲイン１）が理想であって、零ｄ
Ｂでなければ出力が正確な整流波形でなくなる。そして
演算増幅器２４の増幅度を決定するのは、入力と帰還の
抵抗比Ｒｅ／Ｒｓである。この二つの抵抗値を等しくつ
くるのは極めて難しく、集積回路化した場合においても
、ばらつきが小さいとは云えない。また整流波の。
ゲインを得るためには、少くとも二つの差動増幅器が必
要となシ、また増幅度が零ｄＢである演算増幅器を構成
する場合、入力と帰還の抵抗値Ｒｓ・、Ｒ６はある程度
大きくなくてはならず、差動増幅器、抵抗とも集積回路
化において面積的に不利でちる。
要となシ、また増幅度が零ｄＢである演算増幅器を構成
する場合、入力と帰還の抵抗値Ｒｓ・、Ｒ６はある程度
大きくなくてはならず、差動増幅器、抵抗とも集積回路
化において面積的に不利でちる。
本発明は上記実情に鑑みてなされたもので、集積回路面
積が小さくおさえられ、性能改善も行なえる整流回路を
提供しようとするものである。
積が小さくおさえられ、性能改善も行なえる整流回路を
提供しようとするものである。
本発明は、入力信号をある基準レベルと比較させ、その
結果により等価抵抗の正、負の極性を切シ換えるか切シ
換えないかを判断させる。
結果により等価抵抗の正、負の極性を切シ換えるか切シ
換えないかを判断させる。
この等価抵抗は反転増幅器の入力抵抗として差動増幅器
の入力に接続し、仁の差動増幅器の入出力端間に帰還抵
抗を接続することにより、差動増幅器が１個でもゲイン
をもたせた整流回路が得られるようにしたものである。
の入力に接続し、仁の差動増幅器の入出力端間に帰還抵
抗を接続することにより、差動増幅器が１個でもゲイン
をもたせた整流回路が得られるようにしたものである。
以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の概略的構成図、第２図はその詳細回路図
である。図中３１はスイッチとキャノ々シタによ多構成
され正または負の極性を有する等価抵抗、３２は入力信
号ＩＮのレベルが一定値より高いか否かを検出するレベ
ル検出回路、３３はこの検出回路３２の出力で等価抵抗
３１の極性を選択するセレクト回路、３４は一端から入
力信号ＩＮが供給される等価抵抗３１の他端に反転入力
端を接続する差動増幅器、町は差動増幅器３４の入出力
端間を接続する帰還抵抗である。
図は同実施例の概略的構成図、第２図はその詳細回路図
である。図中３１はスイッチとキャノ々シタによ多構成
され正または負の極性を有する等価抵抗、３２は入力信
号ＩＮのレベルが一定値より高いか否かを検出するレベ
ル検出回路、３３はこの検出回路３２の出力で等価抵抗
３１の極性を選択するセレクト回路、３４は一端から入
力信号ＩＮが供給される等価抵抗３１の他端に反転入力
端を接続する差動増幅器、町は差動増幅器３４の入出力
端間を接続する帰還抵抗である。
等価抵抗３１は、例えばスイッチ３５に〜３５４とキャ
ｌ？シタ３６で構成され、その具体的回路は第３図に示
される。レベル検出回路３２は、例えばインバータ３７
．３８で構成される。セレクト回路３３は、例えば第４
図に示される如くクロックドイン／Ｊ−夕３９〜４２、
インバータ４Ｊｅ ４４からなる。このセレクト回路３
３は、レベル検出回路出力φがＨ”（高）レベルになる
と、第４図に示される如くクロックドインバータ３ｇ
ｔ ４２の各ルートを通してａ’ハａのクロックツぐル
ス、ｂ’ａｂのクロックツ々ルスとなシ、一方しベル検
出回路出力φカニ“Ｈ”レベルになると、クロックドイ
ア ／Ｚ−７４０ｅ４１のルートを通してａ′はｂのク
ロックツ臂ルス、ｂ′はａのクロック・々ルスとなる。
ｌ？シタ３６で構成され、その具体的回路は第３図に示
される。レベル検出回路３２は、例えばインバータ３７
．３８で構成される。セレクト回路３３は、例えば第４
図に示される如くクロックドイン／Ｊ−夕３９〜４２、
インバータ４Ｊｅ ４４からなる。このセレクト回路３
３は、レベル検出回路出力φがＨ”（高）レベルになる
と、第４図に示される如くクロックドインバータ３ｇ
ｔ ４２の各ルートを通してａ’ハａのクロックツぐル
ス、ｂ’ａｂのクロックツ々ルスとなシ、一方しベル検
出回路出力φカニ“Ｈ”レベルになると、クロックドイ
ア ／Ｚ−７４０ｅ４１のルートを通してａ′はｂのク
ロックツ臂ルス、ｂ′はａのクロック・々ルスとなる。
基準電圧Ｖ、。。
の発生回路は、例えば第５図に示される如くＰチャネル
トランジスタ４５、Ｎチャネルトランジスタ４６よりな
る。
トランジスタ４５、Ｎチャネルトランジスタ４６よりな
る。
上記回路において、入力ＩＮにインノ々−夕３７の回路
しきい値電圧ｖｒｅｆより高い電位がくると、レベル検
出回路出力φ＝″Ｈ＃レベルとなり、諺′Ｈ１；Ｉｂの
クロックツ臂ルス、ｂ’ハａのクロッ／ ノ＃ Ａ／ス
となる。これにより、スイッチとキャノ櫂シタク周波数
）。そこで入出力の関係は、ｒインＡ＝−（−Ｒ（／Ｒ
，）＝町／Ｒ，となシ、入力信号はｒインＡで基準電圧
ｖｒＩｆより高いレベルとして出力される。ここで入力
電圧をｖＩＮ ％出力電圧をｖＯＵＴ、Ｒ，＝Ｒ，＝Ｒ
とすると、 ｖＯＵＴ ＝−（−ｇ ） ｖＩＮ ＝ ｖＩＮである
・ 次に入力ＩＮにインバータ回路３１のしきい値電圧より
低い電位がくると、φ＝″Ｌ”（φ＝″Ｈ″）レベルト
ｆｋ’）、ａ’Ｊｄａのクロツクノダルス、ｂ′ハｂの
クロ、クパルスとなりて、等価抵抗３１は正性の抵抗（
Ｒ，＝ １／Ｃ，）となる。そこで入出力の関係は、ｒ
インＡ＝ −（Ｒｆ／Ｒ，）となり、入力信号はダイン
−人”でｖｒｅｆより高いレベルとして出力される。こ
こで ｖＯＵＴ ＝ −ＮｏｖＩＮ ＝ −ｖＩＮとなる。こ
の結果ゲインＡで全波整流が行なわれるものである。
しきい値電圧ｖｒｅｆより高い電位がくると、レベル検
出回路出力φ＝″Ｈ＃レベルとなり、諺′Ｈ１；Ｉｂの
クロックツ臂ルス、ｂ’ハａのクロッ／ ノ＃ Ａ／ス
となる。これにより、スイッチとキャノ櫂シタク周波数
）。そこで入出力の関係は、ｒインＡ＝−（−Ｒ（／Ｒ
，）＝町／Ｒ，となシ、入力信号はｒインＡで基準電圧
ｖｒＩｆより高いレベルとして出力される。ここで入力
電圧をｖＩＮ ％出力電圧をｖＯＵＴ、Ｒ，＝Ｒ，＝Ｒ
とすると、 ｖＯＵＴ ＝−（−ｇ ） ｖＩＮ ＝ ｖＩＮである
・ 次に入力ＩＮにインバータ回路３１のしきい値電圧より
低い電位がくると、φ＝″Ｌ”（φ＝″Ｈ″）レベルト
ｆｋ’）、ａ’Ｊｄａのクロツクノダルス、ｂ′ハｂの
クロ、クパルスとなりて、等価抵抗３１は正性の抵抗（
Ｒ，＝ １／Ｃ，）となる。そこで入出力の関係は、ｒ
インＡ＝ −（Ｒｆ／Ｒ，）となり、入力信号はダイン
−人”でｖｒｅｆより高いレベルとして出力される。こ
こで ｖＯＵＴ ＝ −ＮｏｖＩＮ ＝ −ｖＩＮとなる。こ
の結果ゲインＡで全波整流が行なわれるものである。
第６図は本発明の他の実施例で、帰還抵抗Ｒ。
に並列にキャノヤシタ５１を接続することにより、全波
整流出力の平滑化を行なうものである。
整流出力の平滑化を行なうものである。
第７図は本発明の更に他の実施例である。ｊｌｌｌち等
価抵抗３１の値がある程度大きいため、帰還抵抗Ｒｆを
大きくする必要があシ、集積回路イヒする場合面積を非
常に大きくしてしまう、そこでＢ も等価抵抗６１とし
て集積回路面積の／Ｊ−型化を図ったものである。
価抵抗３１の値がある程度大きいため、帰還抵抗Ｒｆを
大きくする必要があシ、集積回路イヒする場合面積を非
常に大きくしてしまう、そこでＢ も等価抵抗６１とし
て集積回路面積の／Ｊ−型化を図ったものである。
第８因は本発明の更に異なる実施例である。
前実施例ではレベル検出回路３２は単なるインバータで
構成しているので、入力信号によってはオフセット及び
誤動作する可能性がある。これはインノ々−夕３２の回
路しきいイ直付近での入力信号弱変動による。そこでコ
ンノ々レータ７１を介挿したものであυ、またこのコン
ノ々レータ７ノを用いると、レベル検出回路の比較電位
■ を可変とすることもできる。第９図はクロｅｆ 、クドインパータ８１〜８４、インノ寸−夕８５゜８６
よりなる第８図のセレクト回路である。
構成しているので、入力信号によってはオフセット及び
誤動作する可能性がある。これはインノ々−夕３２の回
路しきいイ直付近での入力信号弱変動による。そこでコ
ンノ々レータ７１を介挿したものであυ、またこのコン
ノ々レータ７ノを用いると、レベル検出回路の比較電位
■ を可変とすることもできる。第９図はクロｅｆ 、クドインパータ８１〜８４、インノ寸−夕８５゜８６
よりなる第８図のセレクト回路である。
なお本発明は実施例のみに限られず種々の応用が可能で
ある。例えば実施例では等価抵抗３ノ、差動増幅器３４
、抵抗Ｒｆ等により整流出力を得たが、上記差動増幅器
、抵抗Ｒｆがなくても、入力信号が基準レベルＶ、。１
より高いときに正の等価抵抗とし、入力信号がｖｒｅｆ
より低い時は負の等価抵抗とすることにより、整流動作
をすることが可能である。
ある。例えば実施例では等価抵抗３ノ、差動増幅器３４
、抵抗Ｒｆ等により整流出力を得たが、上記差動増幅器
、抵抗Ｒｆがなくても、入力信号が基準レベルＶ、。１
より高いときに正の等価抵抗とし、入力信号がｖｒｅｆ
より低い時は負の等価抵抗とすることにより、整流動作
をすることが可能である。
以上説明した如く本発明によれば、簡単な構成で整流回
路が実現でき、またゲインをもった全波整流回路を、最
低差動増幅器を１個用いるだけで実現でき、また集積回
路化する場合、差動増幅器の帰還抵抗を等価抵抗で構成
すると、容量比を精密につくることができ、従ってｆ 町＝１／へが正確され、ｒイン零ｄＢ（ｔたは所望する
利得）を正確に得られる等の利点を有した整流回路が得
られるものである。
路が実現でき、またゲインをもった全波整流回路を、最
低差動増幅器を１個用いるだけで実現でき、また集積回
路化する場合、差動増幅器の帰還抵抗を等価抵抗で構成
すると、容量比を精密につくることができ、従ってｆ 町＝１／へが正確され、ｒイン零ｄＢ（ｔたは所望する
利得）を正確に得られる等の利点を有した整流回路が得
られるものである。
第１図は本発明の一実施例の概略的構成図、第２図は同
構成の具体的回路図、第３図ないしＷＪｓ図は同回路の
一部を示す具体的回路図、第６図ないし第９図は本発明
の異なる実施例を示す回路図、第１θ図は従来の整流回
路図である。 ３１・・・等価抵抗、３２・・・レベル検出回路、３３
・・・セレクト回路、３４・・・差動増幅器、Ｒ２・・
・帰還抵抗。 出願人代理人 弁理士 鈴 江 武 彦第２図 第３図 第４図 第５図 第６図 ｒｅｆ 第７図 ｒｅｆ 第８図 Ｒｆ 第９図 第１０図 嘔
構成の具体的回路図、第３図ないしＷＪｓ図は同回路の
一部を示す具体的回路図、第６図ないし第９図は本発明
の異なる実施例を示す回路図、第１θ図は従来の整流回
路図である。 ３１・・・等価抵抗、３２・・・レベル検出回路、３３
・・・セレクト回路、３４・・・差動増幅器、Ｒ２・・
・帰還抵抗。 出願人代理人 弁理士 鈴 江 武 彦第２図 第３図 第４図 第５図 第６図 ｒｅｆ 第７図 ｒｅｆ 第８図 Ｒｆ 第９図 第１０図 嘔
Claims (4)
- （１）スイッチとキャパシタにより構成され正または負
の極性を有する等価抵抗と、入力信号のレベルが一定値
より高いか否かを検出するレベル検出回路と、このレベ
ル検出回路の出力で前記等価抵抗の極性を選択するセレ
クト回路とを具備し、前記等価抵抗を介して前記入力信
号を整流することを特徴とする整流回路。 - （２）スイッチとキャパシタにより構成され正または負
の極性を有する等価抵抗と、入力信号のレベルが一定値
より高いか否かを検出するレベル検出回路と、このレベ
ル検出回路の出力で前記等価抵抗の極性を選択するセレ
クト回路と、一端から前記入力信号が供給される前記等
価抵抗の他端に反転入力端を接続する差動増幅器と、該
差動増幅器の入出力端間を接続する帰還抵抗とを具備し
たことを特徴とする整流回路。 - （３）前記帰還抵抗に並列に容量を接続したことを特徴
とする特許請求の範囲第２項に記載の整流回路。 - （４）前記帰還抵抗を、前記等価抵抗と同様にスイッチ
とキャパシタにより構成される等価抵抗としたことを特
徴とする特許請求の範囲第２項に記載の整流回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59178634A JPS6156501A (ja) | 1984-08-28 | 1984-08-28 | 整流回路 |
| DE8585107838T DE3576771D1 (de) | 1984-08-28 | 1985-06-25 | Gleichrichterschaltung. |
| EP85107838A EP0175853B1 (en) | 1984-08-28 | 1985-06-25 | Rectifier circuit |
| US06/751,551 US4704545A (en) | 1984-08-28 | 1985-07-03 | Switched capacitor rectifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59178634A JPS6156501A (ja) | 1984-08-28 | 1984-08-28 | 整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6156501A true JPS6156501A (ja) | 1986-03-22 |
| JPH0155762B2 JPH0155762B2 (ja) | 1989-11-27 |
Family
ID=16051888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59178634A Granted JPS6156501A (ja) | 1984-08-28 | 1984-08-28 | 整流回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4704545A (ja) |
| EP (1) | EP0175853B1 (ja) |
| JP (1) | JPS6156501A (ja) |
| DE (1) | DE3576771D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03166804A (ja) * | 1989-08-29 | 1991-07-18 | Delco Electron Corp | 電子回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1238117B (it) * | 1989-10-16 | 1993-07-07 | Marelli Autronica | Circuito a condensatori commutati, integrabile in tecnologia mos, con funzione di raddrizzatore a doppia semionda e di integratore |
| JP2969203B2 (ja) * | 1992-08-27 | 1999-11-02 | 株式会社高取育英会 | 絶対値回路 |
| JPH0843455A (ja) * | 1994-08-01 | 1996-02-16 | Oki Micro Design Miyazaki:Kk | 絶対値回路 |
| US5999849A (en) * | 1997-09-12 | 1999-12-07 | Alfred E. Mann Foundation | Low power rectifier circuit for implantable medical device |
| US6088608A (en) * | 1997-10-20 | 2000-07-11 | Alfred E. Mann Foundation | Electrochemical sensor and integrity tests therefor |
| US7764528B2 (en) * | 2007-09-26 | 2010-07-27 | Honeywell International Inc. | AC to DC conversion circuit |
| CN103746676A (zh) * | 2013-11-21 | 2014-04-23 | 成都市宏山科技有限公司 | 一种结构简单的比较电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3585487A (en) * | 1969-06-26 | 1971-06-15 | Burroughs Corp | High-speed precision rectifier |
| DE2626927B2 (de) * | 1976-06-16 | 1981-02-19 | Bodenseewerk Perkin-Elmer & Co Gmbh, 7770 Ueberlingen | Schaltung zur Umwandlung einer Wechselspannung in eine Gleichspannung |
| US4313096A (en) * | 1979-11-19 | 1982-01-26 | Bell Telephone Laboratories, Incorporated | Parasitic-free switched capacitor network |
| JPS5737937A (en) * | 1980-08-15 | 1982-03-02 | Hitachi Ltd | Automatic hybrid circuit |
| US4370632A (en) * | 1981-05-08 | 1983-01-25 | Motorola, Inc. | Multiple function operational amplifier circuit |
| US4520283A (en) * | 1981-09-01 | 1985-05-28 | Itsuo Sasaki | Band pass filter with a switched capacitor |
| US4425550A (en) * | 1981-12-24 | 1984-01-10 | Motorola, Inc. | Charge pump amplifier |
| JPS5956870A (ja) * | 1982-09-22 | 1984-04-02 | Toshiba Corp | 整流回路 |
| GB2143956B (en) * | 1983-07-23 | 1986-11-19 | Schlumberger Electronics | Rms converters |
-
1984
- 1984-08-28 JP JP59178634A patent/JPS6156501A/ja active Granted
-
1985
- 1985-06-25 EP EP85107838A patent/EP0175853B1/en not_active Expired
- 1985-06-25 DE DE8585107838T patent/DE3576771D1/de not_active Expired - Lifetime
- 1985-07-03 US US06/751,551 patent/US4704545A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03166804A (ja) * | 1989-08-29 | 1991-07-18 | Delco Electron Corp | 電子回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0175853A3 (en) | 1986-12-30 |
| JPH0155762B2 (ja) | 1989-11-27 |
| US4704545A (en) | 1987-11-03 |
| DE3576771D1 (de) | 1990-04-26 |
| EP0175853B1 (en) | 1990-03-21 |
| EP0175853A2 (en) | 1986-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3337669B2 (ja) | 半導体集積回路 | |
| US5081378A (en) | Logarithmic amplifier | |
| JPS6156501A (ja) | 整流回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| JP3682122B2 (ja) | 全波整流回路 | |
| JPH0339928Y2 (ja) | ||
| JPH01300606A (ja) | 半波整流回路 | |
| JPH0124973Y2 (ja) | ||
| JPS60149216A (ja) | 抵抗値設定回路 | |
| JPH05343920A (ja) | 正負波形分離回路 | |
| JPS61131912A (ja) | 波形整形回路 | |
| JPS61269076A (ja) | 整流回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH03119813A (ja) | 増幅回路 | |
| JPH03237809A (ja) | 増幅回路 | |
| JPS6198422A (ja) | 波形変換回路 | |
| JPH04138383A (ja) | 直流―交流変換回路 | |
| JPS59202714A (ja) | 増幅回路 | |
| JPS60117814A (ja) | 波形整形回路 | |
| JPS61265911A (ja) | 自動利得制御用検波回路 | |
| JPH0575363A (ja) | 平滑回路 | |
| JPH05315850A (ja) | 演算増幅器回路 | |
| JPS6244524U (ja) | ||
| JPH03120910A (ja) | ピーク検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |