JPS62249517A - 電圧比較回路 - Google Patents
電圧比較回路Info
- Publication number
- JPS62249517A JPS62249517A JP9361186A JP9361186A JPS62249517A JP S62249517 A JPS62249517 A JP S62249517A JP 9361186 A JP9361186 A JP 9361186A JP 9361186 A JP9361186 A JP 9361186A JP S62249517 A JPS62249517 A JP S62249517A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- transistor
- trs
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧比較回路に関し、特に微少入力電圧を比較
する電圧比較回路に関する。
する電圧比較回路に関する。
従来の電圧比較回路の一例としては第５図、第６図に示
す回路がある。第５図は一般的な従来の差動比較回路で
あり、第６図はその応用回路例である。
す回路がある。第５図は一般的な従来の差動比較回路で
あり、第６図はその応用回路例である。
第５図において、ＰＮＩ’）ランジスタＱｓ、Ｑｚのそ
れぞれのペースに入力端子ＩＩ、ＩＮが接続されて入力
差動回路％：構成し、その負荷として負電源印加端子Ｖ
との間に電流ミラー回路のＮＰＮトランジスタＱ３．
Ｑ４が接続される。入力差動回路の動作電流は定電流源
工１で与えられる。その差動入力段の出力は、ＮＰＮ）
ランジスタＱｓのベースに入力され、ＮＰＮ）ランジス
タＱ＠のコ端子Ｖ との間に接続された電流レベル？決
定するとともにＮＰＮ）ランジスタＱ５の負荷として動
作する。
れぞれのペースに入力端子ＩＩ、ＩＮが接続されて入力
差動回路％：構成し、その負荷として負電源印加端子Ｖ
との間に電流ミラー回路のＮＰＮトランジスタＱ３．
Ｑ４が接続される。入力差動回路の動作電流は定電流源
工１で与えられる。その差動入力段の出力は、ＮＰＮ）
ランジスタＱｓのベースに入力され、ＮＰＮ）ランジス
タＱ＠のコ端子Ｖ との間に接続された電流レベル？決
定するとともにＮＰＮ）ランジスタＱ５の負荷として動
作する。
第６図は上記第５図の電圧比較回路の応用回路例であり
１図中のＣＯＭＰ２が上述した第５図の電圧比較回路を
示す。正相入力端子ＩＮとグランド電位（零電位）との
間に比較基準電圧源Ｖｎｇｙが接続され、逆相入力端子
Ｉｔには、比較される信号Ｖｉｎ 針人力應れる。正
電源印加端子■、負を源印加端子Ｖ にはそれぞｎ正、
負の電圧源がみえら長う。出方端子２ヶ２，１．電位間
。電工ｉ出力電圧Ｖｏｕｔ とする。
１図中のＣＯＭＰ２が上述した第５図の電圧比較回路を
示す。正相入力端子ＩＮとグランド電位（零電位）との
間に比較基準電圧源Ｖｎｇｙが接続され、逆相入力端子
Ｉｔには、比較される信号Ｖｉｎ 針人力應れる。正
電源印加端子■、負を源印加端子Ｖ にはそれぞｎ正、
負の電圧源がみえら長う。出方端子２ヶ２，１．電位間
。電工ｉ出力電圧Ｖｏｕｔ とする。
第４図は上記の第５図、第６図で与えられた従来回路ぞ
使ど得門７！−ウ力波形６対共力波形８゛−の時１１！
ｆｆ特性である。第４図（ａ）に入力波形人で示す入力
信号Ｖｉｎが比較基準電圧源Ｖｎ訂の電圧Ｖａに対し、
Ｖｉｎ ）Ｖｎとなると第４図（ｂ）に出力波形Ｂテ
示ｊＶｏｕｔ＝ＶｏＬトナｔ）、 Ｖｉｎ（Ｖｕ ト
ナルとＶｏｕｔ ＝ ＶｏＨとなる。ＶＯＨはこの電圧
比救器の高レベル出力電圧値であり、 ＶｏＬは低レベ
ル出力電圧値である。
使ど得門７！−ウ力波形６対共力波形８゛−の時１１！
ｆｆ特性である。第４図（ａ）に入力波形人で示す入力
信号Ｖｉｎが比較基準電圧源Ｖｎ訂の電圧Ｖａに対し、
Ｖｉｎ ）Ｖｎとなると第４図（ｂ）に出力波形Ｂテ
示ｊＶｏｕｔ＝ＶｏＬトナｔ）、 Ｖｉｎ（Ｖｕ ト
ナルとＶｏｕｔ ＝ ＶｏＨとなる。ＶＯＨはこの電圧
比救器の高レベル出力電圧値であり、 ＶｏＬは低レベ
ル出力電圧値である。
上述した従来の電圧比較回路は、その比較基準電圧源を
別回路にて構成する必要がある。ざらにその電圧が微少
眠圧乞要求された場とその構成が容易ではなく、精度７
得るのがむずかしくなる。
別回路にて構成する必要がある。ざらにその電圧が微少
眠圧乞要求された場とその構成が容易ではなく、精度７
得るのがむずかしくなる。
例えば微少電圧を得るために単に抵抗分割で構成したと
しても、その抵抗分割比を大キくシなくてはならな諭た
め、比精度を出すのが困難である。
しても、その抵抗分割比を大キくシなくてはならな諭た
め、比精度を出すのが困難である。
特にＩＣ化した場合、抵抗はトランジスタに比べ比較的
大′きな′面積ン必要とするためチップサイズが大さく
なる等の欠点があった。
大′きな′面積ン必要とするためチップサイズが大さく
なる等の欠点があった。
本発明の電圧比較回路は差動増幅回路構成とした第１の
人力トランジスタと第２の入力トランジスタと？有する
電圧比種回路において、前記第１と第２の入力トランジ
スタの動作電流がそれぞれ別々の異なる電流源の電流源
から供給さｎる事ン特徴とする０、 〔実施例〕 次に不発゛男について図面ケ参照して説明する。
人力トランジスタと第２の入力トランジスタと？有する
電圧比種回路において、前記第１と第２の入力トランジ
スタの動作電流がそれぞれ別々の異なる電流源の電流源
から供給さｎる事ン特徴とする０、 〔実施例〕 次に不発゛男について図面ケ参照して説明する。
第１図は本発明の一実施例に係る低レベル電圧比較回路
である。入力トランジスタＱｌ、Ｑｚにおいてトランジ
スタＱｔのペースは正相入力端子ＩＩに接続され、エミ
ッタ動作電流を決めている定電流源工２およびトランジ
スタＱ６のペースに接続され、コレクタは負電源印加端
子Ｖ 接続される。もう一方の入力トランジスタＱ２の
ペースは逆相入力端子ＩＮに接続されエミッタは動作電
流を決めている定電流源工３およびトランジスタＱ７の
ペースに接続され、コレクタは負電源印加端子Ｖ に接
続される。トランジスタＱ６．Ｑ７のエミッタは共通接
続され、定電流源Ｉｌが接続される。トランジスタＱ６
のコレクタはコレクタ。
である。入力トランジスタＱｌ、Ｑｚにおいてトランジ
スタＱｔのペースは正相入力端子ＩＩに接続され、エミ
ッタ動作電流を決めている定電流源工２およびトランジ
スタＱ６のペースに接続され、コレクタは負電源印加端
子Ｖ 接続される。もう一方の入力トランジスタＱ２の
ペースは逆相入力端子ＩＮに接続されエミッタは動作電
流を決めている定電流源工３およびトランジスタＱ７の
ペースに接続され、コレクタは負電源印加端子Ｖ に接
続される。トランジスタＱ６．Ｑ７のエミッタは共通接
続され、定電流源Ｉｌが接続される。トランジスタＱ６
のコレクタはコレクタ。
ペースが共通接続されたトランジスタＱ３の共通接続部
に接続される。トランジスタＱ７のコレクタは、その負
荷となるトランジスタＱ４のコレクタに接続されろ。ト
ランジスタＱ３．Ｑ４のペースは互いに接続され、各々
のエミッタは負電源印加端子Ｖ に接続される。
に接続される。トランジスタＱ７のコレクタは、その負
荷となるトランジスタＱ４のコレクタに接続されろ。ト
ランジスタＱ３．Ｑ４のペースは互いに接続され、各々
のエミッタは負電源印加端子Ｖ に接続される。
このトランジスタＱ３．Ｑ４は入力差動段の負荷回路で
あり、電流ミラー回路として機能する。まり、トランジ
スタＱ４のコレクタはさらに出力トランジスタＱｓのペ
ースに接続され、Ｑｓのコレクタは、その動作電流を決
定し負荷としても機能している定電流源工４に接続され
ていると同時にこの比較回路の出力端子ＯＵＴに接続さ
れる。トランジスタＱｓのエミッタは負電源印加端子Ｖ
に接続される。
あり、電流ミラー回路として機能する。まり、トランジ
スタＱ４のコレクタはさらに出力トランジスタＱｓのペ
ースに接続され、Ｑｓのコレクタは、その動作電流を決
定し負荷としても機能している定電流源工４に接続され
ていると同時にこの比較回路の出力端子ＯＵＴに接続さ
れる。トランジスタＱｓのエミッタは負電源印加端子Ｖ
に接続される。
ここで、トランジスタＱｌ、Ｑ２０対、トランジスタＱ
６．Ｑ７の対、およびトランジスタＱ３．Ｑ４の各対に
なっているトランジスタは、それぞれ同一の形状で設計
されている。
６．Ｑ７の対、およびトランジスタＱ３．Ｑ４の各対に
なっているトランジスタは、それぞれ同一の形状で設計
されている。
次に本実施例の動作について説明する。本、実施。
例の動作において、各トランジスタの電流幅偏重は十分
、大きいとしてそのペース電流は無視する。
、大きいとしてそのペース電流は無視する。
第１図はその応用−路側として例えば第３図に示すよ、
５な接続で使用され、逆相入力端子Ｉｌには比較さ−れ
る入力信号Ｖｉｎ が印加され、正相入力端子ＩＮは
接地電位に接続される。今、無信号時（Ｖｉｎ＝Ｑ）４
考える。第１図で入力段の負荷トランジスタＱ ｓ 、
Ｑ ４はカレントミラー回路を構成しているのでトラ
ンジスタＱ３のコレクタ電流とトランジスタＱ４のコレ
クタ電流とは等しく 、 Ｉ １／２の電流が流れる。
５な接続で使用され、逆相入力端子Ｉｌには比較さ−れ
る入力信号Ｖｉｎ が印加され、正相入力端子ＩＮは
接地電位に接続される。今、無信号時（Ｖｉｎ＝Ｑ）４
考える。第１図で入力段の負荷トランジスタＱ ｓ 、
Ｑ ４はカレントミラー回路を構成しているのでトラ
ンジスタＱ３のコレクタ電流とトランジスタＱ４のコレ
クタ電流とは等しく 、 Ｉ １／２の電流が流れる。
ここで入力トランジスタＱ”ｔＱ２の動作電流源である
Ｉ２．Ｉ３の関係ＹＩ３ ＝ｎＩ２の関係で設定してお
く。ここでｎは比例倍率矢示す・こ０よう−すると入力
Ｌう７ジ８りＱ、、Ｑ２の動作電流が異なるためこの電
圧比較器の入力信号が無１ｇ号であってもトランジスタ
ＱｓｔＱ７ベース電位に差が生じる。その差はトランジ
スタＱｌ、Ｑ２のベース−エミッタ間は圧差に等しく、
この値は、この電圧比較回路の入力オフセット電圧とな
る。
Ｉ２．Ｉ３の関係ＹＩ３ ＝ｎＩ２の関係で設定してお
く。ここでｎは比例倍率矢示す・こ０よう−すると入力
Ｌう７ジ８りＱ、、Ｑ２の動作電流が異なるためこの電
圧比較器の入力信号が無１ｇ号であってもトランジスタ
ＱｓｔＱ７ベース電位に差が生じる。その差はトランジ
スタＱｌ、Ｑ２のベース−エミッタ間は圧差に等しく、
この値は、この電圧比較回路の入力オフセット電圧とな
る。
この入力オフセット電圧４Ｖｔｏ−とすると。
Ｖ ｔｏ ＝ １ Ｖａｇｑｘ −Ｖａｇｑｚ ｌ
（Ｌ）となる。ここでＶＢＥＱＩはトランジ
スタＱ１のベース・エミッタ間電圧、 Ｖａｇｑｚ
はトランジスタＱ２のベース・エミッタ間電圧である。
（Ｌ）となる。ここでＶＢＥＱＩはトランジ
スタＱ１のベース・エミッタ間電圧、 Ｖａｇｑｚ
はトランジスタＱ２のベース・エミッタ間電圧である。
マー
第１図の回路んいえば、トランジスタＱ６のベース電位
がトランジスタＱ７のベース電位に比へて、 Ｖｔｏ分
だけ低くなるため、トランジスタＱ６とＱ７の動作電流
に差が生じる。この様子を表わ丁ため、トランジスタＱ
６のコレクタ′４流は丁−ΔＩとして第１図の回路図中
に示した。ここでΔ工がＶｔｏによって生じた電流の差
である。そのΔ工が２倍の変化となって出力トランジス
タＱ５のベース乞駆動する。この場合、出力トランジス
タＱｓ ｗカットオフする方向に駆動されるのでこの電
圧比較器の出力端子ＯＵＴの出力電圧ＶｏｕｔはＨｉｇ
ｈ レヘルＶｏｒｘ 値ｙ示Ｔ。
がトランジスタＱ７のベース電位に比へて、 Ｖｔｏ分
だけ低くなるため、トランジスタＱ６とＱ７の動作電流
に差が生じる。この様子を表わ丁ため、トランジスタＱ
６のコレクタ′４流は丁−ΔＩとして第１図の回路図中
に示した。ここでΔ工がＶｔｏによって生じた電流の差
である。そのΔ工が２倍の変化となって出力トランジス
タＱ５のベース乞駆動する。この場合、出力トランジス
タＱｓ ｗカットオフする方向に駆動されるのでこの電
圧比較器の出力端子ＯＵＴの出力電圧ＶｏｕｔはＨｉｇ
ｈ レヘルＶｏｒｘ 値ｙ示Ｔ。
さらに入力オフセット電圧Ｖｔｏを説明する。一般にト
ランジスタのベース・エミッタ間’ｆＥ圧ＶＢｇは。
ランジスタのベース・エミッタ間’ｆＥ圧ＶＢｇは。
で近似できる。ここでＫはボルツマン定数、Ｔは絶対温
度、ｑは電子の電荷、 Ｉｃはエミッタ電流Ｉｓはエミ
ッタ接合の飽和電流である。したがってＶ’ａＨ＊およ
びＶＢＥＱ２ は次のようになる。
度、ｑは電子の電荷、 Ｉｃはエミッタ電流Ｉｓはエミ
ッタ接合の飽和電流である。したがってＶ’ａＨ＊およ
びＶＢＥＱ２ は次のようになる。
ここで前述の条件であるＩ ｚ＝ｎ Ｉ ： とする
゛と（４）式となる。（１） 、 （３） 、 （５１
式より、入力差動増幅回路のオフセット電圧ｖ■Ｏは次
のようになる。
゛と（４）式となる。（１） 、 （３） 、 （５１
式より、入力差動増幅回路のオフセット電圧ｖ■Ｏは次
のようになる。
本発明は（ｂ）式で表わされた電圧比較回路の入力オフ
セット電圧χ比較としでめ比較基準電圧として便用する
ものである。したがって第３図の応用回路においてＶｉ
ｎ＝Ｑでは上述のオフセット電圧の影響で、その出力電
圧ＶｏｕｔはＶｏＨの状態である。Ｖｉｎ ｙａｌ−
増加してい＜ トＶｉｎ （Ｖｔｏ ではＶｏｕｔ＝
Ｖｏｗ テＶｉｎ ＞ Ｖｘｏ テＶｏｎｔ ＝ Ｖ
ｏｔ、 ニ反転する。
セット電圧χ比較としでめ比較基準電圧として便用する
ものである。したがって第３図の応用回路においてＶｉ
ｎ＝Ｑでは上述のオフセット電圧の影響で、その出力電
圧ＶｏｕｔはＶｏＨの状態である。Ｖｉｎ ｙａｌ−
増加してい＜ トＶｉｎ （Ｖｔｏ ではＶｏｕｔ＝
Ｖｏｗ テＶｉｎ ＞ Ｖｘｏ テＶｏｎｔ ＝ Ｖ
ｏｔ、 ニ反転する。
これはあたかも前述の従来応用回路である＠６図と同様
の動作７行なう。
の動作７行なう。
第２図は第１図ン具体化した回路例である。第１図と同
じ機能の部分てついては同一の符号を付けた。第１１に
示す実施例で、定電流１１乞トランジスタＱｓで構成し
、定ｉｍＱ 工２ｔ ■３ＹマルチコレクタＰＮＰトラ
ンジスタＱ９で構成し、定電流Ｉ４ｙトランジスタＱｔ
ｏで構成している。トランジスタＱｓ ｔＱｓ ｔＱｘ
ｏ のベースは共通で、各々のエミッタは正電源端子
Ｖ＋に接続さ２する。特にトランジスタＱｅのマ′ルチ
コレクタは、その電流比がに〇になるように設定し、ｌ
３＝ｎ工２Ｙ実現することが出来る。
じ機能の部分てついては同一の符号を付けた。第１１に
示す実施例で、定電流１１乞トランジスタＱｓで構成し
、定ｉｍＱ 工２ｔ ■３ＹマルチコレクタＰＮＰトラ
ンジスタＱ９で構成し、定電流Ｉ４ｙトランジスタＱｔ
ｏで構成している。トランジスタＱｓ ｔＱｓ ｔＱｘ
ｏ のベースは共通で、各々のエミッタは正電源端子
Ｖ＋に接続さ２する。特にトランジスタＱｅのマ′ルチ
コレクタは、その電流比がに〇になるように設定し、ｌ
３＝ｎ工２Ｙ実現することが出来る。
以上説明したように本発明は入力トランジスタの動作電
流Ｙ：異なら丁ことにより、精度の良い微少比較基＄電
圧が特別な基準電圧発生回路を必要とせず容易に得られ
る。さらに基準電圧がトランジスタのオフセット電圧と
して得られるのでチップ面積が縮小できる効果がある。
流Ｙ：異なら丁ことにより、精度の良い微少比較基＄電
圧が特別な基準電圧発生回路を必要とせず容易に得られ
る。さらに基準電圧がトランジスタのオフセット電圧と
して得られるのでチップ面積が縮小できる効果がある。
特に本発明によれば、雑音の多い信号源からの微少な信
号を比較する場合に有効で、前述の入力オフセット電圧
でその雑音をカットする事ができる。動作電流比は自由
な１直が取れるため、入力オフセット電圧Ｖｉｏは任意
の値を取る事ができる。
号を比較する場合に有効で、前述の入力オフセット電圧
でその雑音をカットする事ができる。動作電流比は自由
な１直が取れるため、入力オフセット電圧Ｖｉｏは任意
の値を取る事ができる。
実用的には本回路構成で〜数１００ｍ−Ｖの微小比較基
準電圧が得られる。
準電圧が得られる。
第１図は本発明の一実施例の電圧比Ｑ；Ｃ回路の回路図
、第２図は本発明の一実施例の具体的回路の回路図、第
３図は不発明の電圧比較回路の応用回路の回路！７．Ｗ
、４図ｔａｌ 、 ｌｂ）はそれぞれ゛電圧比較器の入
力波形図と出力波形図、第５図は従来の電圧比較回路の
回路図、第６図は従来の電圧比較回路の応用例の回路図
である。 工１・・・・・・逆相入力端子、Ｉｓ・・・・・・正相
入力端子。 ＣＩＬＩＴ・−・・・・出力端子、■＋・・・・・・正
４［印加端子。 ■−・・・・・・負戒源印加端子、Ｉｆ、Ｉ２．Ｉ３．
Ｉ４・・・・・・定電流源、Ｃ０７ｖｌＰ１・・・・・
・電圧比較器、ＣＯＭＰ２・・・・・・電圧比較器、
Ｖｉｎ・・・・・・比較入力電圧、 ｖｏｕｔ・・・・
・・出力電圧、入・・・・・・比較入力電圧の波形、Ｂ
・・・・・・電圧比較器の出力波形、ｔ・−・・・・時
間、Ｖｉｇｒ・・・・−・外部比較基準電圧源、 ＶＯ
Ｒ・・・・・・電圧比較の高レベル出力値、 ＶＯＬ・
・・・・・電圧比較器の低レベル出力値、Ｑ＝〜Ｊ４ｏ
・・・・・・バイポーラトランジスタ。 代理人 升埋士 内 原 晋″′：茅 ／Ｔ！１ 芽 ２ 回 蔓 ３ 閃 矛 ４ 凹
、第２図は本発明の一実施例の具体的回路の回路図、第
３図は不発明の電圧比較回路の応用回路の回路！７．Ｗ
、４図ｔａｌ 、 ｌｂ）はそれぞれ゛電圧比較器の入
力波形図と出力波形図、第５図は従来の電圧比較回路の
回路図、第６図は従来の電圧比較回路の応用例の回路図
である。 工１・・・・・・逆相入力端子、Ｉｓ・・・・・・正相
入力端子。 ＣＩＬＩＴ・−・・・・出力端子、■＋・・・・・・正
４［印加端子。 ■−・・・・・・負戒源印加端子、Ｉｆ、Ｉ２．Ｉ３．
Ｉ４・・・・・・定電流源、Ｃ０７ｖｌＰ１・・・・・
・電圧比較器、ＣＯＭＰ２・・・・・・電圧比較器、
Ｖｉｎ・・・・・・比較入力電圧、 ｖｏｕｔ・・・・
・・出力電圧、入・・・・・・比較入力電圧の波形、Ｂ
・・・・・・電圧比較器の出力波形、ｔ・−・・・・時
間、Ｖｉｇｒ・・・・−・外部比較基準電圧源、 ＶＯ
Ｒ・・・・・・電圧比較の高レベル出力値、 ＶＯＬ・
・・・・・電圧比較器の低レベル出力値、Ｑ＝〜Ｊ４ｏ
・・・・・・バイポーラトランジスタ。 代理人 升埋士 内 原 晋″′：茅 ／Ｔ！１ 芽 ２ 回 蔓 ３ 閃 矛 ４ 凹
Claims (1)
- 差動増幅回路構成とした第１の入力トランジスタ１と第
２の入力トランジスタとを有する電圧比較回路において
、前記第１と第２の入力トランジスタの動作電流がそれ
ぞれ別々の異なる電流値の電流源から供給される事を特
徴とする電圧比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9361186A JPS62249517A (ja) | 1986-04-22 | 1986-04-22 | 電圧比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9361186A JPS62249517A (ja) | 1986-04-22 | 1986-04-22 | 電圧比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62249517A true JPS62249517A (ja) | 1987-10-30 |
Family
ID=14087122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9361186A Pending JPS62249517A (ja) | 1986-04-22 | 1986-04-22 | 電圧比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62249517A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02174418A (ja) * | 1988-12-27 | 1990-07-05 | Nec Corp | 比較回路 |
| JPH03195115A (ja) * | 1989-12-22 | 1991-08-26 | Yokogawa Electric Corp | アナログ／デジタル変換器 |
| US5085186A (en) * | 1989-07-28 | 1992-02-04 | Yamaha Hatsudoki Kabushiki Kaisha | Crankshaft and journal arrangement for engine |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6182521A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | 差動型コンパレ−タ回路 |
-
1986
- 1986-04-22 JP JP9361186A patent/JPS62249517A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6182521A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | 差動型コンパレ−タ回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02174418A (ja) * | 1988-12-27 | 1990-07-05 | Nec Corp | 比較回路 |
| US5085186A (en) * | 1989-07-28 | 1992-02-04 | Yamaha Hatsudoki Kabushiki Kaisha | Crankshaft and journal arrangement for engine |
| JPH03195115A (ja) * | 1989-12-22 | 1991-08-26 | Yokogawa Electric Corp | アナログ／デジタル変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0231530B2 (ja) | ||
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPS62249517A (ja) | 電圧比較回路 | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| EP0456127B1 (en) | Amplifier | |
| JPS6357808B2 (ja) | ||
| JPS6315766B2 (ja) | ||
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP2681999B2 (ja) | 電圧フォロア回路および電圧電流変換回路 | |
| JPS6131644B2 (ja) | ||
| JPS62115913A (ja) | 電圧比較回路 | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| JPH04203971A (ja) | 電流検出回路 | |
| JPH0344459B2 (ja) | ||
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JPH02218205A (ja) | 電流―電圧変換回路および電流―電流変換回路 | |
| JPS636888Y2 (ja) | ||
| JPS5835612A (ja) | 安定化電源回路 | |
| JPS62210709A (ja) | 直流オフセツト電圧補償回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS62118621A (ja) | 差動増幅回路 | |
| JPS62291210A (ja) | カレントミラ−回路 | |
| JPS63275217A (ja) | ヒステリシスコンパレ−タ回路 |