JPS62118621A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の産業上の利用分野〕 本発明は、差動増幅回路に関し、オフセット電圧の発生
を防止すると共に、高周波増幅回路に好適な差動増幅回
路に係るものである。

〔発明が解決しようとする問題点〕

従来の差動増幅回路の問題点を第３図に基づき説明する
。一般に差動増幅回路は、ある程度の入力インピーダン
スを必要とする為に、第３図の如く差動対をなすトラン
ジスタＱ１のベースに抵抗Ｒ１が付加されている。しか
し、入力段のみに抵抗を付加するとオフセット電圧を生
じるのでトランジスタＱ２のベースにも抵抗Ｒ１と等し
い値の抵抗Ｒ２が付加されている。しかし、第３図の如
き接続では、トランジスタＱ２のベースから見たインピ
ーダンスが非常に大きなものとなる欠点があり、高周波
信号の信号増幅に対しては、好ましい特性を得難い。こ
の点に就いて説明すると、交流的に信号入力段から見た
第３図の差動増幅器の信号電圧の関係は、次式のように
表される。交流の入力信号ＶＩＭとすると、 Ｖ　ＩＮ　＝　Ｖ　Ｒ１＋　Ｖ　ＥＦＦ　＋　Ｖ　＊ｚ
−−−−−−−（１１となる。

但し、■□、■８□は、抵抗値Ｒ１，Ｒ２の端子間電圧
であり、Ｖ　ＥＦＦは、トランジスタ差動対の実効電圧
である。

（１）式から判るように入力信号電圧ＶＩＮは、抵抗Ｒ
１，Ｒ２と差動対の実効電圧によって分圧されるので、
トランジスタ差動対の実効電圧Ｖ　、、、が非常に小さ
いものになる欠点がある。即ち、高周波に対しては、差
動増幅回路の電圧利得が極めて低下することになり、好
ましくない。これを解決する為に通常コンデンサ１１が
トランジスタＱ２のベースと接地間に接続される。これ
によってトランジスタＱ２のベースから見た交流的にイ
ンピーダンスを零としている。その具体的な差動増幅回
路の一例が第４図に示されている。

第４図に基づき従来の差動増幅回路について説明する。

１は入力端子、２は電源端子、３は出力端子であって、
差動対をなすトランジスタＱｌ。

Ｑ２のベースに抵抗Ｒ１，Ｒ２が接続され、その他端が
共通接続されてバイアス電圧源１３に接続されている。

このようにオフセット電圧を消去する為に等しい値の抵
抗Ｒ１，Ｒ２が接続されている。

先に説明したようにトランジスタ差動対の実効電圧Ｖ　
ＥＦＦは、差動対をなすトランジスタＱｌ。

Ｑ２のベース・エミッタ間電圧と抵抗Ｒ１とＲ２の分割
電圧によって決まってしまう為に、高周波信号に対する
電圧利得を改善する為にトランジスタＱ２のベースにコ
ンデンサ１１を付加して実質的にインピーダンスを零に
して高周波信号に対する電圧利得を改善している。従っ
て、コンデンサを外付けとする為の端子ピン１０を必要
とすることになり、限られたパッケージ内に多くの回路
を集積化しようとする場合は、端子ピン数に制約が生じ
て、半導体集積回路以外と外付けのコンデンサを必要と
する差動増幅器は、半導体集積回路化には、好ましくな
いことになる。

〔発明の目的〕

本発明の主な目的は、半導体集積回路化に好適な差動増
幅回路を提供するにある。

本発明の他の目的は、差動増幅器のオフセットを消去す
ると共に高周波特性の改善を図った差動増幅器を提供す
るにある。

本発明の他の目的は、電圧利得を改善した差動増幅回路
を提供するにある。

本発明の更に他の目的は、外付部品を削減して端子ピン
数を低減した差動増幅回路を提供するにある。

〔発明の実施例〕

本発明に係る差動増幅器について、第１図に基づき説明
する。

図に於いて、■は入力端子、２は電源端子、３は出力端
子、４は差動増幅器、５はバイアス電圧源、６．７はカ
レントミラー回路である。トランジスタＱ１とＱ２のベ
ースには、抵抗値の等しい抵抗Ｒ１とＲ２が接続され、
その他端が２１点で共通接続され、カレントミラー回路
６の出力段に接続されている。カレントミラー回路７は
その出力段が差動増幅回路４の定電流源となっている。

又、トランジスタＱ９．ＱＩＯは、能動付加回路である
。トランジスタＱ２のベースには、バイアス電圧源５が
接続されており、■は定電流源回路である。

カレントミラー回路６は、トランジスタＱ３乃至Ｑ５か
らなり、トランジスタＱ４のコレクタが抵抗Ｒ１，Ｒ２
の共通接続点Ｐ１に接続されている。又、カレントミラ
ー回路７は、トランジスタＱ６乃至Ｑ８からなり、カレ
ントミラー回路６を構成するトランジスタＱ３のコレク
タとトランジスタＱ５のベースとの接続点がカレントミ
ラー回路７を構成するトランジスタＱ６のコレクタに接
続されている。

次に、本発明に係る差動増幅回路の動作について説明す
る。差動増幅回路のオフセット電圧の発生を防止する為
には、トランジスタＱ２のベースにバイアス電圧源５か
らバイアス電圧ｖｌＩが印加されている。トランジスタ
Ｑ１のベースに印加されるバイアス電圧Ｖ、の値が、こ
れと等しい（ＶＲ＝Ｖｌｌ）関係にすることによってオ
フセット電圧の発生を防止するようになされている。

即ち、トランジスタＱｌ、Ｑ２のベース電圧Ｖｍｕ”Ｒ
が等しい為には、２１点の電圧ＶＡとトランジスタＱ２
のベースの電圧■えとの関係が、次式のような関係にな
る。

Ｖａ　＝Ｒ１、Ｉｍ＋＋　　Ｖａ　　−・−−−−−（
２）■や”　Ｖａ　−Ｒ２・Ｉ　Ｉ　Ｉ　　　’−−−
−−−−・（３）従って、 ＶＲ＝Ｒ１’　Ｉｎｔ＋Ｖ１１−Ｒ２’　Ｉｍ＋”　Ｖ
ｍ　＋　Ｉ　ｓｒ　（ＲＩ　　Ｒ２）　・−（４）依っ
て、（４）式から明らかなようにＶ、＝Ｖ、の関係に設
定する為には、抵抗Ｒ１とＲ２の関係を等しくし、且つ
それらの抵抗に流れる電流の絶対値を等しく設定する必
要がある。

さて、定電流Ｉ３は、カレントミラー回路７のバイアス
側に流れ込み、定電流Ｉ、と略等しい電流をトランジス
タ差動対からトランジスタＱｌ。

Ｑ２のコレクタ電流Ｉｔ　（ミラー電流）として引き込
む。定電流！、とコレクタ電流■２との関係は、次のよ
うになる。

Ｉ　ｓ　　　　Ｉ　！　　　　　−−−−−−−−・−
−−−−（５）一方、トランジスタＱ２のベース電流１
１１１とエミッタ電流１／２・Ｉ２との関係は、次のよ
うになる。

■□・Ｈｒｔｔ　　＝　１　／　２　・　Ｉ２−・・・
−（６）（但し、ＨＦＥＺは、トランジスタＱ２の電流
増幅率であり、同一半導体基板で形成された他のトラン
ジスタの電流増幅率は、略同−と考えてよい。

以下、電数増幅率を）（ｙｔとする。）又、トランジス
タＱ６のコレクタ電流■、とトランジスタＱ８のコレク
タ電流■２は、次のような関係にある。

Ｔｚ　＝１／２・Ｉ１　・Ｈ□　−・−（７）更に、ト
ランジスタＱ３とＱ４のエミツタ面積比の関係を、２対
１に設定することによって、トランジスタＱ３とＱ５か
ら引き込まれる電流■１とトランジスタＱ４のコレクタ
電流（ミラー電流）■、との関係は、次のようになる。

■、＝２・Ｉ３　　　　・−・−・−（８）従って、定
電流（ミラー電流）■ｚとミラー電流■３との関係は、
（７）式に（８）式を代入することによって得られる。

Ｉｚ＝Ｉｚ　　・ＨＦＥ　　　　・−一−−−−・−（
９）よって、カレントミラー回路６からの出力電流（ミ
ラー電流）１３とベース電流１１１１との関係は、（６
）式に（９）式を代入してＩ２を消去することによって
得られる。

ｌ３＝２・Ｉ　ｓｒ　　　　　−−−−−−−−−（９
）となる。

上述のようにカレントミラー回路６からミラー電流とし
て２・Ｉ□の電流が流れ出る。そして、抵抗Ｒ１，Ｒ２
の夫々にＩ□の電流が流れる。従って、抵抗Ｒ１に電流
１１＋１が流れると抵抗Ｒ１の端子間電圧は、ＩＩＩ’
Ｒ１となり、２１点の電圧は、（ＶＲ＋　ＩＩＩ−Ｒ１
）となる。一方、抵抗Ｒ２の端子間にもｌ１１１の電流
が流れるので抵抗Ｒ２の端子間には、Ｉｆｉｌ’Ｒ２の
電圧降下が生じる。

従って、トランジスタＱ１のベース電圧Ｖ、は、Ｖｍ　
＝　（ＶＲ＋　ＩＩＩ・Ｒ１）　　　Ｉｌｌ・Ｒ２とな
り、抵抗Ｒ１，Ｒ２の抵抗値は等しい関係に設定される
ので、バイアス電圧■、に等しく設定されることになる
。

第２図は、本発明の他の実施例であり、カレントミラー
回路６．７の形態が第１図とは異なっている。又、トラ
ンジスタＱ１２．Ｑｌｌのエミッタ電流を２対１に設定
することによって、トランジスタＱ１．Ｑ２のベース電
流を等しく設定す熱論、本発明の差動増幅回路は、第１
図及び第２図の実施例に限定するものでなく、第１図及
び第２図実施例と逆極性のトランジスタによって形成さ
れる差動増幅回路に於いても適応できる。更に又、カレ
ントミラー回路は、第１図及び第２図実施例に限定され
ることなく、回路の特性に応じて種々の形態から適宜に
選択し得る。

〔発明の効果〕

本発明の差動増幅回路によれば、高周波特性を改善する
為に従来付加されていたコンデンサを除去することが可
能となり、従って、限られた端子ピンを有するパッケー
ジに多くの機能を有する半導体集積回路を組み込むこと
が出来る利点を奏するものであり、半導体集積回路化に
極めて有効である。

更に又、本発明の差動増幅回路は、高周波信号に対して
も電圧利得を低下させることがない優れた効果を奏する
ものである。

【図面の簡単な説明】

第１図は、本発明に係る差動増幅回路の一実施例を示す
回路図、第２図は、本発明に係る差動増幅回路の他の実
施例を示す回路図、第３図は、従来の差動増幅回路の動
作を説明する為の図、第４図は、従来の差動増幅回路を
示す回路図である。 １：入力端子 ２：電源端子 ３：出力端子 ４：差動増幅回路 ５：バイアス電圧源 ６．７：カレントミラー回路 特許出、願人 東光株式会社 算　１　　図 第　２　図 第３図

Claims (1)

【特許請求の範囲】
1. 差動対をなす第１と第２のトランジスタのベースに等し
   い値の第１と第２の抵抗が夫々接続されて、それらの他
   端が共通接続され、第２のトランジスタのベースにバイ
   アス電圧源が接続された差動増幅回路であって、第１の
   カレントミラー回路の出力段を該差動増幅回路の電流源
   回路とし、第２のカレントミラー回路の出力段が前記第
   １と第２の抵抗の接続点に接続され、且つ、該第１のカ
   レントミラー回路により設定された定電流を該第２のカ
   レントミラー回路のバイアス電流源とすることによって
   、該第２のカレントミラー回路の出力電流（ミラー電流
   ）が該第１のトランジスタのベース電流の２倍の値に設
   定されたことを特徴とする差動増幅回路。