JPS5950605A - カレントミラ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は電子機器一般に好適するカレントミラー回路
の改良に関する。

〔発明の技術的背景〕

周知のように、音響機器を含む電子機器一般にカレント
ミラー回路が多用されているが、在来のカレントミラー
回路は使用するトランジスタのペース電流やアーリー効
果の影響によりて入力電流と出力電流との不整合性が存
在するため、用途によっては大きな問題となっていた。

第１図は以上のような点を改良したカレントミラー回路
であって、特公昭５１−１３８３号公報により知られて
いるものである。

び第２のＰＮＰ　）ランジスタ１１．１２の共通エミッ
タおよび共通ペースに対して差動増幅器を構成する第３
および第４のＮＰＮ　）ランジスタ１３．１４の各コレ
クタを対応的に接続してなるものである。

この場合、トランジスタ１３．１４はそれらの共通エミ
ッタが電流源１５に接続され且つそレラの各ペースがト
ランジスタ１１のコレクタおよび基準電源１６に対応的
に接続されている。

また、トランジスタ１１．１２の共通エミ。

りは電源１７に接続されている。

而して、以上の構成によれば、入力電流１１ｎはトラン
ジスタ１１のコレクタへ注入され、出力電流Ｉｏｕｔは
トランジスタ１２のコレクタから導出される。この場合
、差動増幅器を構成するトランジスタ１３．１４の動作
電流は電流源１５から与えられているが、その電流値は
トランジスタ１１．１２のペース電流を十分に流せるだ
けの値でよいので、Ｉｌｎ　、　Ｉｏｕｔに比してかな
り小さな値に設計することが可能となる。

このため、誤差の源となるトランジスタ１３のペース電
流もＩｉｎに対して無視し得る値に容易に設計すること
ができる。

また、基準電源１６から与えられるトランジスタ１４の
ペース電位は、使用する各トランジスタが能動領域を外
れない範囲で自由に設定することができるもので、例え
ばこれはＩ　ｏｕｔ導出端となるトランジスタ１２のコ
レクタと同電位に設定してやればトランジスタ１１．１
２の各コレクターエミッタ電圧ＶＣＩが等しくなってい
わゆるアーリー効果の影響も避けることができる。

〔背景技術の問題点〕

しかし寿から、第１図のようなカレントミラー回路にあ
っては、ＰＮＰ）ランジスタ１１，１２とＮＰＮ　）ラ
ンジスタ１３，１４との如く互いに逆極性のトランジス
タを使用しなければならないという問題を有していた。

特に、ＩＣ化を図る際に通常のＩＣ製造プロセスではＮ
ＰＮ　）ランジスタｆＴが約２００〜３００周波特性の
良好なものが得られないという欠点があった。

〔発明の目的〕

そこで、この発明は以上のような点に鑑みてなされたも
ので、同一極性のトランジスタを使用して入出力電流の
不整合性をなくせるように改良した極めて良好がるカレ
ントミラー回路を提供することを目的としている。

〔発明の概要〕

すなわち、この発明によるカレントミラー回路は、互い
のペースが共通に接続された第１および第２のトランジ
スタと、互いのエミッタが共通に接続された第３および
第４のトランジスタと、この第３および第４のトランジ
スタの共通エミッタに接続された第１の電流源と、前記
５− 第１および第２のトランジスタの共通ペースに接続され
た第２の電流源と、前記第１および第２のトランジスタ
の各エミッタを直接またはインピーダンス素子を介して
第１の電源端に接続する第１の手段と、前記第３のトラ
ンジスタのペースを前記第１のトランジスタのコレクタ
に接続する第２の手段と、前記第３のトランジスタのコ
レクタを第２の電源端に接続する第３の手段と、前記第
４のトランジスタのコレクタを前記第１および第２のト
ランジスタの共通ペースに接続する第４の手段と、前記
第４のトランジスタのペースを基準電源に接続する第５
の手段と、前記第１のトランジスタのコレクタを入力端
に接続する第６の手段と、前記第２のトランジスタのコ
レクタを出力端に接続する第７の手段とを具備し、前記
第１乃至第４のトランジスタが同一極性でなることを特
徴としている。

〔発明の実施例〕

以下図面を参照してこの発明の一実施例につき詳細に説
明する。

６− すなわち、第２図に示すように互いのペースが共通に接
続されたそれぞれＮＰＮでなるカレントミラー用の第１
および第２のトランジスタ２１．２２は、互いのコレク
タが（電流）入力端Ｉｉｎおよび（電流）出力端Ｉｏｕ
ｔに対応して接続され、且つ互いのエミッタが第１の電
源端ＧＮＤに接続されている。

また、互いのエミッタが共通に接続されたそれぞれＮＰ
Ｎでなる差動増幅器用の第３および第４のトランジスタ
２３．２４のうち、第３のトランジスタ２３はそのペー
スが前記第１のトランジスタ２１のコレクタに接続され
且つそのコレクタが第２の電源端＋ＶＣＣに接続されて
いる。

そして、第４のトランジスタ２４はそのコレクタが前記
第１および第２のトランジスタ２１゜２２の共通ペース
に接続され且つそのペースが基準電源ＶＢを介して前記
第１の電源端ＧＮＤに接続されている。

ここで、前記第３および第４のトランジスタ２３．２４
の共通エミッタは第１の電流源Ｉｓ１を介して前記第１
の電源端ＧＮＤに接続されている。

また、前記第１および第２のトランジスタ２１．２２の
共通ペースは第２の電流源■Ｓ２を介して前記第２の電
源端＋ＶＣＣに接続されている。

而して、以上の構成において前述した第１図の従来のカ
レントミラー回路と原理的に異なるのは使用する第１乃
至第４のトランジスタ２１〜２４が全て同一極性になさ
れている点と新たに第２の電流源■Ｓ２が第１および第
２のトランジスタ２１．２２の共通ペースに接続されて
いる点である。

そして、この場合筒２の電流源Ｉｓ、の電流から第４の
トランジスタ２４のコレクタ電流を差し引いたものが第
１および第２のトランジスタ２１．２２のペース電流の
和となっている。

また、（電流）入力端１１ｎつまり第１のトランジスタ
２１のコレクタは第３および第４のトランジスタ２３．
２４による差動増幅器の存在によって、その電位が基準
電源ＶＢの電位すなわち第４のトランジスタ２４のペー
ス電位と略同−に保たれるため、その入力インピーダン
スが非常に小さくなっているものである。これは入力電
流の変化に対して（電流）入力端Ｉｉｎの電圧変動が小
さいということで、その入力インピーダンスが小さくな
るということである。

また、使用するトランジスタ２１〜２４の電流増幅率に
よる影響は第１図の場合と同様に少なくなっている。

そして、この発明では使用するトランジスタ２１〜２４
を全て同一極性になし得るので、特にはそれを第２図の
ようにＮＰＮ　）ランジスタのみで構成してやればＩＣ
化に際し、特別なＩＣ製造プロセスを用いることなく、
高周波特性がよく且つ整合性の優れたカレントミラー回
路を得ることができる。

第３図は第２図の具体例を示すもので、カレントミラー
用トランジスタ３３，３４，３５゜３６の共通ペースは
上記第２の電流源ＩＳ２に一〇− 相当する電流源４８を介して電源＋ＶＣＣに接続される
と共に、差動増幅器用トランジスタ３１゜３２のうち出
力側トランジスタ３２のコレクタに接続されている。

また、使用するトランジスタのペース・手ミッタ間電圧
ＶＢＥのばらつきの影響を軽減するために上記カレント
ミラー用トランジスタ３３゜３４．３５．３６の各エミ
ッタおよび差動増幅器用トランジスタ３１．３２の共通
エミッタと接地間にそれぞれ抵抗４２．４５，４６．４
７および前記第１の電流源Ｉｓ１に相当する抵抗４３が
接続されている。

そして、上記トランジスタ３１０ペースはトランジスタ
３３のコレクタに接続されて電流入力端Ｉｉｎとなる。

また、トランジスタ３１のコレクタは電源＋ＶＣＣに接
続されている。

また、上記トランジスタ３２のペースハ基準電圧源を構
成する図示極性のダイオード４１と抵抗４４を直列に介
して接地されると共に、図示極性のダイオード４ｏと電
流源４９を直列に１０− 介して電源＋ＶＣＣに接続されている。

ここで、ダイオード４０と電流源４９の接続に各ベース
が共通に接続された午うンジスタ３７．３８．３９はそ
れらの各エミッタが前記トランジスタ３４．３５．３６
の各コレクタに対応してカスコード接続され、且つそれ
らの各コレクタがそれぞれ負荷５０，５１．５２を対応
的に介して電源＋ＶＣＣに接続されると共に第１、第２
および第３の（電流）出力端Ｉｏｕｔ１　　＋Ｉ　ｏｕ
ｔ　Ｚ　Ｉ　Ｉ　ｏｕｔ　３に対応的に接続されている
。

而して、カレントミラーの基本部分となるトランジスタ
３３，３４，３５．３６は、差動増幅器用トランジスタ
３１．３２によって主として電流増幅率βの補償作用を
受けると共に、カスコード接続トランジスタ３７．３８
．３９を介してアーリー効果およびミラー効果の防止作
用による整合性の改良および高周波特性の改善作用を受
けることになる。

この場合、抵抗４３．４４の電圧降下を０．２〜０．３
Ｖ程度に設定することによって各トランジスタ（特には
３２）を能動状態に保つことができる。

このような第３図の具体例では３出力構成とする場合に
ついて示したが、一般的にＮ出力構成とすることが可能
である。

そして、以上のようなカレントミラー回路は前述した如
く差動増幅器部の負帰還効果によってカレントミラー入
力端の入力インピーダンスを低く抑えることができ、特
にコンパクトデジタルオーディオディスク等の光学検出
用フォトダイオード（例えばＰＩＮフォトダイオード）
の前置増幅器のように信号源が電流出力で高速動作であ
ると共に並列容量が比較的大きいときに高周波特性を犠
牲にすることが少ないので都合がよいものである。つま
り、原理的に入力インピーダンスが零であれば信号源の
並列容量分は高周波特性に全く影響を与えないで済ませ
ることができるからである。

なお、この発明は上記し且つ図示した実施例および具体
例にのみ限定されることなく、この見切の要旨を逸脱し
ない範囲で種々の変形や適用が可能であることは言う迄
もない。

〔発明の効果〕

従って、以上詳述したようにこの発明によれば、同一極
性のトランジスタを使用して入出力電流の不整合性をな
くせるように改良した極めて良好なるカレントミラー回
路を提供することが可能となる。

【図面の簡単な説明】

第１図は従来のカレントミラー回路を示す構成図、第２
図はこの発明に係るカレントミラー回路の一実施例を示
す構成図、第３図は第２図の具体例を示す構成図である
。 ２１．２２・・・第１および第２のトランジスタ、ＩＮ
・・・入力端、ＯＵＴ・・・出力端、ＧＮＤ・・・第１
電源端、２３．２４・・・第３および第４のトランジス
タ、＋Ｖｃｃ・・・第２の電源端、ＩＳｌ・・・第１の
電流源、Ｉｓす・・・第２の電流源。 出願人代理人　　弁理士　鈴　江　武　彦１３− 第１図

Claims (1)

【特許請求の範囲】
1. 互いのペースが共通に接続された第１および第２のトラ
   ンジスタと、互いのエミッタが共通に接続された第３お
   よび第４のトランジスタと、この第３および第４のトラ
   ンジスタの共通エミッタに接続された第１の電流源と、
   前記第１および第２のトランジスタの共通ペースに接続
   された第２の電流源と、前記第１および第２のトランジ
   スタの各エミッタを直接またはインピーダンス素子を介
   して第１の電源端に接続する第１の手段と、前記第３の
   トランジスタのペースを前記第１のトランジスタのコレ
   クタに接続する第２の手段と、前記第３のトランジスタ
   のコレクタを第２の電源端に接続する第３の手段と、前
   記第４のトランジスタのコレクタを前記第１および第２
   のトランジスタの共通ペースに接続する第４の手段と、
   前記第４のトランジスタのペースを基準電源に接続する
   第５の手段と、前記第１のトランジスタのコレクタを入
   力端に接続する第６の手段と、前記第２のトランジスタ
   のコレクタを出力端に接続する第７の手段とを具備し、
   前記第１乃至第４のトランジスタが同一極性でなること
   を特徴としたカレントミラー回路。