JPS62291210A - カレントミラ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［発明の目的］ （産業上の利用分野） この発明は基準電流源の値に比例した電流を出力するカ
レントミラー回路に係り、特に低電圧動作が可能であり
、かつ電流変換効率が良好なカレントミラー回路に関す
る。

（従来の技術） カレントミラー回路としては、従来、第９図ないし第１
１図に示されるようなものが良く知られている。

第９図の回路は回路構成が最も門型な例であり、ベース
が共通接続された一対のＰＮＰトランジスタ７１．７２
と、それぞれのエミッタ抵抗７３．７４及び基準電流源
７５とから構成されている。この回路は低電圧動作が可
能であるが、一対のトランジスタ７１、７２のベース電
流成分が誤差電流となり、カレントミラー電流の変換効
率が悪いという問題がある。すなわち、トランジスタ７
１．７２のペア性が良く、抵抗７３．７４の値が等しく
されていても、両トランジスタの電流増ｆｉ率βが低い
場合には、トランジスタ７２のコレクタから出力される
カレントミラー出力電流値が基準電流ａ７５の値と一致
しなくなる。

またこの回路では、トランジスタ７２のコレクタ。

エミッタ間電圧が増大すると、アーリー効果の影響によ
りカレントミラー電流変換誤差が、大きくなるという問
題もある。このアーリー効果の対策の一つして抵抗７３
．７４における降下電圧を大きくとると、今度は低電圧
動作に対して不利となる。

第１０図の回路は上記第９図回路のベース電流成分によ
る電流変換効率を改良するため、上記トランジスタ７１
のベース、コレクタ間を短絡する代わりにＰＮＰトラン
ジスタ７６を挿入するようにしたものである。このトラ
ンジスタ７６を設けることにより、トランジスタ７１．
７２のベース電流成分はほぼ１／β２されて基準電流源
７５に流れるため、カレントミラー電流変換誤差が改善
される。

ところが、この回路では電源間に２ｆｆ！］のトランジ
スタのベース、エミッタ間が直列に挿入されているため
、低電圧動作を重視した回路には不向きである。また、
第９図回路の場合と同様に、トランジスタ７２のコレク
タ、エミッタ間電圧が増大すると、アーリー効果の影響
によりカレントミラー出力電流の変換誤差が大きくなる
。

第１１図の回路は４個のＰＮＰトランジスタ８１ないし
８４と基準電流８Ｉ８５とから構成された、いわゆる変
形ウィルソン型のカレントミラー回路である。この回路
は低電圧動作を重視した回路、例えば０．９Ｖ程度で１
７１作させるような回路には向かないが、電流変換効率
が第１０図回路よりもさらに改善されるため、電源電圧
が１．５Ｖ以上の回路では良く用いられている。

（発明が解決しようとする問題点） このように従来のカレントミラー回路では低電圧動作と
電流変換効率とは合い反する問題となっており、両者を
同時に満足させることができないという欠点がある。

この発明は上記のような事情を考處してなされたもので
あり、その目的は低電圧動作が可能であり、かつ電流変
換効率が良好なカレン１−ミラー回路を提供することに
ある。

［発明の構成］ （問題点を解決するための手段） この発明のカレントミラー回路は、エミッタが第１の電
位に接続された第１極性の第１のトランジスタと、コレ
クタが上記第１のトランジスタのベースに、エミッタが
第２の電位にそれぞれ接続された第２極性の第２のトラ
ンジスタと、上記第１のトランジスタのコレクタと上記
第２の電位との間に接続されたインピーダンス手段と、
エミッタが上記第１の電位に、ベースが上記第１のトラ
ンジスタのコレクタに、コレクタが上記第２のトランジ
スタのベースにそれぞれ接続された第１極性の第３のト
ランジスタと、エミッタが上記第１の電位に、ベースが
上記第１のトランジスタのコレクタにそれぞれ接続され
、コレクタを電流出力端子とする第１極性の第４のトラ
ンジスタと、上記第２のトランジスタのベースと上記第
２の電位との間に接続された基準電流源とから構成され
ている。

さらにこの発明のカレントミラー回路は、エミッタが第
１の電位に接続された第１汚性の第１のトランジスタと
、コレクタが上記第１のトランジスタのベースに、エミ
ッタが第２の電位にそれぞれ接続された第２陽性の第２
のトランジスタと、上記第１のトランジスタのコレクタ
と上記第２の電位との間に接続されたインピーダンス手
段と、エミッタが上記第１の電位に、ベースが上記第１
のトランジスタのコレクタに、コレクタが上記第２のト
ランジスタのベースにそれぞれ接続された第１極性の第
３のトランジスタと、エミッタが上記第１の電位に、ベ
ースが上記第１のトランジスタのコレクタにそれぞれ接
続され、コレクタを電流出力端子とする第１極性の第４
のトランジスタと、上記第１のトランジスタのベースと
上記第１の電位との間に接続された基準Ｎ流源とから構
成されている。

（作用） この発明のカレントミラー回路では、基準側である第３
のトランジスタのベース、コレクタ間に第１、第２のト
ランジスタ及びインピーダンス手段からなる負帰還ルー
プを設けることにより、第３のトランジスタに常に一定
電流が流れるように制御している。また、第３及び第４
のトランジスタのベース電流成分を基準電流源ではなく
上記インピーダンス手「９に流すことにより、これらベ
ース＠流成分に曇づくカレントミラー出力電流の変換誤
差を低減させるようにしている。

（実施例） 以下、図面を参照してこの発明の詳細な説明する。

第１図はこの発明に係るカレントミラー回路の第２の実
施例の概略的な構成を示す回路図である。

図において、ＰＮＰトランジスタ１１のエミッタは高電
位ＶＣＣに接続されている。このトランジスタ１１のコ
レクタと低電位ＶＳＳとの間にはインピーダンス手段１
２が接続されている。また、ＮＰＮトランジスタ１３の
コレクタは上記トランジスタ１１のベースに接続されて
いる。このトランジスタ１３のエミッタは（ｆｆ１位Ｖ
ＳＳに接続されている。

ＰＮＰトランジスタ１４のエミッタは高電位Ｖｃｃに、
ベースは上記トランジスタ１１のコレクタに、コレクタ
は上記トランジスタ１３のベースにそれぞれ接続されて
いる。また、上記トランジスタ１３のベースと低電位Ｖ
ｓｓとの間には基準電流源１５が接続されている。

ざらに、高電位ＶＣＣにはカレントミラー電流出力用の
ＰＮＰトランジスタ１６のエミッタが接続されている。

このトランジスタ１６のベースは上記トランジスタ１１
のコレクタに接続されている。そしてこのトランジスタ
１６のコレクタからカレントミラー出力電流が取り出さ
れるようになっている。

ここで、上記トランジスタ１３．１１及びインピーダン
ス手段１２は、トランジスタ１４のコレクタ側からベー
ス側に対して負帰還を行なうｎ帰還ループを構成してい
る。なお、上記各トランジスタ１１゜１４、１６は特性
が等しく設定されているものと仮定する。

このような構成において、いまトランジスタ１４のコレ
クタ電流が増加したとする。これによりトランジスタ１
３のベース電流が増加し、これに伴いトランジスタ１３
のコレクタ電流が増加する。このトランジスタ１３のコ
レクタ７１　Ｂはトランジスタ１１のベースＮ流として
供給されている。この結果、このトランジスタ１１のエ
ミッタ電流、さらにはコレクタ電流が増加する。このト
ランジスタ１１のコレクタ電流の増加により、インピー
ダンス手段１２にあける電圧降下が増加する。この結果
、トランジスタ１４のベース電位が上昇し、トランジス
タ１４のコレクタ電流を減少させるように動く。これと
は反対にトランジスタ１１のコレクタ電流が増加するよ
うな場合には、コレクタＮ流が減少するように上記負帰
還ループにより制■される。このようにしてトランジス
タ１１のコレクタ電流が常に一定となるように上記負帰
還ループでυＩＩ′０される。ここで、上記トランジス
タ１１のコレクタには基準電流源１５が接続されている
ので、トランジスタ１４のコレクタＮ流はこの基準電流
［１５の値に固定される。

さらに、出力用のトランジスタ１６のベースが上記トラ
ンジスタ１４のベースに接続されているため、このトラ
ンジスタ１６のカレントミラー出力電流の値も基Ｑ電流
源１５の値に固定される。

ここで、高電位Ｖｃｃと低電位Ｖ９９との間には、トラ
ンジスタ１３のベース、エミッタ間と、トランジスタ１
４のコレクタ、エミッタ間が直列接続されている。一般
のトランジスタではベース、エミッタ間電圧ＶＩＥは０
．６Ｖないし０．７Ｖであり、コレクタ、エミッタ間電
圧ＶＣＥは約０．１Ｖ程度である。従って、この実施例
回路は高電位Ｖｃｃと低を位Ｖ９９間の電位差、すなわ
ち電源電圧が約０．８Ｖ以上であれば十分に動作する。

すなわら、低電圧動作が可能である。

また、この実施例回路において、上記トランジスタ１４
．１６のベース電流成分はインピーダンス手段１２に吸
収されるため、この両トランジスタ１４゜１６のベース
電流成分がトランジスタ１６のカレントミラー出力電流
に与える影響は極めて少ない。このため、カレントミラ
ー出力電流の誤差は極めて小さくすることができる。

このように、この実施例回路は低電圧で動作し、カレン
トミラー電流の誤差をＩめて小さくすることができる。

第２図は上記第１図の実施例回路を具体化した回路図で
ある。ここで前記ＰＮＰトランジスタ１１は、ベースが
接続された一対のＰＮＰトランジスタ２１．２２と、ト
ランジスタ２２のエミッタがベースに接続されたＮＰＮ
トランジスタ２３とからなる複合トランジスタで構成さ
れている。また、前記インピーダンス手段１２としては
抵抗が用いられている。ざらにＮＰＮトランジスタ１３
のベース、コレクタ間には上記負！ｌ！遠ループにおけ
る発振を防止するためにコンデンサ２４が接続されてい
る。また、トランジスタ１３．１４．１６のエミッタ側
にはそれぞのエミッタ電位を所定値に設定するためのエ
ミッタ抵抗２５．２６．２７それぞれが新たに接続され
ている。

なお、この第２図回路において、上記複合トランジスタ
１１は電流の増幅率を改善するために設けられているも
のであり、このような目的のため、図示の１合トランジ
スタ以外に第３図（ａ＞ないミ し第３図（ｅ）それぞれ小されるような構成の複合トラ
ンジスタを使用することも可能である。さらには、同様
の目的で前記ＮＰＮトランジスタ１３く− として第４図（ａ）ないし第４図（ｅ）それぞれ示され
るような構成の複合ＮＰＮＩ’ランジスタを使用□する
ことも可能である。なお、第３図、第４図においてＣは
コレクタ、Ｂはベース、Ｅはエミッタである。

第５図は上記第１の実施例回路をバンドギャップ型定電
流源回路に応用した応用例回路の構成を示す。図におい
て、前記基準Ｎ流源１５は、ベースが前記トランジスタ
１４のベースに接続されたＰＮＰトランジスタ３１、こ
のトランジスタ３１のエミッタと高電位ＶＣＣとの間に
接続されたエミッタ抵抗３２、コレクタが上記トランジ
スタ３１のコレクタに接続され、ベース、コレクタ間が
短絡されたＮＰＮトランジスタ３３、ベースがこのトラ
ンジスタ３３のベースに接続され、コレクタが前記トラ
ンジスタ１３のベースに接続されたＮＰＮトランジスタ
３４、このトランジスタ３４のエミッタと低’ＩＣＶＳ
３との間に接続されたエミッタ抵抗３５とから構成され
てい６つそして上記トランジスタ３３のエミッタは低電
位ＶＳＳに接続されている。

さらに、この応用例回路ではカレントミラー出力電流用
として前記ＰＮＰトランジスタ１６の池にＮＰｒトラン
ジスタ４１が、トランジスタ１４．１６゜３１のベース
ＩＩ吸収用としてＮＰＮトランジスタ４２がそれぞれ追
加され、両トランジスタ４１．４２の各ベースは上記ト
ランジスタ３３のベースに、各エミッタは低電位ＶＳＳ
に接続されており、トランジスタ４２のコレクタは上記
トランジスタ１４のベースに接続されている。

この応用例回路において、抵抗２６．２７及び３２は鎖
が等しく、かつトランジスタ１４．１６．３４のベア性
がとれ、トランジスタ３３．３４．４１のベア性もとれ
ており、トランジスタ３４のエミッタ面積とトランジス
タ３３のエミッタ面積との比がＮ：１であるとする。こ
のとき、トランジスタ３１．１４．１６．４１それぞれ
のコレクタ電流１ｃ　　（３１）　、　　Ｉｃ　　（１
４＞　。

Ｉｃ　　（１６）　、　　Ｉｃ　　（４１）は全て等し
い１直になる。

また、トランジスタ３３．３４のベース、エミッタ間電
ｒｆＶｅ　Ｅ　ヲＶｓ　Ｅ　　（３３）　、　Ｖａ　Ｅ
　　（３４）　ト１ると、これらの値は下記の式で与え
られる。

Ｖａ　Ｅ　　（３３）　＝ＶＴ　ｆｉｎ　（Ｉｃ　　（
３１）　／　Ｉ　Ｓ）・・・　１ Ｖｓ　Ｅ　　（３４）　＝Ｖ−ｒ　Ｑｎ　（Ｉｃ　　（
１４）　／　Ｉｓ）・・・　ま ただし、ＶＴは温噴電圧で、３００°にのときに２６ｍ
Ｖであり、ＩＳは飽和電流である。

マタ、抵抗３５ノ値ヲＲ（３５）　トｔル、！：、ＶＩ
ＣＥ（３３）とＶＢＥ（３４）との間には次のような関
係が成立する。

Ｖｅ　Ｅ　　（３３）　＝ＶＢ　Ｅ　　（３４）＋Ｉ　
ｃ　　（１４）　Ｒ（３５） ・・・　３ 上記コないし３式より、トランジスタ１６．４１のコレ
クタ電流１ｃ　　（１６）　、　　Ｉｃ　　（４１）は
それぞれ次の式で与えられる。

Ｉｃ　　（１６）　＝　Ｉｃ　　（４１）＝　（ＶＴ　
／Ｒ（３５）　）　ｆｆ１ｎＮ・・・　４ すなわち、トランジスタ１Ｇからは上記４式の値で与え
られる一定電流が流れ出し、トランジスタ４１には同値
の一定電流が流れ込む。

なお、この回路において、インピーダンス手Ｄ１２とし
ての抵抗は回路を始動させるためのスタータを兼ねてい
る。このため、定常的な消費電流を押える目的で、この
抵抗の値は大きく設定されており、この抵抗による前記
ベース電流成分の引込みを補う目的で上記トランジスタ
４２が設けられている。

第６図はこの発明の第２の実施例の概略的な構成を示す
回路図である。この実施例回路が前記第１図に示す実施
例回路と異なっているところは、前記基準電流源１５を
トランジスタ１１のベースと高電位ＶＣＣとの間に接続
するようにした点である。

このような構成において、トランジスタ１４のコレクタ
電流はトランジスタ１３のベース電流に等しい。また、
ＮＰＮトランジスタ１３のベースＭ　ｍは基準電流ｉＩ
！１５の値をその電流増幅率βで割った値と等しくなる
。従って、この実施例回路の場合、トランジスタ１６の
コレクタで得られるカレントミラー出力電流は、基準電
流源１５の値をトランジスタ１３の電流増幅率βで割っ
た値に固定される。

さらに、この実施例回路の場合にも、高電位Ｖｃｃと低
電位Ｖ９３との間にはトランジスタ１３のベース、エミ
ッタ間と、トランジスタ１４のコレクタ、エミッタ間が
直列接続されているため、電源電圧が約０．８ｖ以上で
あれば十分に動作する。

第７図は上記第２の実施例回路の応用例回路の構成を示
す。この回路はベース電流補正回路を備えた非反転増幅
器回路である。この応用例回路では上記第６図回路のト
ランジスタ１６に相当するトランジスタを１６Ａと１６
１３の２個設け、かつ暴Ｑ電流８１５の値が非反転増幅
器回路５０内の駆動用基準電流源５１の備のちょうど１
／２となるように設定している。

ここでＮＰＮｈランジスタの電流増幅率をβとすれば、
非反転増幅器回路５０内で差動対設を構成する一対の各
ＮＰＮトランジスタ５３．５４のベースバイアス電流は
それぞれ、基準電流源５１の１／２の値をそれぞれの１
〜ランジスタの電流１１１幅率βで割った値に等しくな
る。この結果、入力バイアス電流に基づくオフセット電
圧は出力端子ＯＵＴには現われない。

第８図はこの発明の第３の実施例の慨略的へ構成を示す
回路図である。この実施例は、前記第１図の実３例回路
内のインピーダンス半円１２を、ベース、エミッタ間が
短絡されたＰＮＰトランジスタ６１及びこのトランジス
タ６１のコレクタに一端が接続された抵抗６２とで構成
し、かつ前記ＰＮＰｉ−ランジスタ１４のコレクタと基
準電流源１５との間にＰＮＰトランジスタ６３のエミッ
タ、コレクタ間を接続し、さらに約２出力用のＰ　ＮＰ
　＋−ランジスタ１６のコレクタにＰＮＰトランジスタ
６４のエミッタを接続し、このトランジスタ６４のコレ
クタからカレントミラー電流を出力させるようにしたも
のである。そして、上記両トランジスタＧ３．０４のベ
ースは、上記トランジスタ６１のコレクタに共通に接続
されている。

この実３１例回路において、各トランジスタのベース、
エミッタ間電圧が全て等しく、Ｖ６Ｅとする。このとき
、トランジスタ１６のエミッタ、コレクタ間電圧ＶＣＥ
は、トランジスタ１６のベース。

エミッタ間電圧とトランジスタ６１のベース、エミッタ
間電圧の和からトランジスタ６４のベース、エミッタ間
電圧を差引いた値になる。すなわち、トランジスタ１Ｇ
のエミッタ、コレクタ間電圧ＶＣＥは１ヘラレジスタ１
四分のベース、エミッタ間電圧に固定される。すると、
エミッタ、コレクタ間電圧の相違に基づくアーリー効果
の影響が除去され、トランジスタ６４のコレクタにどの
ような負荷を接続しても、負荷の特性に影響を受けず常
に一定電流を流すことができる。

なお、前記第６図の実施例回路に上記第８図回路中のト
ランジスタ６３．６４に相当するトランジスタを追加し
てアーリー効果の影響を除去することもできる。

［発明の効果〕 以上説明したようにこの発明によれば、低電圧動作が可
能であり、かつ電流変換効率が良好なカレントミラー回
路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るカレントミラー回路の第１の実
施例による概略的な構成を示す１回路図、第２因は上記
第１図の実施例回路の具体的な回路口、第３図及び第４
図はそれぞれ上記第２図回路で使用される］ヘランジス
タの他の例を示す図、第５０は上記実施例回路の、応用
例回路の回路図、第６図はこの発明の第２の実施例によ
る概略的な構成を示す回路図、第７図は上記第２の実施
例回路の応用例回路の回路図、第８図はこの発明の第３
の実施例による概略的な構成を示す回路図、第９図ない
し第１１因はそれぞれ従来回路の回路図である。 １１、１４．１６・・・ＰＮＰトランジスタ、１２・・
・インピーダンス手段基準Ｎ流源、１３・・・ＮＰＮト
ランジスタ、１５・・・基準電流源。 出願人代理人　弁理士　鈴江武彦 第１ｒＸｉ 第２　図 （ｄ）　　　　　　　第４ｒ−？！ 亀５　図 第６ｒＭ 第９　図 第１０ｖ！Ｊ 第１１図

Claims (2)

【特許請求の範囲】
1. （１）エミッタが第１の電位に接続された第１極性の第
   １のトランジスタと、コレクタが上記第１のトランジス
   タのベースに、エミッタが第２の電位にそれぞれ接続さ
   れた第２極性の第２のトランジスタと、上記第１のトラ
   ンジスタのコレクタと上記第２の電位との間に接続され
   たインピーダンス手段と、エミッタが上記第１の電位に
   、ベースが上記第１のトランジスタのコレクタに、コレ
   クタが上記第２のトランジスタのベースにそれぞれ接続
   された第１極性の第３のトランジスタと、エミッタが上
   記第１の電位に、ベースが上記第１のトランジスタのコ
   レクタにそれぞれ接続され、コレクタを電流出力端子と
   する第１極性の第４のトランジスタと、上記第２のトラ
   ンジスタのベースと上記第２の電位との間に接続された
   基準電流源とを具備したことを特徴とするカレントミラ
   ー回路。
2. （２）エミッタが第１の電位に接続された第１極性の第
   １のトランジスタと、コレクタが上記第１のトランジス
   タのベースに、エミッタが第２の電位にそれぞれ接続さ
   れた第２極性の第２のトランジスタと、上記第１のトラ
   ンジスタのコレクタと上記第２の電位との間に接続され
   たインピーダンス手段と、エミッタが上記第１の電位に
   、ベースが上記第１のトランジスタのコレクタに、コレ
   クタが上記第２のトランジスタのベースにそれぞれ接続
   された第１極性の第３のトランジスタと、エミッタが上
   記第１の電位に、ベースが上記第１のトランジスタのコ
   レクタにそれぞれ接続され、コレクタを電流出力端子と
   する第１極性の第４のトランジスタと、上記第１のトラ
   ンジスタのベースと上記第１の電位との間に接続された
   基準電流源とを具備したことを特徴とするカレントミラ
   ー回路。