JPH03166804A - 電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は回路内の改良あるいはＦＭ検波回路などの回路
に関する。典型的先行技術はＵＳ−Ａ４、７０４、５４
５に記載されている． （従来例及び発明が解決しようとする課題）広範囲な使
用が、高忠実度ノイズフリー情報の送受信が可能となる
ので、無線と有線の両伝送システムにおいてキャリア信
号の周波数変調（ＦＭ）に間して行なわれている．しか
しなから、これは内部回路ノイズの無い送信信号の変調
と検波に、そして受信機での適度に強い信号の受信に依
存する． ＦＭ検波器は本質的に周波数一電圧コンバータとして考
えることが出来た．初期のＦＭ検波回路は微分回路、ダ
イオード検波器、そしてフィルタから構成されていた．
それらは、中間周波数（ＩＰ）信号が変調されていない
時はゼロで、且つＩＰ信号が変調された時はゼロの上下
の値を変動する“Ｓ′曲線として知られる出力を生成し
た．“Ｓ”曲線の線形部分だけがＦＭ受信として使用す
ることが出来た． これらの初期の回路の欠点は、使用されたコイルや抵抗
器が集積回路内に取り入れるために減らすことが出来な
いことである． 集積回路内の抵抗器をまねるスイッチキャパシタ回路の
出現により、集積化された周波数一電圧コンバータが提
案されている．周波数一電圧コンバータの例は１９８６
年、８月に発行の、ＩＥＥＥトランザクション、回路及
びシステム３３巻、ＮＯ６に、タイトル名“スイッチコ
ンデンサ周波数／電圧及び電圧／周波数変換器（　Ｓｗ
ｉｔｃｈｅｄ−　Ｃａ−ＤａＣｉｔＯｒ　Ｆｒｅｑｕｅ
ｎｃｙ　−　ｔｏ−　ＶＯＩｔａｉＪｅ　ａｎｄ　ＶＯ
ｌｔａ（ｌｅ−　ｔｏ−　ｒｒｅｑｕｅｎｃｙ　ＣＯｎ
ＶＱｒｔＯｒＳ）″で説明されている．この記事は、そ
れが開示する回路がＦＭ信号を送受信するためのモデム
に使用するのに適していることを示唆する．しかしなか
ら、その回路が標準商用放送信号を受信するためのＦＭ
検波器で使用される時に、ノイズが発生するというよう
な深刻な可能性がある．検波器の出力における好ましく
ないノイズは受信されたＦＭ信号及びスイッチキャパシ
タフィードバック回路内で使用された固定速度クロック
信号からの入力において発生された夕ロック信号のビー
ト周波数の形で発生する． ビート周波数のため、好ましくないノイズを発生しない
スイッチキャパシタ回路を使用する集積回路の形態でＦ
Ｍ検波器を有することが望ましい．（課題を解決するた
めの手段） 本発明の第一局面はクレームの先行技術部分で定義され
た特長による先行技術に関して特徴付けられる． 本発明の第二の局面はクレーム１０で定義されている． 第一増幅器への入力として第一のスイッチキャパシタ回
路の使用及び第二増幅器のフィードバック構成要素とし
て第二のスイッチキャパシタ回路の使用は二つのスイッ
チキャパシタ回路を電気的に分離するように働く．故に
、もし二つの回路が一つの増幅器の入力回路及びフィー
ドバック回路のそれぞれとして使用されるならば発生す
るかも知れないビート周波数は除去される．通常集積回
路（ＩＣ＞プロセスを使用して製造される同構造を有す
るスイッチキャパシタ回路を使用するとプロセス及び使
用温度変動を無くすことができる． （実施例》 本発明の形態が添付の図を参考に例としてのみ以下に説
明されている． 説明だけのために、ＦＭ−’ｒヤリア信号が８７．５Ｍ
ＨＺから１０８．０ＭＨＺの周波数範囲にあるＩＫ準米
国商用ＦＭ放送信号のパラメータが使用され、そしてそ
の中心周波数からプラスマイナス７５ＫＨＺだけ変化す
るように変調される．ＦＭ受信器から受信された信号は
ＦＭミキサの働きにより局部同調可能発振器の出力と混
合され、既知方法で中間周波数（ＩＦ）信号を発生する
．ＩＰ信号は４５０ＫＨｚの中心周波数を有し、そして
中心周波数のプラスマイナス７５ＫＨＺ間を変動するよ
うに受信ＦＭ信号に従って変調される．言葉“スイッチ
キャパシタ回路”は、等パケットの電荷がコンデンサか
ら、またはそれを介して負荷に運ばれる回路を示すため
に次の説明の中で使用される．そのような回路において
は、コンデンサが各スイッチサイクル中に完全に充電や
放電が行なわれることが必須である．スイッチキャパシ
タ回路はソース電位（例えば、固定バイアス電位、又は
信号ソース）と負荷（例えば、演算増幅器の入力｝との
間に接続された抵抗器と等価であると考えることが出来
る．それはもちろん、３ｉｌｌ続時間装置である抵抗器
と等価の離散時間として［有］く．スイッチキャパシタ
回路の有効抵抗は両コンデンサの大きさとスイッチ周波
数の関数として逆に変化する． 第１図において、ＦＭ検波器１００周波数一電圧コンバ
ータ１０１、補償回路１０３、クロック信号ソース１０
５から構成される，ＦＭ検波器１００を励起するために
使用される電源１０４は導体１９１、１９２、１９３の
それぞれに結合された三つの独立＋４ボルト出力を有し
、そして導体１９４に結合された＋８ボルトの独立第４
出力を有する． クロックソース１０５は入力ターミナル１０５ａを有し
、中間周波数（ＩＦ）信号が適用されるＦＭ検波器１０
０への入力ターミナルとして働く．クロック信号ソース
１０５は出力ターミナルの各ベアーの出力が互いに補足
し合うような出力ターミナルの多くのペア−ＰＨＩとＰ
Ｈ１、ＰＨ２とＰＨ２、ＰＨ３とＰＨ３、ＰＨ４とＰＨ
４を有する． ＰＨＩとＰＨ２ターミナルで発生された信号はＩＰ＠号
のゼル交差に応答する非オーバーラップクロック信号で
ある，ＩＦ信号上の情報は受信されたＦＭ無線信号にお
ける変化に従って、信号の周波数変動により表される．
このように、ターミナルＰＨＩとＰＨ２で発生された信
号は受信されたＦＭ信号の変動に従って周波数変動する
．出力ＰＨ３とＰＨ４で発生された信号は３．６ＭＨｚ
の固定発振周波数を有する非オーバーラッピングクロッ
ク信号である．第２図は出力ＰＨ１、ＰＨ１、ＰＨ２、
ＰＨ２、ＰＨ３、ＰＨ４におけるクロック信号ソース１
０５により発生された信号波形を示す．示された波形に
おいて、ＰＨ２は、Ｔ＝ｔ２においてＰＨ１が高くなる
前にＴ＝ｔｌにおいてＰＨ２が低くなり、そしてＰＨＩ
がＴ＝ｔ３において低くなった後にＴ＝ｔ４において高
くなるところが異なるＰ｝｛１のほぼ補数である．この
ようにＰＨＩとＰＨ２は非オーバーラップしている状態
として表される，ＰＨＩがＰＨ２と関係を有するように
ＰＨ３はＰ　Ｈ　４との同関係を有する（即ち、それら
は非オーバーラップしている）．ＰＨ１、ＰＨ２、ＰＨ
３、ＰＨ４とそれらの補数はＦＭ受信機１００への入力
として働く．受信８１１００は出力ターミナル１７９を
有し、そこで出力電圧信号が発生される． 周波数一電圧コンバータ１０１は第一、第二のスイッチ
キャパシタ回路１０と１２、反転演算増幅器１２４、抵
抗器１２１、１２３、１２６、１２７、１２８、１３２
と１３４、そしてコンデンサ１２５と１２９とから構成
される．スイッチキャパシタ四１１０は伝送ゲート１１
１．１１２、１１３、１１４、そしてコンデンサ１１５
とから構成される．同様に、スイッチキャパシタ回路１
２は伝送ゲート１１６、１１７、１１８、１１９、そし
てコンデンサ１２０から構或される．示された形態にお
いて、各伝送ゲート１１１から１１４、そして１１６か
ら１１９は互いに平行に結合されたｎチャネルとＰチャ
ネルの金属一酸化物一半導体電界効果トランジスタ（Ｍ
ＯＳＦＥＴ）を有し、低インピーダンス双方向伝送路を
提供する．第４図はそのような伝送路をより明確に示す
．二つのトランジスタのターミナルの第一共通セットが
、例えば二つのソースターミナル、第一入力／出力ター
ミナル１に結合され、しかも二つのトランジスタのター
ミナルの第二共通セットは、例えば二つのドレインター
ミナル、第二入力／出力ターミナル２に結合されている
．伝送ゲートは第一制御信号をｐチャネルトランジスタ
のケートに、そして補数（逆）信号をｎチャネルトラン
ジスタのゲートに適用することにより操作される．例え
ば、第１図の伝送ゲート１１１においては、二つの入力
／出力ターミナル１と２を通過する信号の伝導を制御す
るように出力ＰＨＩは第一トランジスタのゲートターミ
ナルに適用され（即ち、Ｐチャネルトランジスタのゲー
ト）、そして信号ＰＨ１は第二トランジスタのゲートタ
ーミナルに適用される（即ち、Ｎチャネルトランジスタ
のゲート｝． 示された回路において、特に、伝送ゲート１１１．１１
４、１１６、１１９の第一入力／出力ターミナルは、電
源１０４の第一＋４ボルト出力ターミナルに結合されて
いる導体１９１に結合されている．伝送ゲート１１３、
１１８の第一入力／出カターミナルは接地されているが
、他の基準電圧に結合されていても良い．伝送ゲート１
１１と１１３の第二入力／出力ターミナルはコンデンサ
１１５の第一ターミナルに結合されている．伝送ゲート
１１４の第二入力／出カターミナルと伝送ゲート１１２
の第一入力／出力ターミナルはコンデンサ１１５の第二
ターミナルに結合されている．伝送ゲート１１６と１１
８の第二入力／出カターミナルはコンデンサ１２０の第
一ターミナルに結合されている．伝送ゲート１１９の第
二入力／出カターミナルは伝送ゲート１１７の第一入力
／出カターミナルとコンデンサ１２０の第二ターミナル
に結合されている．伝送ゲート１１２と１１７の第二入
力／出力ターミナルは導体１２１を介して抵抗器１２３
の第一ターミナルに結合されている．抵抗器１２３の第
二ターミナルは演算増幅器１２４の負入力、抵抗器１２
６と１２７の第一ターミナル、そしてコンデンサ１２５
の第一ターミナルに結合されている．演算増幅器１２４
の正入力、コンデンサ１２９の第一ターミナル、抵抗器
１２１は導体１９２を介して電源１０４の第二十４ボル
ト出力ターミナルに結合されている．抵抗器１２６の第
二ターミナルは接地されている．演算増幅器１２４の出
力はコンデンサ１２５の第二ターミナルと抵抗器１２８
の第一ターミナルに結合されている．抵抗器１２８の第
二ターミナルはコンデンサ１２９の第二ターミナルと演
算増幅器１３０の正入力に結合されている．演算増幅器
１３０の負入力は抵抗器１３２の第一ターミナルに、そ
して導体１３１の働きにより、抵抗器１３４の第二ター
ミナルに結合されている．演算増幅器１３０の出力は抵
抗器１２７と１３２の第二ターミナル、そして挾バンド
パスフィルタ１０２の抵抗器１４０の第一ターミナルに
結合されている． 第１図に示された回路で、クロック信号ソース１０５の
出力ＰＨ２が高い時、コンデンサ１１５は導体１９１上
の＋４ボルトと接地間で完全に充電されるようになり、
これはコンデンサ１１５の第一ターミナルが電源１０４
の第一＋４ボルトターミナルに効率的に直接接続され、
そして他のターミナルが接地されるようにゲート１１３
と１１４がバイアスされるようになる．続いて、出力Ｐ
Ｈ１が高いと、コンデンサ１１５の左手のターミナルは
ゲート１１１の適切な動作により導体１９１を介、して
同４ボルト電源に接続されるようになり、そして同時に
、コンデンサ１１５の右手のターミナルはゲート１１２
の適切な動作により導体１２１と１２２に接続されるよ
うになる．導体１２１と１２２を介してコンデンサ１１
５への４ボルト初期充電と導体１９１への次＋４ボルト
充電は付加的であり、そして導体１２２上の８ボルト信
号を生威し、抵抗器１２３に供給される．この信号は演
算増幅器１２４の逆入力に供給される． 第二のスイッチキャパシタ回路１２において、ＰＨ１に
おける信号が高いとき、コンデンサ１２０は充電され、
そしてＰＨ２における信号が低いとき、放電される． スイッチキャパシタ回路１０と１２は共にＩＰ信号の二
倍の周波数で、即ち、ＩＰ信号が変調されない時は９０
０ＫＨｚで、作動する．示された形態においては、ＩＰ
信号が変調されない時は、共に作動するスイッチキャパ
シタ回路１０と１２は８ボルト電源と演算増幅器（ＯＰ
アン７）１２４の逆入力間に接続された２７７、７７７
オームの抵抗器として現われる． しかしなから、ＩＦ１８号の周波数が４５０ＫＨｚの中
間周波数から変動すると、スイッチキャパシタ回路１０
と１２の有効抵抗も又変動する，例えば、ＩＰ信号が３
７５ＫＨｚの時〈即ち、変調のため、４５０ＫＨＺ７イ
ナス７５ＫＨｚ）、二つの回路ｌＯとｌ２は共に３３３
、３３３オームの抵抗器として現われ、そして７５０Ｋ
Ｈｚの周波数で作動する．同様に、ＩＦ信号が５２５Ｋ
Ｈｚである時、二つの回ＦＩＩＩ１０と１２は共に２３
８、０９５オームの抵抗器として現われ、そして１０５
０ＫＨＺの周波数で動作する． 抵抗値は例証として与えられ、そしてそれは設計やプロ
セス、そして温度変動のために回路により異なることは
明白であろう． 二つのスイッチキャパシタ回路ｌＯと１２の見かけの抵
抗の変化の結果として、？ｉｉ算増幅器１２４の逆入力
における電圧は抵抗の変化に応じて変化する．このよう
に、周波数一電圧コンバータ１０１の出力は又抵杭の変
化に応じて変化し、故に入力信号ＰＨＩとＰＨ２、及び
ＩＦ信号の周波数の変化の関数として変化する． 出力１７９の出力電圧ＶＯは周波数一電圧コンバータ１
０１の出力により支持され、そしてもし補償回路１０３
上のフィルタ回路により影響を受けるならば、唯一それ
と異なることとなる．第３図は如何に出力電圧ｖＯが入
力周波数の変化で変動するかについて理想化された曲線
を示す．ポイントＦＯはＩＦ信号内に情報が無い時には
、即ち、ＩＦ信号が変調されていない時には、出力電圧
に等しい，ＩＦ信号内の情報は第３図に示されるように
出力電圧をこの基準値から変動させる．前述のように、
変調無しのＩＦ信号に対する出力ターミナル１７９にお
ける所望のＤＣ出力電圧ｖＯは＋４ボノレトである．し
かしなから、ＩＰ信号がスイッチキャパシタ回ｌ？８１
０と１２の入力に適用される時、好ましくないオフセッ
ト電圧が演算増幅器１２４と後続の増幅器段階での出力
で生成される．抵抗器１２６はこのオフセット電圧の効
果を無効にするために提供され、そして二つのスイッチ
キャパシタ回路１０と１２、そして接地との間に直列に
接続されている．それは変調無しのＩＦ信号に対するス
イッチキャパシタ回路１０と１２の有効抵抗に対応する
２７７、７７７オームの値を有するので、これらの条件
の下で、演算増幅器１２４の逆入力は＋４ボルトにおい
てである． 第１図のＦＭ検波回路１００において、ｒ波は回路全体
を通じて都合よく割り当てられる．例えば、抵抗器１２
８とコンデンサ１２９は割り当てられた枦波の一部であ
る． 演算増幅器１３０は非逆増幅器として作動されるので、
その出力は演算増幅器１２４の逆入力へのフィードバッ
クを提供する．第１図において、フィードバック抵抗器
１２７は２０８、３３３オームの値を有し、そして演算
増幅器１２４と１３０のゲインがフィードバック抵抗器
１２７と回路１０と１２の抵抗器の値の比により確立さ
れるように配置される．しかしなから、補償回路１０３
が無いと、周波数一電圧コンバータ１０１の抵抗器とコ
ンデンサにおける製造プロセスや温度変動により引き起
こされる回路パラメータの変動が回路の動作パラメータ
をその初期とその動作寿命の間の両方において酷く変動
するかも知れない． 挾バンドフィルタ１０２は逆増幅器１４５、直列に接続
された抵抗器１４０、１４２、１４４の第一セット、二
つの並列コンデンサ　１４１，　　１４３、演算増幅器
１４５の負入力に結合されているセットの抵抗器１４４
、直列に接続された抵抗器１４７、１４９、１５１、１
５３、１５５の第二セット、そして四つの並列コンデン
サ１４８、１５０、１５２、１５４、演算増幅器１４５
の出力に結合されているセットの抵抗器１４７から構戒
されている．フィルタ１０４はさらに演算増幅器１４５
の出力とその負入力間に並列に接続された抵抗器１５６
とコンデンサ１４６から構戒される． より特定的に、抵抗器１４０の第二ターミナルは抵抗器
１４２の第一ターミナルとコンデンサ１４１の第一ター
ミナルに結合されている．抵抗器１４２の第二ターミナ
ルは抵抗器１４４と１５６、そしてコンデンサ１４３の
第一ターミナルに結合されている．抵抗器１４４の第二
ターミナルは演算増幅器１４５の負入力とコンデンサ１
４６の第一ターミナルに結合されている．演算増幅器１
４５の出力は抵抗器１５６とコンデンサ１４６の第二タ
ーミナルと抵抗器１４７の第一ターミナルに結合されて
いる．抵抗器１４７の第二ターミナルは抵抗器１４つと
コンデンサ１４８の第一ターミナルに結合されている．
抵抗器１４９の第二ターミナルは抵抗器１５１とコンデ
ンサ１５０の第一ターミナルに結合されている．抵抗器
１５１の第二ターミナルは抵抗器１５３とコンデンサ１
５２の第一ターミナルに結合されている．抵抗器１５３
の第二ターミナルは抵抗器１５５とコンデンサ１５４の
第一ターミナルに結合されている．コンデンサ１４１　
１４３、１４８、１５０、１５２、１５４の第二ターミ
ナルは接地されている．抵抗器１５５の第二ターミナル
は補償回路１０３の演算増幅器１７７の負入力に結合さ
れている． 抵抗器１４７、１４９、１５１、１５３、１５５はフィ
ードバック抵抗器１２７の構成と同じように構成されて
いる．つまり、抵抗器１２７は抵抗器１４７から１５５
に対応して５つのセクションからＳ或され、そしてこれ
らのセクションはコンデンサ１４８から１５４が接続さ
．れているノードに対応するノードにより間接続されて
いる．一連の接続された抵抗器１４７から１５５の総合
計値は故に抵抗器１２７の値に一致する２０８、３３３
オームである． フィルター配置１０２の一部のように示されているが、
抵抗器１４７から１５５は又演算増幅器１４５の出力を
演算増幅器１７７の逆入力に接続するための抵抗器を形
成する． 補償回路１０３は演算増幅器１７７、第三、第四のスイ
ッチキャパシタ回路１４と１６、そしてコンデンサ１７
８から構成される．スイッチキャパシタ回路１４は二つ
の伝送ゲート１７０、１７ｌ、そしてコンデンサ１７２
から構成されている．同様に、スイッチキャパシタ回１
？８１６４．１二つの伝送ゲート１７３と１７４、そし
てコンデンサ１７５から構成されている． 伝送ゲート１７０と１７４の第一入力／出力ターミナル
、そして抵抗器１７６の第一ターミナルはコンデンサ１
７８の第一ターミナルと演算増幅器１７７の負入力ター
ミナルに結合されている．コンデンサ１７８の第二ター
ミナルは演算増幅器１７７の出力、伝送ゲート１７１の
第一入力／出力ターミナル、そしてＦＭ検波出力ターミ
ナル１７９に結合されている．伝送ゲーｈｌ７０と１７
１の第二入力／出力ターミナルはコンデンサ１７２の第
一ターミナルに結合されている．コンデンサ１７２の第
二ターミナル演算増幅器１７７の正入力に、そして導＃
１９３を介して電源１０４の第三十４ボルト出力ターミ
ナルに結合されている．伝送ゲート１７４の第二入力／
出力ターミナルは伝送ゲート１７３の第一入力／出力、
そしてコンデンサ１７５の第一ターミナルに結合されて
いる．コンデンサ１７５の第二ターミナルと伝送ゲート
１７３の第二入力／出力ターミナルは接地されている．
伝送ゲート１７１と１７４のトランジスタの制御、ゲー
トターミナルはクロック信号ソース１０５の出力ＰＨ３
とＰＨ３に結合されており、しかも伝送ゲート１７０と
１７３のトランジスタの制御、ゲートターミナルはクロ
ック信号ゾース１０５の出力ＰＨ４とＰＨ４に結合され
ている． 補償回路１０３において、フィードバックが伝送ゲート
１７０と１７１、そしてコンデンサ１７２を通じて提供
されている． 出力ＰＨ３が高い時、演算増幅器１７７の出力電位は導
体１９３を通じてコンデンサ１７２を千４ボルトに充電
する．出力ＰＨ４が高い時、コンデンサ１７２上の電荷
はゲート１７０を通じて演算増幅器１７７の逆入力に分
配される．この回路、及びスイッチキャパシタ回路１６
は出力ＰＨ３とＰＨ４の周波数に従って３．６ＭＨＺの
固定周波数で動作する．このフィードバック回路の有効
抵抗はＩＰ信号が変調されない時に、スイッチキャパシ
タ入力１０と１２の抵抗に一致するように２７７、７７
７オームに選択され、それにより、この状態でデコーダ
回路１００を通じて単位ゲインを提供することが出来る
．コンデンサ１７２の値は１　（ｐＦ）ピコファッラッ
ドに選択される．上記から明らかなように、スイッチキ
ャパシタ回路１０と１２、及びコンバータ１０１のフィ
ードバック抵抗器１２７の役割はスイッチキャパシタフ
ィードバック回路１４と１６、及び抵抗器１７６により
補償回＃Ｉ１０３内で反転される．故に、製造プロセス
や温度変化のため回路パラメータ内の変動がコンバータ
１０１と補償回路１０３内に相補効果を生成する．さら
に、コンバータ回路１０１のスイッチキャパシタ回路１
０と１２、及び補償回路１０３のスイッチキャパシタフ
ィードバック回路１４と１６の電気的分離は、妨害ビー
ト周波数信号が発生されないようにするのを助ける， ゲート１７０や１７１のようにゲート１７３や１７４は
出力ＰＨ３とＰＨ４の３。６ＫＨｚクロック信号により
作動される．故に、補償回路１０３の二つのスイッチキ
ャパシタ回路１４と１６の動作中にビート周波数は発生
しない． コンバータ回路１０１において、ＩＦ信号が変調されな
い時、スイッチキャパシタ回路１０と１２は、＋８ボル
ト電源に効果的に接続されたーターミナルと接地されて
いる抵抗器１２６に接続された他ターミナルを有する２
７７、７７７オームの抵抗器として現われる．補償回路
１０３において、スイッチキャパシタ回路１４と１６、
及び抵抗器１７６の接続は電源１０４の＋８ボルトソー
スと接地に関して反転される．これらの相補的結合は集
積回路の製造プロセス、動作温度、そして供給電源の変
動のため、回路パラメータ内の変動の有効範囲内で演算
増幅器１２４と１７７の入力に適用される電圧の精密な
トラッキングを可能にする．抵抗器（例えば、１２６、
１７６》、及びコンデンサ（例えば、１１５、１２０及
び１７５）は、それらの値が動作温度の変化と共に変化
し、そして同じように働き、集積回路の製造プロセスの
ため回路パラメータを変更するように同構造を有するよ
うに製造される． ＦＭ検波器１００は相補型金属一酸化物一半導体（ＣＭ
ＯＳ）プロセスあるいは他のＩＣプロセスを使用して単
一半導体（例えば、シリコン）基板上の集積回路として
製造可能である．種々の変形が上記形態に対して実行さ
れても良い．例えば、唯一の入力スイッチキャパシタ回
路が二つの入力スイッチキャパシタ回路１０と１２の替
わりに使用されても良い．さらに、スイッチキャパシタ
回路（スイッチキャパシタ回路１０など）、演算増幅器
（演算増幅器１２４など）、そして連続インピーダンス
フィードバック素子（抵抗器１２７など）からなる組み
合わせが線形ＦＭ検波機能（即ち、周波数一電圧変換）
を実行するために使用されても良い．この組み合わせに
おいて、スイッチキャパシタ回路の出力は演算増幅器の
逆入力に結合され、そしてフィードバック抵抗器は演算
増幅器の反転入力と出力間に結合されていても良い．こ
の組み合わせは逆演算増幅器の出力に結合された入力を
宥し、そして組み合わせの出力に結合されたその出力を
有する非逆演算増幅器を含むように変形されても良い．
さらに、周波数一電圧コンバータ１０１あるいは用途に
おいてはそれ自身により使用されても良い．そらに、上
記組み合わせの構成要素は、スイッチキャパシタ回路が
フィードバック回路として使用され、そして抵抗器が演
算増幅器の入力に結合されたそのターミナルの一つ、及
び供給電源に結合されたその第二のターミナルとでもっ
て入力回路として使用されるような新しい組み合わせを
形成するように配置されても良い．スイッチキャバンタ
の入力は新しい組み合わせの入力として働く．さらに、
ＦＭ検波器１００は、スイッチキャパシタ回路１０と１
２が演算増幅器１２４のフィードバック回路として使用
され、そして抵抗器１２７が一つのターミナルにより演
算増幅器１２４の逆入力に結合され、そして第二ターミ
ナルにより供給電源に結合される入力回路として使用さ
れるように変形されても良い，ＰＭ検波器のこの変形例
において、スイッチキャパシタ１４は演算増幅器１４の
出力を演算増幅器１７７の逆入力に結合する入力回路と
して使用され、そして抵抗器１４７、１４９、１５１、
１５３、１５５（あるいは一つの交換抵抗器）は演算増
幅器１７７の反転入力と出力間に結合されたフィードバ
ック回路として使用されても良い．

【図面の簡単な説明】

第１図はＦＭ検波器の形態の略図、 第２図は第１図のＦＭ検波で使用される夕ロック信号の
グラフ、 第３図入力周波数に対する検波器出力電圧のグラフ、 第４図は第１図のＦＭ検波器で使用された伝送ゲートの
略図を示す． １０．１２：スイッチキャパシタ回路、１００：ＦＭ検
波器、 １０ｌ：周波数一電圧コンバータ、 １０２：挾バンドフィルタ、 １０３：補償回路、　　１０４：電源、１０５：クロッ
ク信号ソース、 １１１−１１４：伝送ゲート、 １ｌ５：コンデンサ、 １１６−１１９：伝送ゲート、 １２０：コンデンサ、 １２１，１２３，１２６，１２７，１２８，１３２．１
３４：抵抗器、 １２５．１２９：コンデンサ、 １２４：反転演算増幅器、 １３０：非反転演算増幅器、 １４０，１４２，１４４：抵抗器、 １４５：反転演算増幅器、 １４１，１４３：並列コンデンサ、 １４７，１４９，１５１，１５３，１５５，１５６二抵
抗器、 １４８，１５０，１５２，１５４：並列コンデンサ、 １７０．１７１：伝送ゲート、 １７７：演算増幅器、 １９１，１９２，１９３，１９４：導体１７９：出力タ
ーミナル 田波数増カロ 手 続 補 正 書（ｊ５幻 平成 ２年１２月／３日

Claims (1)

1. 【特許請求の範囲】 １、第一増幅器（１２４）、制御信号（ＰＨ１、ＰＨ２
   ）を受信して、その動作を制御するための回路入力ター
   ミナルに結合された入力と第一増幅器（１２４）の入力
   に結合された第一のスイッチキャパシタ回路の出力を有
   する第一のスイッチキャパシタ回路（１０、１２）、第
   一増幅器（１２４）の入力と出力間に結合された第一連
   続時間インピーダンスフィードバック回路（１２７、１
   ３０）から構成される回路において、回路出力ターミナ
   ル（１７９）に結合された出力、第一増幅器（１２４）
   の出力に結合された第一ターミナルと第二増幅器（１７
   ７）の入力に結合された第二ターミナルを有するゲイン
   制御回路（１０２）、第一連続時間インピーダンスフィ
   ードバック回路（１０、１２）のインピーダンスに関連
   するインピーダンスと第二増幅器（１７７）の入力と出
   力間に結合された第二のスイッチキャパシタ回路（１４
   、１６）を有し、その入力へ適用される信号により駆動
   されるように適応されている第二増幅器を有することを
   特徴とする回路。 ２、第一、第二のスイッチキャパシタ回路（１０、１２
   、１４、１６）は同様な構造を有し、且つ同プロセスを
   使用して製造されるので、二つのスイッチキャパシタ回
   路とその動作における差が十分に除去されることを特徴
   とする請求項１に記載の回路。 ３、第三の非反転増幅器（１３０）と第四の反転増幅器
   （１４５）から構成され、そこで第一増幅器（１２４）
   の出力が第三増幅器（１３０）の入力に結合され、そし
   て第三増幅器（１３０）の出力が第四増幅器（１４５）
   の入力に結合され、第四増幅器（１４５）の入力はゲイ
   ン制御回路（１０２）の第一ターミナルに結合されてい
   るので、ゲイン制御回路は第一増幅器（１２４）の出力
   に結合されており、そしてそこで連続インピーダンスフ
   ィードバック回路（１２７、１３０）はフィードバック
   抵抗器（１２７）から構成されることを特徴とする請求
   項１及び２のいずれかに記載の回路。 ４、ゲイン制御回路（１０２）は直列に接続された複数
   の第一等価抵抗器（１４７から１５５）と第一複数コン
   デンサ（１４８から１５４）から構成され、第一複数コ
   ンデンサの各コンデンサは第一複数抵抗器の近接抵抗器
   間の共通ターミナルに結合されていることを特徴とする
   請求項１、２及び３のいずれかに記載の回路。 ５、第一のスイッチキャパシタ回路（１０、１２）は第
   一電圧ターミナル（１９１）に結合され、その回路は第
   一増幅器（１２４）の入力に結合された第一ターミナル
   と第二電圧ターミナルに結合された第二ターミナルを有
   する第一抵抗器（１２６）、第二増幅器（１７７）の入
   力ターミナルに結合された第一ターミナルと第三電圧タ
   ーミナル（１９４）に結合された第二ターミナルを有す
   る第二抵抗器（１７６）、第二増幅器（１７７）の入力
   に結合された第一ターミナルと第二電圧ターミナルに結
   合された第二ターミナルを有する第三のスイッチキャパ
   シタ回路（１６）から構成されることを特徴とする請求
   項４に記載の回路。 ６、制御信号（ＰＨ１、ＰＨ２）を受信し、その動作を
   制御するための回路入力ターミナル（１５０ａ）に結合
   された入力、第一増幅器（１２４）の入力に結合された
   出力、そして第一電圧ターミナル（１９１）に結合され
   たターミナルを有する第４のスイッチキャパシタ回路（
   １２）から構成されることを特徴とする請求項５に記載
   の回路。 ７、ゲイン制御回路が周波数フィルターを形成するため
   に第三増幅器（１３０）の出力を第四増幅器（１４５）
   に結合する抵抗器とコンデンサのネットワーク（１４０
   から１４４）から構成されることを特徴とする請求項６
   に記載の回路。 ８、連続時間インピーダンスフィードバック回路（１２
   ７、１３０）が第二電圧ターミナルに結合されることを
   特徴とする請求項５及び６のいずれかに記載の回路。 ９、ゲイン制御回路（１０２）のインピーダンスが連続
   時間インピーダンスフィードバック回路のインピーダン
   スと同じであることを特徴とする前記請求項のいずれか
   に記載の回路。 １０、ＦＭ信号検波回路において、 第一演算増幅器（１２４）、第一電位ソース（１９１）
   に結合された入力を有し、そして受信されたＦＭ信号に
   応じて駆動される第一のスイッチキャパシタ回路（１０
   、１２）、そして第一増幅器（１２４）の出力と第一入
   力間に結合されたフィードバック抵抗器（１２７）を含
   む周波数−電圧コンバータ（１０１）第二演算増幅器（
   １７７）、第一増幅器の出力と第二増幅器の第一入力間
   に結合された入力抵抗器（１４７から１５５）、フィー
   ドバック抵抗器（１２７）の抵抗、そして互いに所定の
   関係を有する入力抵抗器（１４７から１５５）、第二増
   幅器の出力と第一入力間に結合され、所定周波数で駆動
   されるように適応された第二のスイッチキャパシタ回路
   （１４）を含む補償回路（１０２、１０３）、第一増幅
   器の出力を第二増幅器の第一入力に結合するために提供
   された結合手段（１４０から１４４）から構成されるこ
   とを特徴とするＦＭ信号検波器。 １１、結合手段（１０２）がフィルタ（１４０から１４
   ４）から構成されることを特徴とする請求項１０に記載
   のＦＭ信号検波器。 １２、第二電位ソースと第一増幅器（１２４）の第一入
   力間に結合されたオフセット補償抵抗器（１２６）、電
   圧オフセットを補償するために第二増幅器（１７７）の
   第一入力に結合されたオフセット補償手段（１７６）か
   ら構成されることを特徴とする請求項１０及び１１のい
   ずれかに記載のＦＭ信号検波器。 １３、オフセット補償手段（１７６）が第三電位ソース
   と第二増幅器（１７７）の第一入力間に結合された補償
   抵抗器（１７６）、所定周波数で駆動され、そして第二
   電位ソースと第二増幅器（１７７）の第一入力間に結合
   された第三のスイッチキャパシタ回路（１６）から構成
   されることを特徴とする請求項１２に記載のＦＭ信号検
   波器。 １４、第一電位ソースが中間供給電位ソース、第二電位
   ソースが低電圧ソース、そして第三電位ソースが全供給
   電圧ソースであることを特徴とする請求項１３に記載の
   ＦＭ信号検波器。 １５、第一電位ソースが４ボルトであり、第二電位ソー
   スが接地され、そして第三電位ソースが８ボルトである
   ことを特徴とする請求項１４に記載のＦＭ信号検波器。 １６、第一及び第二増幅器（１２４、１７７）の第一入
   力が逆入力であることを特徴とする請求項１０から１５
   のいずれかに記載のＦＭ信号検波器。 １７、フィードバック抵抗器（１２７）及び入力抵抗器
   （１４７から１５５）が実質的に同じ構造を有すること
   を特徴とする請求項１０から１６のいずれかに記載のＦ
   Ｍ信号検波器。