JP2564341B2 - 高周波信号切換回路を用いた平衡変換回路 - Google Patents
高周波信号切換回路を用いた平衡変換回路Info
- Publication number
- JP2564341B2 JP2564341B2 JP62321279A JP32127987A JP2564341B2 JP 2564341 B2 JP2564341 B2 JP 2564341B2 JP 62321279 A JP62321279 A JP 62321279A JP 32127987 A JP32127987 A JP 32127987A JP 2564341 B2 JP2564341 B2 JP 2564341B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- signal
- gate electrode
- electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビ用高周波信号の入力切換回路に係
り、広帯域な高周波信号を２つの帯域に分けて平衡信号
処理回路に入力する場合に好適な、平衡変換を兼ねた切
換動作を行う平衡変換回路に関する。
り、広帯域な高周波信号を２つの帯域に分けて平衡信号
処理回路に入力する場合に好適な、平衡変換を兼ねた切
換動作を行う平衡変換回路に関する。
従来の高周波切換回路は、特開昭59−80974号公報に
記載のように、FETのゲートとソース間の直流電圧によ
って信号の切換を行っていた。
記載のように、FETのゲートとソース間の直流電圧によ
って信号の切換を行っていた。
従来、２系統の不平衡信号を切換て平衡回路に入力す
る場合、平衡入力端子の片側を容量で接地し、他方から
各信号に対するスイッチ回路を介して信号を入力してい
た。
る場合、平衡入力端子の片側を容量で接地し、他方から
各信号に対するスイッチ回路を介して信号を入力してい
た。
第３図は、従来の高周波信号切換回路を示した回路図
で、25が信号入力端子,26が信号出力端子,27から29が信
号切換用FET,30が高周波接地用容量,31と32が制御電圧
印加用抵抗,33と34が制御電圧印加端子である。信号を
通過させる場合は、FET27をオンとし同時にFET28とFET2
9をオフとする。信号を減衰させる場合は、FET28とFET2
9をオンとしFET27をオフとする。従来、FETのオン・オ
フ動作は、FETのソース電極に対してゲート電極の電位
を変化させて、ドレイン電極とソース電極の間の抵抗変
化を利用している。容量30は、FET27をオフ時に高周波
信号を減衰させる働きをし、入出力のアンソレーション
をとり、複数の切換回路を並列に接続した場合には出力
信号が他の入力端子へ流れるのを防ぐ役割をする。
で、25が信号入力端子,26が信号出力端子,27から29が信
号切換用FET,30が高周波接地用容量,31と32が制御電圧
印加用抵抗,33と34が制御電圧印加端子である。信号を
通過させる場合は、FET27をオンとし同時にFET28とFET2
9をオフとする。信号を減衰させる場合は、FET28とFET2
9をオンとしFET27をオフとする。従来、FETのオン・オ
フ動作は、FETのソース電極に対してゲート電極の電位
を変化させて、ドレイン電極とソース電極の間の抵抗変
化を利用している。容量30は、FET27をオフ時に高周波
信号を減衰させる働きをし、入出力のアンソレーション
をとり、複数の切換回路を並列に接続した場合には出力
信号が他の入力端子へ流れるのを防ぐ役割をする。
第４図は、不平衡な信号を平衡信号に変換する従来例
を示した回路図で、35が不平衡信号入力端子,8と９がFE
T,10と11と36が抵抗,12が定電流源,37が高周波接地用容
量,5が正の電源端子,3と４が平衡信号出力端子である。
端子35は前段の回路又はバイアス回路により直流電圧が
与えられているものとし、FET8のゲート電極とFET9のゲ
ート電極を抵抗36で接続して直流バイアスを同じ電位に
している。他にFET8のゲート電極とFET9のゲート電極に
それぞれバイアスを加える構成も知られている。端子35
より入力された不平衡信号はFET8のゲート電極に加わ
り、FET8のドレイン電流を変化させる。FET9のゲート電
極は高周波的に接地されているので、定電流源12により
FET8のドレイン電流と逆位相の電流がFET9に流れ、端子
４と端子３に平衡変換された高周波信号が取り出せる。
を示した回路図で、35が不平衡信号入力端子,8と９がFE
T,10と11と36が抵抗,12が定電流源,37が高周波接地用容
量,5が正の電源端子,3と４が平衡信号出力端子である。
端子35は前段の回路又はバイアス回路により直流電圧が
与えられているものとし、FET8のゲート電極とFET9のゲ
ート電極を抵抗36で接続して直流バイアスを同じ電位に
している。他にFET8のゲート電極とFET9のゲート電極に
それぞれバイアスを加える構成も知られている。端子35
より入力された不平衡信号はFET8のゲート電極に加わ
り、FET8のドレイン電流を変化させる。FET9のゲート電
極は高周波的に接地されているので、定電流源12により
FET8のドレイン電流と逆位相の電流がFET9に流れ、端子
４と端子３に平衡変換された高周波信号が取り出せる。
上記従来の信号切換技術は、FETのゲート・ソース間
のバイアスにより切換動作をするため、ソース電位を一
定に保ちゲート電圧を変えることによりオン・オフ動作
を行っており、前段の回路の出力電圧と、後段の回路の
入力電圧の影響について配慮がされておらず、入出力の
バイアスの影響がないように容量を入力と出力に接続し
なければならない問題があった。
のバイアスにより切換動作をするため、ソース電位を一
定に保ちゲート電圧を変えることによりオン・オフ動作
を行っており、前段の回路の出力電圧と、後段の回路の
入力電圧の影響について配慮がされておらず、入出力の
バイアスの影響がないように容量を入力と出力に接続し
なければならない問題があった。
本発明の目的は、２系統の不平衡信号の入力切換の場
合に、ドレイン・ソース間に電流の流れない信号切換用
FETを用い、接続によって他の回路のバイアス設計に影
響を与えず、切換回路に平衡変換回路の動作を兼ねた、
部品数の少ない平衡変換回路を構成することにある。
合に、ドレイン・ソース間に電流の流れない信号切換用
FETを用い、接続によって他の回路のバイアス設計に影
響を与えず、切換回路に平衡変換回路の動作を兼ねた、
部品数の少ない平衡変換回路を構成することにある。
上記目的は、高周波信号切換回路を平衡変換回路の各
信号入力端子と接地端子との間に接続し、信号切換用FE
Tのソースと接地端子間に容量を接続して信号切換用FET
のドレインを信号入力端子に接続しFETのゲート・ドレ
イン間のバイアスにより切換動作を行う構成にすること
により、達成される。
信号入力端子と接地端子との間に接続し、信号切換用FE
Tのソースと接地端子間に容量を接続して信号切換用FET
のドレインを信号入力端子に接続しFETのゲート・ドレ
イン間のバイアスにより切換動作を行う構成にすること
により、達成される。
FETと容量による高周波信号切換回路は、電流を流さ
ずに高周波信号の切換動作をすると共に、平衡変換回路
の入力部ではオン時に他方の入力信号を平衡変換させる
役割をする。
ずに高周波信号の切換動作をすると共に、平衡変換回路
の入力部ではオン時に他方の入力信号を平衡変換させる
役割をする。
それによって、FETと容量による信号切換回路は、接
続により他の回路の直流バイアスを変えることがなく、
オン動作時は信号の減衰を行うと共に平衡変換の容量と
しての動作を行うので、平衡変換回路の入力で２系統の
不平衡信号切換回路と平衡変換回路を接続する構成にす
ることができ、部品数の減少となる。
続により他の回路の直流バイアスを変えることがなく、
オン動作時は信号の減衰を行うと共に平衡変換の容量と
しての動作を行うので、平衡変換回路の入力で２系統の
不平衡信号切換回路と平衡変換回路を接続する構成にす
ることができ、部品数の減少となる。
以下、本発明は一実施例を第１図により説明する。1,
2は高周波信号入力端子,3,4は高周波信号平衡出力端子,
5は正の電源端子,6,7は信号切換制御電圧印加端子,8,9
はFET,10,11は負荷抵抗,12は定電流源,13,14は高周波信
号切換用FET,15,16は高周波接地用容量,17,18は信号切
換電圧印加用抵抗である。差動形増幅器の入力端子1,2
にそれぞれ信号切換用FET13,14及び容量15,16が接続さ
れ、FETのオン動作時には入力端子が容量で接地される
構成となっている。
2は高周波信号入力端子,3,4は高周波信号平衡出力端子,
5は正の電源端子,6,7は信号切換制御電圧印加端子,8,9
はFET,10,11は負荷抵抗,12は定電流源,13,14は高周波信
号切換用FET,15,16は高周波接地用容量,17,18は信号切
換電圧印加用抵抗である。差動形増幅器の入力端子1,2
にそれぞれ信号切換用FET13,14及び容量15,16が接続さ
れ、FETのオン動作時には入力端子が容量で接地される
構成となっている。
ここで、FET13と容量15で構成される信号切換動作に
ついて説明する。FET13のソース電極は容量15のみが接
続されているため、ソース電流は流れない。従って、ソ
ース電位はゲート電位に対して常にピンチオフ電圧相当
の電位差を発生し、ゲート電位と共に変化する。FET13
のドレイン電極は信号入力端子に接続され、差動増幅用
FET8のゲートにも接続されている。入力端子１には、FE
T8のゲートバイアスとして正の電圧が、前段の回路ある
いはバイアス回路により与えられる。従って、FET13の
ドレイン電極は正の電位となり、ソースに電流が流れな
いため、FET13の切換動作にかかわらずFET13のドレイン
電圧が一定に保たれる。FET13のゲート電圧を接地電位
とした場合、ドレイン電位が正のためＮチャンネルFET
ならオフ状態ＰチャンネルFETはオン状態となる。逆
に、FET13のゲート電圧をドレイン電圧以上の正の電位
とした場合、ＮチャンネルFETならオン状態,Pチャンネ
ルFETでオフ状態となる。
ついて説明する。FET13のソース電極は容量15のみが接
続されているため、ソース電流は流れない。従って、ソ
ース電位はゲート電位に対して常にピンチオフ電圧相当
の電位差を発生し、ゲート電位と共に変化する。FET13
のドレイン電極は信号入力端子に接続され、差動増幅用
FET8のゲートにも接続されている。入力端子１には、FE
T8のゲートバイアスとして正の電圧が、前段の回路ある
いはバイアス回路により与えられる。従って、FET13の
ドレイン電極は正の電位となり、ソースに電流が流れな
いため、FET13の切換動作にかかわらずFET13のドレイン
電圧が一定に保たれる。FET13のゲート電圧を接地電位
とした場合、ドレイン電位が正のためＮチャンネルFET
ならオフ状態ＰチャンネルFETはオン状態となる。逆
に、FET13のゲート電圧をドレイン電圧以上の正の電位
とした場合、ＮチャンネルFETならオン状態,Pチャンネ
ルFETでオフ状態となる。
FET13をオン,FET14をオフとなるように信号切換制御
電圧を端子６及び端子７に印加した場合、入力端子１よ
り入力される高周波信号はFET13と容量15により接地さ
れ、入力端子２から入力された高周波信号はFET9に加わ
りFET8のゲートが容量15で接地されているため定電流源
12により平衡変換されて出力端子3,4に出力される。FET
13とFET14に流れる直流電流は、ゲート・ドレイン間の
バイアスによるゲート漏れ電流のみで、消費電流は他の
回路に比べて無視でき、他の回路のバイアスに影響を与
えない。信号切換のために印加される電圧は、正の電圧
のみでFETのオン・オフ動作ができる。
電圧を端子６及び端子７に印加した場合、入力端子１よ
り入力される高周波信号はFET13と容量15により接地さ
れ、入力端子２から入力された高周波信号はFET9に加わ
りFET8のゲートが容量15で接地されているため定電流源
12により平衡変換されて出力端子3,4に出力される。FET
13とFET14に流れる直流電流は、ゲート・ドレイン間の
バイアスによるゲート漏れ電流のみで、消費電流は他の
回路に比べて無視でき、他の回路のバイアスに影響を与
えない。信号切換のために印加される電圧は、正の電圧
のみでFETのオン・オフ動作ができる。
従って、本実施例によれば、２系統の不平衡信号を切
り換える動作と、入力された不平衡信号を平衡変換する
ための容量としての動作を兼ねた平衡変換回路とするこ
とができる。また、高周波信号切換回路は、正の電圧の
みでオン・オフできるため、負の電源を必要とせず、部
品数の削減と、低消費電力の効果がある。
り換える動作と、入力された不平衡信号を平衡変換する
ための容量としての動作を兼ねた平衡変換回路とするこ
とができる。また、高周波信号切換回路は、正の電圧の
みでオン・オフできるため、負の電源を必要とせず、部
品数の削減と、低消費電力の効果がある。
第２図は、本発明の別の実施例を示す回路図で、21よ
り24は周波数変換用FET,19,20は周波数変換のための発
振信号入力端子，他の素子は第１図と同じである。第２
図はダブルバランス形ミクサの入力部に信号切換用FET
と容量を接続した回路図で、信号切換動作と平衡変換動
作は第１図と同様である。端子1,2,19,20に直流バイア
スが印加されていないが、前段の回路との接続により印
加されるものとして省略した。
り24は周波数変換用FET,19,20は周波数変換のための発
振信号入力端子，他の素子は第１図と同じである。第２
図はダブルバランス形ミクサの入力部に信号切換用FET
と容量を接続した回路図で、信号切換動作と平衡変換動
作は第１図と同様である。端子1,2,19,20に直流バイア
スが印加されていないが、前段の回路との接続により印
加されるものとして省略した。
端子１又は端子２から入力された高周波信号は、平衡
変換され、端子19と端子20より入力された信号により周
波数変換した平衡信号が端子３と端子４に出力される。
変換され、端子19と端子20より入力された信号により周
波数変換した平衡信号が端子３と端子４に出力される。
本実施例によれば、２系統の不平衡信号を切換て平衡
変換してダブルバランス形ミクサに加えるため、漏れ信
号と歪特性が良好な周波数変換回路を実現でき、小形化
の効果がある。
変換してダブルバランス形ミクサに加えるため、漏れ信
号と歪特性が良好な周波数変換回路を実現でき、小形化
の効果がある。
第５図は、本発明の別の実施例で、38,39はバイアス
用抵抗,40,41はバイアス設定用ダイオードで、他の素子
は第２図と同じである。第５図は、入力端子1,2に前段
回路からの直流バイアスが印加されない場合のダブルバ
ランス形ミクサ回路で、FET8のゲート電圧を抵抗39とダ
イオード40,41により決め、抵抗38でFET9のゲート電圧
を加えている。信号切換回路は、入力端子２のみに接続
され、端子１より入力される信号は常にミクサに加わ
る。
用抵抗,40,41はバイアス設定用ダイオードで、他の素子
は第２図と同じである。第５図は、入力端子1,2に前段
回路からの直流バイアスが印加されない場合のダブルバ
ランス形ミクサ回路で、FET8のゲート電圧を抵抗39とダ
イオード40,41により決め、抵抗38でFET9のゲート電圧
を加えている。信号切換回路は、入力端子２のみに接続
され、端子１より入力される信号は常にミクサに加わ
る。
例えば、テレビ信号の周波数変換の場合、入力信号は
VHF帯とUHF帯の２系統あり、VHF帯とUHF帯の切換を行
い、局部発振周波数を変えて選局する。VHF帯で周波数
変換する場合、UHF帯の信号が入力されるとVHF帯の発振
信号とミキシングされてVHF帯に妨害信号を生じる。し
かし、UHF帯で周波数変換する場合、VHF帯の信号が入力
されてUHF帯の発振信号とミキシングされてもUHF帯に妨
害信号は生じない。従って、切換によってUHF帯の信号
を減衰させ、VHF帯の入力信号は切換を行わずにダブル
バランス形ミクサに加えても良い。第５図において、端
子１にVHF帯の信号を加え、端子２にUHF帯の信号を加え
るものとすると、信号切換用FET14がオフの状態でUHF帯
の信号がダブルバランス形ミクサに加わり、FET14がオ
ンの状態ではUHF帯の信号が減衰して、VHF帯の信号が周
波数変換される。UHF帯の入力信号は、抵抗値の大きい
抵抗38とオン状態のダイオード40,41によりFET8のゲー
トに伝わるが信号量は小さく、低電流源12により平衡変
換される。VHF帯の信号は第２図と同様の動作となる。
従って、テレビ信号の様に広帯域なミクサに用いる場
合、本発明の信号切換回路は入力の片側にのみ接続する
ことで動作する。
VHF帯とUHF帯の２系統あり、VHF帯とUHF帯の切換を行
い、局部発振周波数を変えて選局する。VHF帯で周波数
変換する場合、UHF帯の信号が入力されるとVHF帯の発振
信号とミキシングされてVHF帯に妨害信号を生じる。し
かし、UHF帯で周波数変換する場合、VHF帯の信号が入力
されてUHF帯の発振信号とミキシングされてもUHF帯に妨
害信号は生じない。従って、切換によってUHF帯の信号
を減衰させ、VHF帯の入力信号は切換を行わずにダブル
バランス形ミクサに加えても良い。第５図において、端
子１にVHF帯の信号を加え、端子２にUHF帯の信号を加え
るものとすると、信号切換用FET14がオフの状態でUHF帯
の信号がダブルバランス形ミクサに加わり、FET14がオ
ンの状態ではUHF帯の信号が減衰して、VHF帯の信号が周
波数変換される。UHF帯の入力信号は、抵抗値の大きい
抵抗38とオン状態のダイオード40,41によりFET8のゲー
トに伝わるが信号量は小さく、低電流源12により平衡変
換される。VHF帯の信号は第２図と同様の動作となる。
従って、テレビ信号の様に広帯域なミクサに用いる場
合、本発明の信号切換回路は入力の片側にのみ接続する
ことで動作する。
本実施例によれば、広帯域なミクサに高周波信号切換
回路を接続する際に片側だけ接続して動作させることが
でき、部品数の削限の効果がある。
回路を接続する際に片側だけ接続して動作させることが
でき、部品数の削限の効果がある。
第６図は本発明の別の実施例の、周波数変換を示すブ
ロック図と信号切換回路を示す回路図で42は差動形増幅
器,43はダブルバランス形ミクサ,44はバンドパスフィル
タ,45から48は不平衡信号入力端子,49は中間周波信号出
力端子,50から55は13から18と同じ素子,56,57は信号切
換様電圧印加端子である。
ロック図と信号切換回路を示す回路図で42は差動形増幅
器,43はダブルバランス形ミクサ,44はバンドパスフィル
タ,45から48は不平衡信号入力端子,49は中間周波信号出
力端子,50から55は13から18と同じ素子,56,57は信号切
換様電圧印加端子である。
差動増幅器42の入力端子45,46と、ダブルバランス形
ミクサ43の入力端子47,48にそれぞれ本発明の信号切換
回路が接続されており、２系統の不平衡信号の切換と平
衡変換動作を行う。FET13とFET50がオン状態の場合、端
子45端子47から入力された信号が容量15,52によってそ
れぞれ接地され、端子46と端子48から入力された信号は
それぞれ平衡変換されて周波数変換された信号が出力端
子49より出力される。
ミクサ43の入力端子47,48にそれぞれ本発明の信号切換
回路が接続されており、２系統の不平衡信号の切換と平
衡変換動作を行う。FET13とFET50がオン状態の場合、端
子45端子47から入力された信号が容量15,52によってそ
れぞれ接地され、端子46と端子48から入力された信号は
それぞれ平衡変換されて周波数変換された信号が出力端
子49より出力される。
本実施例によれば、２つの帯域の周波数変換において
切換と平衡変換を簡単な構成で行うことができる。
切換と平衡変換を簡単な構成で行うことができる。
第７図は、本発明の別の実施例を示すブロック図と回
路図で、構成は第６図と同じである。第６図において、
高周波接地用容量と信号切換電圧印加用端子と制御電圧
印加用抵抗をそれぞれ共通に接続することにより、部品
数を半分に減らした。例えば、端子６にFET13とFET50が
オンとなる電圧を加え、端子７にFET14とFET51がオフと
なる電圧を加えると、端子46と端子48から入力される不
平衡信号がそれぞれ平衡変換されて周波数変換されて出
力端子49より出力される。
路図で、構成は第６図と同じである。第６図において、
高周波接地用容量と信号切換電圧印加用端子と制御電圧
印加用抵抗をそれぞれ共通に接続することにより、部品
数を半分に減らした。例えば、端子６にFET13とFET50が
オンとなる電圧を加え、端子７にFET14とFET51がオフと
なる電圧を加えると、端子46と端子48から入力される不
平衡信号がそれぞれ平衡変換されて周波数変換されて出
力端子49より出力される。
本実施例によれば、２か所の信号切換回路を兼用でき
平衡変換動作にもなることから、部品数の大幅削限の効
果がある。
平衡変換動作にもなることから、部品数の大幅削限の効
果がある。
本発明によれば、信号切換用FETがオンのとき、高周
波信号切換回路が動作して、この高周波信号切換回路が
接続されている側から入力される不平衡信号を減衰する
と共に、他方の不平衡信号に対して平衡変換のための容
量として動作し、消費電力が他の回路に比べ無視でき、
切換によって他の回路へのバイアスの影響がなく、２系
統の入力端子間のアイソレーションが良い効果がある。
波信号切換回路が動作して、この高周波信号切換回路が
接続されている側から入力される不平衡信号を減衰する
と共に、他方の不平衡信号に対して平衡変換のための容
量として動作し、消費電力が他の回路に比べ無視でき、
切換によって他の回路へのバイアスの影響がなく、２系
統の入力端子間のアイソレーションが良い効果がある。
第１図及び第２図はそれぞれ本発明の一実施例の回路
図，第３図は従来の信号切換の回路図，第４図は従来の
平衡変換の回路図，第５図は本発明の別の実施例の回路
図，第６図及び第７図はそれぞれ本発明の回路を周波数
変換のためのチューナの一部に使用した回路図である。 1,2……不平衡信号入力端子,3,4……平衡信号出力端子,
13,14……信号切換用FET,15,16……高周波接地用容量。
図，第３図は従来の信号切換の回路図，第４図は従来の
平衡変換の回路図，第５図は本発明の別の実施例の回路
図，第６図及び第７図はそれぞれ本発明の回路を周波数
変換のためのチューナの一部に使用した回路図である。 1,2……不平衡信号入力端子,3,4……平衡信号出力端子,
13,14……信号切換用FET,15,16……高周波接地用容量。
Claims (3)
- 【請求項１】第１のFET8のドレイン電極と正の電源端子
５との間に第１の抵抗10を接続し、第２のFET9のドレイ
ン電極と正の電源端子５との間に第２の抵抗11を接続
し、第１のFET8のソース電極と第２のFET9のソース電極
と一方の端子が接地された定電流源回路12とを接続し、
第１のFET8のゲート電極と第２のFET9のゲート電極をそ
れぞれ高周波信号の入力端子１、２とし、第１のFET8の
ドレイン電極と第２のFET9のドレイン電極をそれぞれ高
周波信号の出力端子３、４とした平衡変換回路におい
て、 第１のFET8のゲート電極に第３のFET13のドレイン電極
を接続し、第３のFET13のソース電極と接地端子との間
に第１の容量15を接続し、第３のFET13のゲート電極と
第１の信号切換制御電圧印加端子との間に第３の抵抗17
を接続した第１の高周波信号切換回路と、 第２のFET9のゲート電極に第４のFET14のドレイン電極
を接続し、第４のFET14のソース電極と接地端子との間
に第２の容量16を接続し、第４のFET14のゲート電極と
第２の信号切換制御電圧印加端子との間に第４の抵抗18
を接続した第２の高周波信号切換回路とを有し、 前記第１及び第２の信号切換制御電圧印加端子に同時に
印加される信号切換制御電圧に基づいて、入力端子１に
入力された信号を平衡変換するときには前記第１の高周
波信号切換回路の動作をオフ、前記第２の高周波信号切
換回路の動作をオンにし、入力端子２に入力された信号
を平衡変換するときには前記第１の高周波信号切換回路
の動作をオン、前記第２の高周波信号切換回路の動作を
オフにすることにより、前記高周波信号の入力端子１、
２に同時に入力される高周波の不平衡信号のうち何れか
１つの不平衡信号のみを入力し、高周波の平衡信号に変
換して、前記高周波信号出力端子３、４から平衡信号を
出力することを特徴とする高周波信号切換回路を用いた
平衡変換回路。 - 【請求項２】第１のFET21のドレイン電極と正の電源端
子５との間に第１の抵抗10を接続し、第２のFET22のド
レイン電極と正の電源端子５との間に第２の抵抗11を接
続し、第１のFET21のドレイン電極と第３のFET23のドレ
イン電極とを接続し、第２のFET22のドレイン電極と第
４のFET24のドレイン電極とを接続し、第１のFET21のド
レイン電極と第２のFET22のドレイン電極をそれぞれ高
周波信号出力端子３、４とし、第１のFET21のゲート電
極と第４のFET24のゲート電極とを接続し、第２のFET22
のゲート電極と第３のFET23のゲート電極とを接続し、
第１のFET21のゲート電極と第２のFET22のゲート電極と
をそれぞれ周波数変換のための発振信号入力端子19、20
とし、第１のFET21のソース電極と第２のFET22のソース
電極と第５のFET8のドレイン電極とを接続し、第３のFE
T23のソース電極と第４のFET24のソース電極と第６のFE
T9のドレイン電極とを接続し、第５のFET8のソース電極
と第６のFET9のソース電極と一方の端子が接地された定
電流源回路12とを接続し、第５のFET8のゲート電極と第
６のFET9のゲート電極をそれぞれ高周波信号入力端子
１、２とした平衡変換回路において、 第５のFET8のゲート電極に第７のFET13のドレイン電極
を接続し、第７のFET13のソース電極と接地端子との間
に第１の容量15を接続し、第７のFET13のゲート電極と
第１の信号切換制御電圧印加端子との間に第３の抵抗17
を接続した第１の高周波信号切換回路と、 第６のFET9のゲート電極に第８のFET14のドレイン電極
を接続し、第８のFET14のソース電極と接地端子との間
に第２の容量16を接続し、第８のFET14のゲート電極と
第２の信号切換制御電圧印加端子との間に第４の抵抗18
を接続した第２の高周波信号切換回路とを有し、 前記第１及び第２の信号切換制御電圧印加端子に同時に
印加される信号切換制御電圧に基づいて、入力端子１に
入力された信号を平衡変換するときには前記第１の高周
波信号切換回路の動作をオフ、前記第２のの高周波信号
切換回路の動作をオンにし、入力端子２に入力された信
号を平衡変換するときには前記第１の高周波信号切換回
路の動作をオン、前記第２の高周波信号切換回路の動作
をオフにすることにより、前記高周波信号の入力端子
１、２に同時に入力される高周波の不平衡信号のうち何
れか１つの不平衡信号のみを入力し、高周波の平衡信号
に変換し、かつ前記発振信号入力端子19、20に印加され
る発振信号により周波数変換して、前記高周波信号出力
端子３、４から平衡信号を出力することを特徴とする高
周波信号切換回路を用いた平衡変換回路。 - 【請求項３】第１のFET21のドレイン電極と正の電源端
子５との間に第１の抵抗10を接続し、第２のFET22のド
レイン電極と正の電源端子５との間に第２の抵抗11を接
続し、第１のFET21のドレイン電極と第３のFET23のドレ
イン電極とを接続し、第２のFET22のドレイン電極と第
４のFET24のドレイン電極とを接続し、第１のFET21のド
レイン電極と第２のFET22のドレイン電極をそれぞれ高
周波信号出力端子３、４とし、第１のFET21のゲート電
極と第４のFET24のゲート電極とを接続し、第２のFET22
のゲート電極と第３のFET23のゲート電極とを接続し、
第１のFET21のゲート電極と第２のFET22のゲート電極と
をそれぞれ周波数変換のための発振信号入力端子19、20
とし、第１のFET21のソース電極と第２のFET22のソース
電極と第５のFET8のドレイン電極とを接続し、第３のFE
T23のソース電極と第４のFET24のソース電極と第６のFE
T9のドレイン電極とを接続し、第５のFET8のソース電極
と第６のFET9のソース電極と一方の端子が接地された定
電流源回路12とを接続し、第５のFET8のゲート電極と第
６のFET9のゲート電極をそれぞれVHF帯信号入力端子
１、UHF信号入力端子２とした平衡変換回路において、 第５のFET8のゲート電極と正の電源端子５との間に接続
された第１のバイアス用抵抗39と、第５のFET8のゲート
電極と第６のFET9のゲート電極との間に接続された第２
のバイアス用抵抗38と、第５のFET8のゲート電極と接地
端子との間に接続された第１及び第２のバイアス設定用
ダイオードと、第６のFET9のゲート電極に第７のFET14
のドレイン電極を接続し、第７のFET14のソース電極と
接地端子との間に容量16を接続し、第７のFET14のゲー
ト電極と信号切換制御電圧印加端子との間に第４の抵抗
18を接続した高周波信号切換回路とを有し、 前記信号切換制御電圧印加端子に印加される信号切換制
御電圧に基づいて、VHF帯の信号を平衡変換するときに
は前記高周波信号切換回路の動作をオンにし、UHF帯の
信号を平衡変換するときには前記高周波信号切換回路の
動作をオフにすることにより、前記VHF帯信号入力端子
１及びUHF帯信号入力端子２に同時に入力される不平衡
信号のうち何れか１つの周波数帯の不平衡信号のみを高
周波の平衡信号に変換し、かつ前記発振信号入力端子1
9、20に印加される発振信号により周波数変換して、前
記高周波信号出力端子３、４から平衡信号を出力するこ
とを特徴とする高周波信号切換回路を用いた平衡変換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62321279A JP2564341B2 (ja) | 1987-12-21 | 1987-12-21 | 高周波信号切換回路を用いた平衡変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62321279A JP2564341B2 (ja) | 1987-12-21 | 1987-12-21 | 高周波信号切換回路を用いた平衡変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01164108A JPH01164108A (ja) | 1989-06-28 |
| JP2564341B2 true JP2564341B2 (ja) | 1996-12-18 |
Family
ID=18130793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62321279A Expired - Lifetime JP2564341B2 (ja) | 1987-12-21 | 1987-12-21 | 高周波信号切換回路を用いた平衡変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564341B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4938567A (ja) * | 1972-08-10 | 1974-04-10 | ||
| JPS62131613A (ja) * | 1985-12-03 | 1987-06-13 | Nippon Telegr & Teleph Corp <Ntt> | ダブルバランスミキサ |
-
1987
- 1987-12-21 JP JP62321279A patent/JP2564341B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4938567A (ja) * | 1972-08-10 | 1974-04-10 | ||
| JPS62131613A (ja) * | 1985-12-03 | 1987-06-13 | Nippon Telegr & Teleph Corp <Ntt> | ダブルバランスミキサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01164108A (ja) | 1989-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4334324A (en) | Complementary symmetry FET frequency converter circuits | |
| US5768700A (en) | High conversion gain CMOS mixer | |
| KR940009399B1 (ko) | d.c.차단 캐패시터 회로 및 직접 변환 수신기 | |
| US5559457A (en) | Double-balanced mixer circuit | |
| US4461042A (en) | Transistor balanced mixer | |
| US4677692A (en) | Frequency conversion apparatus | |
| JPS63309007A (ja) | ミクサ回路 | |
| US4727597A (en) | Mixer arrangement | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| JPH02219314A (ja) | スイッチドキャパシタを備えた全差動フィルタ | |
| JP2564341B2 (ja) | 高周波信号切換回路を用いた平衡変換回路 | |
| EP0940014A4 (ja) | ||
| US5717364A (en) | Mixer | |
| WO2005053149A1 (ja) | ミキサ回路 | |
| JPH0787355B2 (ja) | 入力切換回路 | |
| KR100587450B1 (ko) | 고주파 장치 | |
| EP0376551B1 (en) | Solid state switch circuit | |
| US11024354B1 (en) | Low power linear memory readout | |
| JP2578854B2 (ja) | 受信回路 | |
| JPH10209813A (ja) | 不平衡−平衡変換回路 | |
| JPH10261926A (ja) | 可変抵抗器とそれを用いた利得制御増幅回路及びミクサ回路 | |
| US20040116095A1 (en) | High dynamic range radio frequency mixer | |
| US6188272B1 (en) | Filter circuit | |
| JPH0583154A (ja) | Ｉｃ化受信装置 | |
| JPS59146229A (ja) | チユ−ナ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |