JPS62131613A - ダブルバランスミキサ - Google Patents
ダブルバランスミキサInfo
- Publication number
- JPS62131613A JPS62131613A JP27069085A JP27069085A JPS62131613A JP S62131613 A JPS62131613 A JP S62131613A JP 27069085 A JP27069085 A JP 27069085A JP 27069085 A JP27069085 A JP 27069085A JP S62131613 A JPS62131613 A JP S62131613A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- source
- field effect
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はモノリシックＩＣ化に適し、歪の小さいＦＥＴ
ダブルパランスミΦすに関するものである。
ダブルパランスミΦすに関するものである。
（従来技術及び発明が解決しようとする問題点）第４図
にモノリシックＩＣ化に適した従来のダブルバランスミ
キサを示す。（山鳩、釣木。
にモノリシックＩＣ化に適した従来のダブルバランスミ
キサを示す。（山鳩、釣木。
ＧａＡｓ ＦＥＴダブルバランスミキサを用いた直交形
変調器”、信字技報Ｃ８８２−３，１９８２参照）図に
おいて、１は第１のイぎ号、２は第１の信号と逆相（相
補的）の第２の信号、３は第１の搬送波信号、４は第１
の搬送波信号と逆相（相補的）の第２の搬送波信号、５
は出方端子、６は出力負荷抵抗、７．８は電界効果トラ
ンジスタ（以下ＦＥＴと略称する）を示す。搬送波信号
に９ｖｃの半周期毎に、信号鳳、 ％ｗ Ｆ Ｅ Ｔス
イッチ７．８により交互に選択することにょシ、第５図
０に示ｊような振幅変調された出力波形が得られ、第４
図の回路はダブルバランスミキサの機能を有している○
ここで第５図（５）は入力信号、０３）は搬送波信号波
形を示す。しかしながら、第４図に示すダブルバランス
ミキサにｊＪ）歪の小さい変調信号を得ることは次の理
由により難しい。
変調器”、信字技報Ｃ８８２−３，１９８２参照）図に
おいて、１は第１のイぎ号、２は第１の信号と逆相（相
補的）の第２の信号、３は第１の搬送波信号、４は第１
の搬送波信号と逆相（相補的）の第２の搬送波信号、５
は出方端子、６は出力負荷抵抗、７．８は電界効果トラ
ンジスタ（以下ＦＥＴと略称する）を示す。搬送波信号
に９ｖｃの半周期毎に、信号鳳、 ％ｗ Ｆ Ｅ Ｔス
イッチ７．８により交互に選択することにょシ、第５図
０に示ｊような振幅変調された出力波形が得られ、第４
図の回路はダブルバランスミキサの機能を有している○
ここで第５図（５）は入力信号、０３）は搬送波信号波
形を示す。しかしながら、第４図に示すダブルバランス
ミキサにｊＪ）歪の小さい変調信号を得ることは次の理
由により難しい。
ＦＥＴスイッチのオン抵抗ＲＯＮは一般に、ソース、ド
レイン電圧とゲート電圧に依存する。
レイン電圧とゲート電圧に依存する。
したがって、信号鴇のレベルによってオン抵抗ＲＯＭの
値が変化する。ここで、負荷抵抗ｉ ＲＬとすると出力
ＶＯＵＴ は、 と与えられるから、信号鴇の変化に対して、スイッチの
ゲート電圧は一定であるためそのオン抵抗ＲＯＭは変化
し、ＶＯＵＴは線形に変換されなくなり、歪を生ずる。
値が変化する。ここで、負荷抵抗ｉ ＲＬとすると出力
ＶＯＵＴ は、 と与えられるから、信号鴇の変化に対して、スイッチの
ゲート電圧は一定であるためそのオン抵抗ＲＯＭは変化
し、ＶＯＵＴは線形に変換されなくなり、歪を生ずる。
この歪を低減する方法として、負荷抵抗ＲＬを大きくす
ることが考えられるが、高速動作に限界がある。またＦ
ＥＴスイッチのサイズを大きくしてオン抵抗ＲＯＭを下
げる方法も考えられるが、ゲートの寄生容量が増え、ク
ロックのフィードスルーが大きくなる。
ることが考えられるが、高速動作に限界がある。またＦ
ＥＴスイッチのサイズを大きくしてオン抵抗ＲＯＭを下
げる方法も考えられるが、ゲートの寄生容量が増え、ク
ロックのフィードスルーが大きくなる。
（問題点を解決するための手段）
本発明の目的は、信号レベルによるスイッチのオン抵抗
の影響を無視できる程小さくシ、入力信号に対する線形
性の範囲が広く、低歪な変調特性が得られるダブルバラ
ンスミキサヲ提供することにある。
の影響を無視できる程小さくシ、入力信号に対する線形
性の範囲が広く、低歪な変調特性が得られるダブルバラ
ンスミキサヲ提供することにある。
第１図に本発明のダブルバランスミキサの基本回路を示
す。図において１は第１の信号、２は第１の信号と相補
的な第２の信号％ ３は第１の搬送波信号、４は第１の
搬送波信号と相補的な第２の搬送波信号、５は出力端子
、６は出力負荷抵抗、７，８．１１．１２はＦＥＴ、９
．１０はそれぞれ第１及び第２の電圧源を示す。
す。図において１は第１の信号、２は第１の信号と相補
的な第２の信号％ ３は第１の搬送波信号、４は第１の
搬送波信号と相補的な第２の搬送波信号、５は出力端子
、６は出力負荷抵抗、７，８．１１．１２はＦＥＴ、９
．１０はそれぞれ第１及び第２の電圧源を示す。
すなわち第１のＦＥＴ７のソースには第１の信号”へが
与えられ、ゲートに第１の搬送波信号ｖｃが与えられ、
第２０ＦＥＴ ８０ンースには、第１の信号ぬと相補的
な第２の信号ぬが与えられ、ゲートには、第１の搬送波
信号ｖｃと相補的な第２の搬送波信号■ｃが与えられる
。また第１及び第２のＦＥＴ７．８の夫々のドレインは
第３のＦ Ｅ Ｔ １１のゲートに接続され、第３のＦ
Ｅ Ｔ １１のドレインは第１の電圧源９に接続され、
ソースは出力端子５に接続される。第４のＦＥＴ １２
のソース及びゲートは第２の電圧源１０に接続され、そ
のドレインは出力端子５に接続され、出力端子５は負荷
抵抗６を介して接地されているＯ なお上記の記載において、第１の信号を第１のＦＥＴの
ソースに接続した場合について説明したが、ソースの代
りにドレインを接続しても同様の作用を有するものであ
り、以下のスイッチとして用いるＦＥＴにおいては同様
である。
与えられ、ゲートに第１の搬送波信号ｖｃが与えられ、
第２０ＦＥＴ ８０ンースには、第１の信号ぬと相補的
な第２の信号ぬが与えられ、ゲートには、第１の搬送波
信号ｖｃと相補的な第２の搬送波信号■ｃが与えられる
。また第１及び第２のＦＥＴ７．８の夫々のドレインは
第３のＦ Ｅ Ｔ １１のゲートに接続され、第３のＦ
Ｅ Ｔ １１のドレインは第１の電圧源９に接続され、
ソースは出力端子５に接続される。第４のＦＥＴ １２
のソース及びゲートは第２の電圧源１０に接続され、そ
のドレインは出力端子５に接続され、出力端子５は負荷
抵抗６を介して接地されているＯ なお上記の記載において、第１の信号を第１のＦＥＴの
ソースに接続した場合について説明したが、ソースの代
りにドレインを接続しても同様の作用を有するものであ
り、以下のスイッチとして用いるＦＥＴにおいては同様
である。
また第２．第３の実施例においても同じである。
本発明の主要な特徴はＦＥＴスイッチ７あるいは８の出
力を直接出力負荷抵抗に接続せず、ＦＥＴのケート端子
で受け、ソースホロワ回路を介して出力負荷抵抗に信号
を伝達することにある。ここでＦＥＴのゲートの入力イ
ンピーダンスは通常数百ＭΩの高い値である。したがっ
て、本発明の構成では、ＦＥＴスイッチのオン抵抗（Ｒ
ＯＭが数十Ω以下）の値がＦＥＴのゲート入力インピー
ダンスに比して無視できる程小さい値であるので、ＦＥ
Ｔスイッチ７あるいは８の出力は信号レベル変化による
スイッチオン抵抗ＲＯＭの変化の影響をほとんど受けな
い。
力を直接出力負荷抵抗に接続せず、ＦＥＴのケート端子
で受け、ソースホロワ回路を介して出力負荷抵抗に信号
を伝達することにある。ここでＦＥＴのゲートの入力イ
ンピーダンスは通常数百ＭΩの高い値である。したがっ
て、本発明の構成では、ＦＥＴスイッチのオン抵抗（Ｒ
ＯＭが数十Ω以下）の値がＦＥＴのゲート入力インピー
ダンスに比して無視できる程小さい値であるので、ＦＥ
Ｔスイッチ７あるいは８の出力は信号レベル変化による
スイッチオン抵抗ＲＯＭの変化の影響をほとんど受けな
い。
ここでトランジスタ１１，１２．ｌ）構成されるソース
ホロワ回路の入出力特性は、電源電圧ＶＤＤ 。
ホロワ回路の入出力特性は、電源電圧ＶＤＤ 。
Ｖｓｓ、ソースホロワの入力レベル全適当に選ぶことに
より、線形性の良い特性が得られる。このように入力信
号に対して歪の小石い出力が得られる。
より、線形性の良い特性が得られる。このように入力信
号に対して歪の小石い出力が得られる。
第２図は本発明の他の実施例金示す。図において１は第
１の信号、２は第１の信号と相補的な第２の信号、３は
第１の搬送波信号、４は第１の搬送波信号と相補的な第
２の搬送波信号、５は出力端子、６は出力負荷抵抗、７
，８．１４はＦＥＴ、９．１０は第１及び第２の電圧源
、１３は負荷抵抗を示す。第１図の回路はスイッチＦＥ
Ｔ７．８の出力をソースホロワで受けているが、第２図
の回路はスイッチＦＥＴ７．８の出力全ソース接地回路
で受けている。前記ソースホロワ回路と同様にソース接
地回路においても電源電圧、入力レベルを適当に選ぶこ
とによシ、線形性の良い入出力特性の領域が得られる。
１の信号、２は第１の信号と相補的な第２の信号、３は
第１の搬送波信号、４は第１の搬送波信号と相補的な第
２の搬送波信号、５は出力端子、６は出力負荷抵抗、７
，８．１４はＦＥＴ、９．１０は第１及び第２の電圧源
、１３は負荷抵抗を示す。第１図の回路はスイッチＦＥ
Ｔ７．８の出力をソースホロワで受けているが、第２図
の回路はスイッチＦＥＴ７．８の出力全ソース接地回路
で受けている。前記ソースホロワ回路と同様にソース接
地回路においても電源電圧、入力レベルを適当に選ぶこ
とによシ、線形性の良い入出力特性の領域が得られる。
従って前記第１図の回路と同様に歪の小さい出力が得ら
れるとともに、第１図の回路ニジも利得の大きい出力信
号が得られる。
れるとともに、第１図の回路ニジも利得の大きい出力信
号が得られる。
第３図は本発明の他の実施例を示すもので、図において
、１は第１の信号、２は第１の信号と相補的な第２の信
号、３は第１の搬送波信号、４は第１の搬送波信号と相
補的な第２の搬送波信号、５．５′は出力端子、６′、
６“は出力負荷抵抗５７−８，１３〜２１はＦＥＴ、９
は第１の電圧源、２２．２３は抵抗を示す。
、１は第１の信号、２は第１の信号と相補的な第２の信
号、３は第１の搬送波信号、４は第１の搬送波信号と相
補的な第２の搬送波信号、５．５′は出力端子、６′、
６“は出力負荷抵抗５７−８，１３〜２１はＦＥＴ、９
は第１の電圧源、２２．２３は抵抗を示す。
第１のＦＥＴ７のソースに第１の信号鴇が与えられ、ゲ
ートに第１の搬送波信号Ｖｏが与えられ、第２のＦＥＴ
８のソースには、第１の信号と相補的な第２の信号鬼が
与えられ、そのゲートには、第１の搬送波信号と相補的
な第２の搬送波信号にが与えられ、第３のＦ Ｅ Ｔ
１３のソースには、第１の信号ぬが与えられ、ゲートに
は第２の搬送波信号Ｖ、がゲートに与えられ、第４０Ｆ
Ｅ Ｔ １４のソースには第２の信号鬼が与えられ、
そのゲートには第１の搬送波信号Ｖ。
ートに第１の搬送波信号Ｖｏが与えられ、第２のＦＥＴ
８のソースには、第１の信号と相補的な第２の信号鬼が
与えられ、そのゲートには、第１の搬送波信号と相補的
な第２の搬送波信号にが与えられ、第３のＦ Ｅ Ｔ
１３のソースには、第１の信号ぬが与えられ、ゲートに
は第２の搬送波信号Ｖ、がゲートに与えられ、第４０Ｆ
Ｅ Ｔ １４のソースには第２の信号鬼が与えられ、
そのゲートには第１の搬送波信号Ｖ。
が与えられる。第５のＦ Ｅ Ｔ １５のゲートには、
第１及び第２のＦＥＴ７．８の夫々のドレインが接続さ
れ、ドレインには第１の抵抗２２を介して第１の電圧源
９が接続される。第６のＦＥＴ１６のゲートには、第３
及び第４のＦＥＴ１３．１４の夫々のドレインが接続さ
れ、そのドレインは第２の抵抗２３ヲ介して第１の電圧
源９に接続される。第７のＦ Ｅ Ｔ １７のドレイン
には、第５及び第６のＦＥＴ１５．１６の夫々のソース
が接続され、かつゲート及びソースが共に第２の電圧源
ＩＯに接続される。前記の第５．第６及び第７のＦＥＴ
１５，１６．１７をもって、差動増幅回路が構成されて
いる。第８のＦ Ｅ Ｔ １８のゲートは第５のＦ Ｅ
Ｔ １５のドレインに接続され、そのドレインは第１
の電圧源９に接続され、ソースは第１の出力端子５′に
接続される。第９のＦ Ｅ Ｔ ２０のドレインは第１
の出力端子５′に接続され、ゲート及びソースは第２の
電圧源ＩＯに接続される。
第１及び第２のＦＥＴ７．８の夫々のドレインが接続さ
れ、ドレインには第１の抵抗２２を介して第１の電圧源
９が接続される。第６のＦＥＴ１６のゲートには、第３
及び第４のＦＥＴ１３．１４の夫々のドレインが接続さ
れ、そのドレインは第２の抵抗２３ヲ介して第１の電圧
源９に接続される。第７のＦ Ｅ Ｔ １７のドレイン
には、第５及び第６のＦＥＴ１５．１６の夫々のソース
が接続され、かつゲート及びソースが共に第２の電圧源
ＩＯに接続される。前記の第５．第６及び第７のＦＥＴ
１５，１６．１７をもって、差動増幅回路が構成されて
いる。第８のＦ Ｅ Ｔ １８のゲートは第５のＦ Ｅ
Ｔ １５のドレインに接続され、そのドレインは第１
の電圧源９に接続され、ソースは第１の出力端子５′に
接続される。第９のＦ Ｅ Ｔ ２０のドレインは第１
の出力端子５′に接続され、ゲート及びソースは第２の
電圧源ＩＯに接続される。
第１０のＦ Ｅ Ｔ １９のゲートは第６のＦ Ｅ Ｔ
１６のドレインに接続され、ドレインは第１の電圧源
９に接続され、ソースは第２の出力端子５“に接続され
る。第１１のＦ Ｅ Ｔ ２１のドレインは第２の出力
端子５“に接続され、ゲート及びソースは第２の電圧源
１０に接続される。また出力端子５′、５“は夫々抵抗
６′及び６“を介して接地されている。
１６のドレインに接続され、ドレインは第１の電圧源
９に接続され、ソースは第２の出力端子５“に接続され
る。第１１のＦ Ｅ Ｔ ２１のドレインは第２の出力
端子５“に接続され、ゲート及びソースは第２の電圧源
１０に接続される。また出力端子５′、５“は夫々抵抗
６′及び６“を介して接地されている。
差動回路のＦ Ｅ Ｔ １５のゲートには搬送波信号■
ｃ、にの半周期毎に、信号ぬ、ぬがＦＥＴスイッチ７．
８により選択されて与えられ、第１図の発明回路とをく
同じ原理で動作する。一方Ｆ Ｅ Ｔ １６のゲートに
はＦ Ｅ Ｔ １５の場合とは逆に搬送波信号Ｖ。、に
の半周期毎に、鬼、 Ｖ？、ｌがＦＥＴスイッチ１４．
１３により選択されて与えられる。したがってＦ Ｅ
Ｔ １５及び１６のゲートには互いに逆相の信号が与え
られ、回路のバランス性が良く、利得も単相駆動よりも
大きく取れる。
ｃ、にの半周期毎に、信号ぬ、ぬがＦＥＴスイッチ７．
８により選択されて与えられ、第１図の発明回路とをく
同じ原理で動作する。一方Ｆ Ｅ Ｔ １６のゲートに
はＦ Ｅ Ｔ １５の場合とは逆に搬送波信号Ｖ。、に
の半周期毎に、鬼、 Ｖ？、ｌがＦＥＴスイッチ１４．
１３により選択されて与えられる。したがってＦ Ｅ
Ｔ １５及び１６のゲートには互いに逆相の信号が与え
られ、回路のバランス性が良く、利得も単相駆動よりも
大きく取れる。
また差動回路の負荷抵抗あるいは定電流源の電流値を太
きくシ、変換利得を上げることも可能である。差動回路
の後段はバッファ用のソースホロア回路である。
きくシ、変換利得を上げることも可能である。差動回路
の後段はバッファ用のソースホロア回路である。
このように第３図の回路は、第１図の発明回路の特徴音
そのまま維持し、更に変換オリ得の大きい特性を得るこ
とができる。
そのまま維持し、更に変換オリ得の大きい特性を得るこ
とができる。
（発明の効果）
以上説明したように、本発明のダブルバランスミキサに
よれば、入力信号レベルの変化に対するスイッチのオン
抵抗の影響を大幅に低減できるので、歪の非常に小さい
ミキサ出力が得られる利点がある。更に第２図及び第３
図の回路では、第１図の回路に比して、損失のない利得
の高いミキサ出力が得られる利点がある。このような特
徴を有しているので、本発明のダブルバランスミキサは
振幅変復調９周波数逓倍等の適用に極めて有効である。
よれば、入力信号レベルの変化に対するスイッチのオン
抵抗の影響を大幅に低減できるので、歪の非常に小さい
ミキサ出力が得られる利点がある。更に第２図及び第３
図の回路では、第１図の回路に比して、損失のない利得
の高いミキサ出力が得られる利点がある。このような特
徴を有しているので、本発明のダブルバランスミキサは
振幅変復調９周波数逓倍等の適用に極めて有効である。
第１図は本発明のダブルバランスミキサの一実施例、第
２図及び第３図は他の実施例、第４図は従来のダブルバ
ランスミキサを示し、第５図はその動作説明図を示す。 １・・・・・・第１の信号 ２・・・・・・第１の信号と相補的な第２の信号３・・
・・・・第１の搬送波信号 ４・・・・・・第１の搬送波信号と相補的な第２の搬送
波信号 ５ 、５’、 ５“・・・・・・出力端子６．６’、６
“・・・・・・出力負荷抵抗７．８．１１乃至２１・・
・・・・ＦＥＴ９．１０・・・・・・電圧源 ２２．２３・・・・・・抵抗 特許出願人 日本電信電話株式会社 第１図 第２図 第３図 第４０
２図及び第３図は他の実施例、第４図は従来のダブルバ
ランスミキサを示し、第５図はその動作説明図を示す。 １・・・・・・第１の信号 ２・・・・・・第１の信号と相補的な第２の信号３・・
・・・・第１の搬送波信号 ４・・・・・・第１の搬送波信号と相補的な第２の搬送
波信号 ５ 、５’、 ５“・・・・・・出力端子６．６’、６
“・・・・・・出力負荷抵抗７．８．１１乃至２１・・
・・・・ＦＥＴ９．１０・・・・・・電圧源 ２２．２３・・・・・・抵抗 特許出願人 日本電信電話株式会社 第１図 第２図 第３図 第４０
Claims (4)
- （１）ソースに第１の信号が与えられ、ゲートに第１の
搬送波信号が与えられる第１の電界効果トランジスタと
、前記の第１の信号と相補的な第２の信号がソースに与
えられ、前記の第１の搬送波信号と相補的な第２の搬送
波信号がゲートに与えられる第２の電界効果トランジス
タと、前記の第１及び第２の電界効果トランジスタの夫
々のドレインにゲートが接続される第３の電界効果トラ
ンジスタとを具備することを特徴とするダブルバランス
ミキサ。 - （２）ソースに第１の信号が与えられ、ゲートに第１の
搬送波信号が与えられる第１の電界効果トランジスタと
、前記の第１の信号と相補的な第２の信号がソースに与
えられ、前記の第１の搬送波信号と相補的な第２の搬送
波信号がゲートに与えられる第２の電界効果トランジス
タと、前記の第１及び第２の電界効果トランジスタの夫
々のドレインがゲートに接続され、ドレインが第１の電
圧源に接続され、ソースが出力端子に接続される第３の
電界効果トランジスタと、ソース及びゲートが第２の電
圧源に接続され、ドレインが前記の出力端子に接続され
ている第４の電界効果トランジスタとを具備することを
特徴とする特許請求の範囲第１項記載のダブルバランス
ミキサ。 - （３）ソースに第１の信号が与えられ、ゲートに第１の
搬送波信号が与えられる第１の電界効果トランジスタと
、前記の第１の信号と相補的な第２の信号がソースに与
えられ、前記の第１の搬送波信号と相補的な第２の搬送
波信号がゲートに与えられる第２の電界効果トランジス
タと、前記の第１及び第２の電界効果トランジスタの夫
々のドレインがゲートに接続され、ドレインは第１の抵
抗を介して第１の電圧源に接続され、かつ出力端子に接
続され、ソースは第２の電圧源に接続されている第３の
電界効果トランジスタとを具備することを特徴とする特
許請求の範囲第１項記載のダブルバランスミキサ。 - （４）ソースに第１の信号が与えられ、ゲートに第１の
搬送波信号が与えられる第１の電界効果トランジスタと
、前記の第１の信号と相補的な第２の信号がソースに与
えられ、前記の第１の搬送波信号と相補的な第２の搬送
波信号がゲートに与えられる第２の電界効果トランジス
タと、前記の第１の信号がソースに与えられ、前記の第
２の搬送波信号がゲートに与えられる第３の電界効果ト
ランジスタと、前記の第２の信号がソースに与えられ、
前記の第１の搬送波信号がゲートに与えられる第４の電
界効果トランジスタと、前記の第１及び第２の電界効果
トランジスタの夫々のドレインがゲートに接続され、ド
レインは第１の抵抗を介して第１の電圧源に接続されて
いる第５の電界効果トランジスタと、前記の第３及び第
４の電界効果トランジスタの夫々のドレインがゲートに
接続され、ドレインは第２の抵抗を介して前記の第１の
電圧源に接続される第６の電界効果トランジスタと、前
記の第５及び第６の電界効果トランジスタの夫々のソー
スが、ドレインに接続され、かつゲート及びソースが共
に第２の電圧源に接続されている第７の電界効果トラン
ジスタとを備え、前記の第５、第６及び第７の電界効果
トランジスタをもつて、差動増幅回路を構成し、前記の
差動増幅回路より出力をうるようにしたダブルバランス
ミキサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27069085A JPS62131613A (ja) | 1985-12-03 | 1985-12-03 | ダブルバランスミキサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27069085A JPS62131613A (ja) | 1985-12-03 | 1985-12-03 | ダブルバランスミキサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62131613A true JPS62131613A (ja) | 1987-06-13 |
Family
ID=17489593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27069085A Pending JPS62131613A (ja) | 1985-12-03 | 1985-12-03 | ダブルバランスミキサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62131613A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01164108A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Ltd | 高周波信号切換回路を用いた平衡変換回路 |
-
1985
- 1985-12-03 JP JP27069085A patent/JPS62131613A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01164108A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Ltd | 高周波信号切換回路を用いた平衡変換回路 |
| JP2564341B2 (ja) * | 1987-12-21 | 1996-12-18 | 株式会社日立製作所 | 高周波信号切換回路を用いた平衡変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333058A (en) | Operational amplifier employing complementary field-effect transistors | |
| JPH10247952A (ja) | 位相変調器 | |
| JPH04502539A (ja) | 単一入力／差出力増幅器 | |
| JP4403827B2 (ja) | 周波数変換回路、ｉｃおよび受信機 | |
| US4727597A (en) | Mixer arrangement | |
| US4749957A (en) | Semiconductor transconductor circuits | |
| US7015756B1 (en) | Push-pull buffer/amplifier | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| JPS62131613A (ja) | ダブルバランスミキサ | |
| JP4567831B2 (ja) | 電圧電流変換器 | |
| US4727596A (en) | High dynamic range mixer | |
| JPS6282704A (ja) | 増幅回路 | |
| JPH0226815B2 (ja) | ||
| JPH10209813A (ja) | 不平衡−平衡変換回路 | |
| JPH0339928Y2 (ja) | ||
| JPH0834391B2 (ja) | 演算増幅回路 | |
| JP3071985B2 (ja) | スイッチ装置 | |
| JPS61131606A (ja) | 差動増幅回路 | |
| JPS6019844B2 (ja) | 電圧制御形抵抗可変回路 | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
| JPS5924196Y2 (ja) | Ｆｅｔスイツチ回路 | |
| JP3039834B2 (ja) | ラインドライバ回路 | |
| JP2603962Y2 (ja) | アナログ・ローパス・フィルタ | |
| JP2977022B2 (ja) | 周波数ミキサ回路 | |
| JPS63276308A (ja) | 差動増幅回路 |