JP2977022B2 - 周波数ミキサ回路 - Google Patents
周波数ミキサ回路Info
- Publication number
- JP2977022B2 JP2977022B2 JP8226497A JP22649796A JP2977022B2 JP 2977022 B2 JP2977022 B2 JP 2977022B2 JP 8226497 A JP8226497 A JP 8226497A JP 22649796 A JP22649796 A JP 22649796A JP 2977022 B2 JP2977022 B2 JP 2977022B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- common
- field
- bases
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、無線装置に用いる
周波数ミキサ回路、特にＡＧＣ機能付きの周波数ミキサ
回路に関する。
周波数ミキサ回路、特にＡＧＣ機能付きの周波数ミキサ
回路に関する。
【０００２】
【従来の技術】無線装置では、一般にＡＧＣ機能付き周
波数ミキサ回路が用いられる。
波数ミキサ回路が用いられる。
【０００３】従来、この種の周波数ミキサ回路として
は、図３に示すように、エミッタサイズが互いに異なる
２つのトランジスタからなる第１乃至第４の不平衡差動
対と、前記４組の不平衡差動対のそれぞれを共通の直流
電圧源に基づき電流駆動する４個のトランジスタとを備
え、前記４組の不平衡差動対は、相互間において、エミ
ッタサイズが小のトランジスタのコレクタ同士及びエミ
ッタサイズが大のトランジスタのコレクタ同士をそれぞ
れ共通接続して、出力端子対を構成し、第１、第２の不
平衡差動対の相互間においてエミッタサイズが小のトラ
ンジスタのベースとエミッタサイズが大のトランジスタ
のベースとを共通接続して第１の入力端子対を構成し、
第３、第４の不平衡差動対の相互間において、エミッタ
サイズが小のトランジスタのベースとエミッタサイズが
大のトランジスタのベースとを共通接続して、第２の入
力端子対を構成し、第１の入力端子対の一方の端子と第
２の入力端子対の一方の端子とを共通接続して、第１の
入力信号の印加端子を構成し、第１の入力端子対の他方
の端子はＡＧＣ制御電圧を２分した一方の分割電圧の印
加端子を構成し、第２の入力端子対の他方の端子はＡＧ
Ｃ制御電圧を２分した他方の分割電圧の印加端子を構成
し、且つ、前記４個のトランジスタは、ベースに第２の
入力信号を重畳させる。これにより、ＡＧＣ制御電圧Ｖ
AGC に比例する周波数ミキサ出力が得られる。
は、図３に示すように、エミッタサイズが互いに異なる
２つのトランジスタからなる第１乃至第４の不平衡差動
対と、前記４組の不平衡差動対のそれぞれを共通の直流
電圧源に基づき電流駆動する４個のトランジスタとを備
え、前記４組の不平衡差動対は、相互間において、エミ
ッタサイズが小のトランジスタのコレクタ同士及びエミ
ッタサイズが大のトランジスタのコレクタ同士をそれぞ
れ共通接続して、出力端子対を構成し、第１、第２の不
平衡差動対の相互間においてエミッタサイズが小のトラ
ンジスタのベースとエミッタサイズが大のトランジスタ
のベースとを共通接続して第１の入力端子対を構成し、
第３、第４の不平衡差動対の相互間において、エミッタ
サイズが小のトランジスタのベースとエミッタサイズが
大のトランジスタのベースとを共通接続して、第２の入
力端子対を構成し、第１の入力端子対の一方の端子と第
２の入力端子対の一方の端子とを共通接続して、第１の
入力信号の印加端子を構成し、第１の入力端子対の他方
の端子はＡＧＣ制御電圧を２分した一方の分割電圧の印
加端子を構成し、第２の入力端子対の他方の端子はＡＧ
Ｃ制御電圧を２分した他方の分割電圧の印加端子を構成
し、且つ、前記４個のトランジスタは、ベースに第２の
入力信号を重畳させる。これにより、ＡＧＣ制御電圧Ｖ
AGC に比例する周波数ミキサ出力が得られる。
【０００４】
【発明が解決しようとする課題】上述した従来の周波数
ミキサ回路では、電流源と、ローカル信号入力用トラン
ジスタを共通にし、ローカル入力振幅の変動を、電流の
変動に変換しているので、ローカル入力振幅ＶLOに対し
て微小信号でのみ動作可能となるという問題がある。
ミキサ回路では、電流源と、ローカル信号入力用トラン
ジスタを共通にし、ローカル入力振幅の変動を、電流の
変動に変換しているので、ローカル入力振幅ＶLOに対し
て微小信号でのみ動作可能となるという問題がある。
【０００５】本発明の目的は、ローカル入力振幅の変動
に対し安定で、且つ広範囲に渡って自動利得制御可能な
周波数ミキサ回路を提供することにある。
に対し安定で、且つ広範囲に渡って自動利得制御可能な
周波数ミキサ回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、エミッ
タが共通接続された第１乃至第４の４個のトランジスタ
の第１、第２のトランジスタのコレクタは共通接続され
第１の負荷を介して電圧源に接続され、第３、第４のト
ランジスタのコレクタは共通接続され第２の負荷を介し
て電圧源に接続され、更に、エミッタが共通接続された
第５乃至第８の４個のトランジスタの第５、第６のトラ
ンジスタのコレクタは第１の負荷に、第７、第８のトラ
ンジスタのコレクタは第２の負荷に接続され、差動対を
構成する第９、第１０のトランジスタの共通エミッタは
電流源を介して接地され、第９のトランジスタのコレク
タは第１乃至第４のトランジスタのエミッタに、第１０
のトランジスタのコレクタは第５乃至第８のトランジス
タのエミッタに接続され、第１、第８のトランジスタの
ベース、第３、第６のトランジスタのベース、第２、第
７のトランジスタのベース、第４、第５のトランジスタ
のベースはそれぞれ共通接続され、容量を介して、それ
ぞれローカル信号、ローカル信号、相補ローカル信号、
相補ローカル信号が入力される周波数ミキサ回路であっ
て、第１、第８の共通ベース及び第４、第５の共通ベー
スには、高抵抗を介して第１のＡＧＣ電圧が与えられ、
第２、第７の共通ベース、第３、第６の共通ベースには
高抵抗を介して、第２のＡＧＣ電位が与えられ、更に、
第９、第１０トランジスタのベースには、それぞれ、入
力信号と相補入力信号が入力されることを特徴とする周
波数ミキサ回路が得られる。
タが共通接続された第１乃至第４の４個のトランジスタ
の第１、第２のトランジスタのコレクタは共通接続され
第１の負荷を介して電圧源に接続され、第３、第４のト
ランジスタのコレクタは共通接続され第２の負荷を介し
て電圧源に接続され、更に、エミッタが共通接続された
第５乃至第８の４個のトランジスタの第５、第６のトラ
ンジスタのコレクタは第１の負荷に、第７、第８のトラ
ンジスタのコレクタは第２の負荷に接続され、差動対を
構成する第９、第１０のトランジスタの共通エミッタは
電流源を介して接地され、第９のトランジスタのコレク
タは第１乃至第４のトランジスタのエミッタに、第１０
のトランジスタのコレクタは第５乃至第８のトランジス
タのエミッタに接続され、第１、第８のトランジスタの
ベース、第３、第６のトランジスタのベース、第２、第
７のトランジスタのベース、第４、第５のトランジスタ
のベースはそれぞれ共通接続され、容量を介して、それ
ぞれローカル信号、ローカル信号、相補ローカル信号、
相補ローカル信号が入力される周波数ミキサ回路であっ
て、第１、第８の共通ベース及び第４、第５の共通ベー
スには、高抵抗を介して第１のＡＧＣ電圧が与えられ、
第２、第７の共通ベース、第３、第６の共通ベースには
高抵抗を介して、第２のＡＧＣ電位が与えられ、更に、
第９、第１０トランジスタのベースには、それぞれ、入
力信号と相補入力信号が入力されることを特徴とする周
波数ミキサ回路が得られる。
【０００７】また、本発明によれば、ソースが共通接続
された第１乃至第４の４個の電界効果型トランジスタの
第１、第２の電界効果型トランジスタのドレインは共通
接続され第１の負荷を介して電圧源に接続され、第３、
第４の電界効果型トランジスタのドレインは共通接続さ
れ第２の負荷を介して電圧源に接続され、更に、ソース
が共通接続された第５乃至第８の４個の電界効果型トラ
ンジスタの第５、第６の電界効果型トランジスタのドレ
インは第１の負荷に、第７、第８の電界効果型トランジ
スタのドレインは第２の負荷に接続され、差動対を構成
する第９、第１０の電界効果型トランジスタの共通ソー
スは電流源を介して接地され、第９の電界効果型トラン
ジスタのドレインは第１乃至第４の電界効果型トランジ
スタのソースに、第１０の電界効果型トランジスタのド
レインは第５乃至第８の電界効果型トランジスタのソー
スに接続され、第１、第８の電界効果型トランジスタの
ゲート、第３、第６の電界効果型トランジスタのゲー
ト、第２、第７の電界効果型トランジスタのゲート、第
４、第５の電界効果型トランジスタのゲートはそれぞれ
共通接続され、容量を介して、それぞれローカル信号、
ローカル信号、相補ローカル信号、相補ローカル信号が
入力される周波数ミキサ回路であって、第１、第８の共
通ゲート及び第４、第５の共通ゲートには、高抵抗を介
して第１のＡＧＣ電圧が与えられ、第２、第７の共通ゲ
ート、第３、第６の共通ゲートには高抵抗を介して、第
２のＡＧＣ電圧が与えられ、更に、第９、第１０の電界
効果型トランジスタのゲートには、それぞれ、入力信号
と相補入力信号が入力されることを特徴とする周波数ミ
キサ回路が得られる。
された第１乃至第４の４個の電界効果型トランジスタの
第１、第２の電界効果型トランジスタのドレインは共通
接続され第１の負荷を介して電圧源に接続され、第３、
第４の電界効果型トランジスタのドレインは共通接続さ
れ第２の負荷を介して電圧源に接続され、更に、ソース
が共通接続された第５乃至第８の４個の電界効果型トラ
ンジスタの第５、第６の電界効果型トランジスタのドレ
インは第１の負荷に、第７、第８の電界効果型トランジ
スタのドレインは第２の負荷に接続され、差動対を構成
する第９、第１０の電界効果型トランジスタの共通ソー
スは電流源を介して接地され、第９の電界効果型トラン
ジスタのドレインは第１乃至第４の電界効果型トランジ
スタのソースに、第１０の電界効果型トランジスタのド
レインは第５乃至第８の電界効果型トランジスタのソー
スに接続され、第１、第８の電界効果型トランジスタの
ゲート、第３、第６の電界効果型トランジスタのゲー
ト、第２、第７の電界効果型トランジスタのゲート、第
４、第５の電界効果型トランジスタのゲートはそれぞれ
共通接続され、容量を介して、それぞれローカル信号、
ローカル信号、相補ローカル信号、相補ローカル信号が
入力される周波数ミキサ回路であって、第１、第８の共
通ゲート及び第４、第５の共通ゲートには、高抵抗を介
して第１のＡＧＣ電圧が与えられ、第２、第７の共通ゲ
ート、第３、第６の共通ゲートには高抵抗を介して、第
２のＡＧＣ電圧が与えられ、更に、第９、第１０の電界
効果型トランジスタのゲートには、それぞれ、入力信号
と相補入力信号が入力されることを特徴とする周波数ミ
キサ回路が得られる。
【０００８】
【発明の実施の形態】次に、本発明の第１の実施形態に
ついて説明する。本実施形態の周波数ミキサ回路は、以
下の如き構成を有する。即ち、エミッタが共通接続され
た、第１乃至第４の４個のトランジスタの第１、第２の
トランジスタのコレクタは共通接続され、第１の負荷を
介して、電圧源に接続され、第３、第４のトランジスタ
のコレクタは共通接続され、第２の負荷を介して電圧源
に接続される。さらに、エミッタが共通接続された第５
乃至第８の４個のトランジスタも同様に、第５、第６の
トランジスタのコレクタは第１の負荷に、第７、第８の
トランジスタのコレクタは第２の負荷に接続される。差
動対を構成する第９、第１０のトランジスタの共通エミ
ッタは電流源を介して接地され、第９のトランジスタの
コレクタは第１乃至第４のトランジスタのエミッタに、
第１０のトランジスタのコレクタは、第５乃至第８のト
ランジスタのエミッタに接続される。第１、第８のベー
ス、第３、第６のベース、第２、第７のベース、第４、
第５のベースはそれぞれ共通接続され、容量を介して、
それぞれローカル信号、ローカル信号、相補ローカル信
号、相補ローカル信号が入力される。第１、第８の共通
ベース及び第４、第５の共通ベースには、高抵抗を介し
て第１のＡＧＣ電圧が与えられ、第２、第７の共通ベー
ス、第３、第６の共通ベースには、高抵抗を介して、第
２のＡＧＣ電圧が与えられ、さらに、第９、第１０のト
ランジスタのベースには、それぞれ、入力信号と相補入
力信号が入力される。
ついて説明する。本実施形態の周波数ミキサ回路は、以
下の如き構成を有する。即ち、エミッタが共通接続され
た、第１乃至第４の４個のトランジスタの第１、第２の
トランジスタのコレクタは共通接続され、第１の負荷を
介して、電圧源に接続され、第３、第４のトランジスタ
のコレクタは共通接続され、第２の負荷を介して電圧源
に接続される。さらに、エミッタが共通接続された第５
乃至第８の４個のトランジスタも同様に、第５、第６の
トランジスタのコレクタは第１の負荷に、第７、第８の
トランジスタのコレクタは第２の負荷に接続される。差
動対を構成する第９、第１０のトランジスタの共通エミ
ッタは電流源を介して接地され、第９のトランジスタの
コレクタは第１乃至第４のトランジスタのエミッタに、
第１０のトランジスタのコレクタは、第５乃至第８のト
ランジスタのエミッタに接続される。第１、第８のベー
ス、第３、第６のベース、第２、第７のベース、第４、
第５のベースはそれぞれ共通接続され、容量を介して、
それぞれローカル信号、ローカル信号、相補ローカル信
号、相補ローカル信号が入力される。第１、第８の共通
ベース及び第４、第５の共通ベースには、高抵抗を介し
て第１のＡＧＣ電圧が与えられ、第２、第７の共通ベー
ス、第３、第６の共通ベースには、高抵抗を介して、第
２のＡＧＣ電圧が与えられ、さらに、第９、第１０のト
ランジスタのベースには、それぞれ、入力信号と相補入
力信号が入力される。
【０００９】本実施形態の周波数ミキサ回路では、入力
信号とローカル信号とは、ローカル信号入力用トランジ
スタでミキシングされ、コレクタよりミキシング信号と
して、出力されるが、ＡＧＣ制御電圧ＶAGC を変化させ
ることで、ミキシング信号と、相補ミキシング信号とを
打ち消し合う度合を変えることができ、広範囲の自動利
得制御を安定的になし得る。
信号とローカル信号とは、ローカル信号入力用トランジ
スタでミキシングされ、コレクタよりミキシング信号と
して、出力されるが、ＡＧＣ制御電圧ＶAGC を変化させ
ることで、ミキシング信号と、相補ミキシング信号とを
打ち消し合う度合を変えることができ、広範囲の自動利
得制御を安定的になし得る。
【００１０】図１を参照して、本実施形態の周波数ミキ
サ回路の回路構成について、より詳しく説明する。
サ回路の回路構成について、より詳しく説明する。
【００１１】差動対を構成する信号入力用トランジスタ
Ｔｒ９，Ｔｒ１０の共通エミッタは定電流源を介して接
地され、一方のベースには、入力信号、他方のベースに
は相補入力信号が印加される。入力された信号は、信号
入力用トランジスタＴｒ９，Ｔｒ１０のコレクタ電流と
なって、ローカル信号入力用トランジスタＴｒ１〜Ｔｒ
４の共通エミッタ及び、もう一対のローカル信号入力用
トランジスタＴｒ５〜Ｔｒ８の共通エミッタにそれぞれ
注入される。
Ｔｒ９，Ｔｒ１０の共通エミッタは定電流源を介して接
地され、一方のベースには、入力信号、他方のベースに
は相補入力信号が印加される。入力された信号は、信号
入力用トランジスタＴｒ９，Ｔｒ１０のコレクタ電流と
なって、ローカル信号入力用トランジスタＴｒ１〜Ｔｒ
４の共通エミッタ及び、もう一対のローカル信号入力用
トランジスタＴｒ５〜Ｔｒ８の共通エミッタにそれぞれ
注入される。
【００１２】ここで、ローカル信号入力用トランジスタ
Ｔｒ１，Ｔｒ２のコレクタは共通コレクタとなり第１の
負荷抵抗Ｒ1 を介して、電圧源Ｖｃに接続され、ベース
には、それぞれ、第１のＡＧＣ制御電圧ＶAGC1の電位を
もったローカル信号（Ｌｏ１）と、第２のＡＧＣ制御電
圧ＶAGC2の電位をもった相補ローカル信号（Ｌｏ２）が
印加される。一方、ローカル信号入力用トランジスタＴ
ｒ３，Ｔｒ４のコレクタも共通となり、第２の負荷抵抗
Ｒ2 を介して、電圧源Ｖｃに接続され、ベースには、そ
れぞれ、第２のＡＧＣ制御電圧ＶAGC2の電位を持ったロ
ーカル信号（Ｌｏ２）及び、第１のＡＧＣ制御電圧Ｖ
AGC1の電位を持った相補ローカル信号（Ｌｏ１）が印加
される。
Ｔｒ１，Ｔｒ２のコレクタは共通コレクタとなり第１の
負荷抵抗Ｒ1 を介して、電圧源Ｖｃに接続され、ベース
には、それぞれ、第１のＡＧＣ制御電圧ＶAGC1の電位を
もったローカル信号（Ｌｏ１）と、第２のＡＧＣ制御電
圧ＶAGC2の電位をもった相補ローカル信号（Ｌｏ２）が
印加される。一方、ローカル信号入力用トランジスタＴ
ｒ３，Ｔｒ４のコレクタも共通となり、第２の負荷抵抗
Ｒ2 を介して、電圧源Ｖｃに接続され、ベースには、そ
れぞれ、第２のＡＧＣ制御電圧ＶAGC2の電位を持ったロ
ーカル信号（Ｌｏ２）及び、第１のＡＧＣ制御電圧Ｖ
AGC1の電位を持った相補ローカル信号（Ｌｏ１）が印加
される。
【００１３】また、もう一方の共通エミッタ接続を構成
するローカル信号入力用トランジスタＴｒ５〜Ｔｒ８に
ついては、ローカル信号入力用トランジスタＴｒ５，Ｔ
ｒ６のコレクタは共通化され第１の負荷抵抗Ｒ1 に、ロ
ーカル信号入力用トランジスタＴｒ７，Ｔｒ８のコレク
タは、共通化され第２の負荷抵抗Ｒ2 に接続される。ベ
ース信号には、それぞれ、第１のＡＧＣ制御電圧ＶAGC1
の電位をもった相補ローカル信号（Ｌｏ１）、第２のＡ
ＧＣ制御電圧ＶAGC2の電位をもったローカル信号（Ｌｏ
２）、第２のＡＧＣ制御電圧ＶAGC2の電位をもった相補
ローカル信号（Ｌｏ２）、第１のＡＧＣ制御電圧ＶAGC1
の電位をもったローカル信号（Ｌｏ１）が印加され、そ
れぞれのローカル信号入力用トランジスタＴｒ１〜Ｔｒ
８で入力信号とローカル信号とがミキシングされ、共通
コレクタよりミキシング信号として出力される。
するローカル信号入力用トランジスタＴｒ５〜Ｔｒ８に
ついては、ローカル信号入力用トランジスタＴｒ５，Ｔ
ｒ６のコレクタは共通化され第１の負荷抵抗Ｒ1 に、ロ
ーカル信号入力用トランジスタＴｒ７，Ｔｒ８のコレク
タは、共通化され第２の負荷抵抗Ｒ2 に接続される。ベ
ース信号には、それぞれ、第１のＡＧＣ制御電圧ＶAGC1
の電位をもった相補ローカル信号（Ｌｏ１）、第２のＡ
ＧＣ制御電圧ＶAGC2の電位をもったローカル信号（Ｌｏ
２）、第２のＡＧＣ制御電圧ＶAGC2の電位をもった相補
ローカル信号（Ｌｏ２）、第１のＡＧＣ制御電圧ＶAGC1
の電位をもったローカル信号（Ｌｏ１）が印加され、そ
れぞれのローカル信号入力用トランジスタＴｒ１〜Ｔｒ
８で入力信号とローカル信号とがミキシングされ、共通
コレクタよりミキシング信号として出力される。
【００１４】次に、本実施形態の周波数ミキサ回路の動
作について説明する。今、仮にΔＶAGC ＝ＶAGC1−Ｖ
AGC2が十分に大きくローカル信号入力用トランジスタＴ
ｒ２，Ｔｒ３，Ｔｒ６，Ｔｒ７がカットオフした状態を
考えると、この回路は、一般によく知られたダブルバラ
ンスドミキサー（ＤＢＭ）となり、ＩＦOUT は以下の数
１及び数２で決まる。
作について説明する。今、仮にΔＶAGC ＝ＶAGC1−Ｖ
AGC2が十分に大きくローカル信号入力用トランジスタＴ
ｒ２，Ｔｒ３，Ｔｒ６，Ｔｒ７がカットオフした状態を
考えると、この回路は、一般によく知られたダブルバラ
ンスドミキサー（ＤＢＭ）となり、ＩＦOUT は以下の数
１及び数２で決まる。
【００１５】
【数１】 ただし、Ｌｏ入力は、スイッチングするに十分な振幅を
入力する。
入力する。
【００１６】
【数２】 この場合、出力信号は、以下の数３で表される。
【００１７】
【数３】 ここで、今、低周波側ｗｃ−ｗｍのみ考慮すると、以下
の数４となる。
の数４となる。
【００１８】
【数４】 この状態からΔＶAGC を小さくしていくと、以下の数５
となる。
となる。
【００１９】
【数５】 ここで｜Ａ｜は、ローカル信号入力用トランジスタＴｒ
１及びＴｒ６を介して出力される相補信号の打消す度合
となる。この場合｜Ａ｜は、以下の数６で表される。
１及びＴｒ６を介して出力される相補信号の打消す度合
となる。この場合｜Ａ｜は、以下の数６で表される。
【００２０】
【数６】 つまり、Ｌｏ入力は、差動対がスイッチングするに十分
な入力を印加すれば（一般には１５０ｍＶp-p 以上）、
ミキサ出力はΔＶAGC とＲＦ入力振幅に依存し、安定し
たＡＧＣ機能付き周波数ミキサ回路が得られる。またΔ
ＶAGC を０ｖとすれば理論的には、無限小までのゲイン
リダクションが得られ、広範囲なＡＧＣレンジが得られ
る。
な入力を印加すれば（一般には１５０ｍＶp-p 以上）、
ミキサ出力はΔＶAGC とＲＦ入力振幅に依存し、安定し
たＡＧＣ機能付き周波数ミキサ回路が得られる。またΔ
ＶAGC を０ｖとすれば理論的には、無限小までのゲイン
リダクションが得られ、広範囲なＡＧＣレンジが得られ
る。
【００２１】次に、本発明の第２の実施形態について、
図２を参照して説明する。本実施形態の周波数ミキサ回
路は、上述した第１の実施形態の周波数ミキサ回路にお
けるトランジスタに電界効果型トランジスタ（ＦＥＴ）
を用いたものであり、他の回路構成は図１に示した周波
数ミキサ回路と全く同様である。従って、同様の部分に
は同様の参照符号を付してある。即ち、ソースが共通接
続された、第１〜第４の４個の電解効果型トランジスタ
（Ｔｒ１〜Ｔｒ４）の第１、第２の電解効果型トランジ
スタのドレインは共通接続され、第１の負荷（Ｒ1 ）を
介して、電圧源に接続され、第３、第４の電解効果型ト
ランジスタのドレインは共通接続され、第２の負荷（Ｒ
2 ）を介して電圧源に接続される。さらに、ソースが共
通接続された第５〜第８の４個の電解効果型トランジス
タ（Ｔｒ５〜Ｔｒ８）も同様に、第５、第６の電解効果
型トランジスタのドレインは第１の負荷に、第７、第８
の電解効果型トランジスタのドレインは第２の負荷に接
続される。差動対を構成する第９、第１０の電解効果型
トランジスタの共通ソースは電流源を介して接地され、
第９の電解効果型トランジスタのドレインは第１〜第４
の電解効果型トランジスタのソースに、第１０の電解効
果型トランジスタのドレインは、第５〜第８の電解効果
型トランジスタのソースに接続される。第１、第８のゲ
ート、第３、第６のゲート、第２、第７のゲート、第
４、第５のゲートはそれぞれ共通接続され、容量を介し
て、それぞれローカル信号、ローカル信号、相補ローカ
ル信号、相補ローカル信号が入力される。第１、第８の
共通ゲート及び第４、第５の共通ゲートには、高抵抗を
介して第１のＡＧＣ電圧が与えられ、第２、第７の共通
ゲート第３、第６の共通ゲートには、高抵抗を介して、
第２のＡＧＣ電圧が与えられ、さらに、第９、第１０電
解効果型トランジスタのゲートには、それぞれ、入力信
号と相補入力信号が入力される。
図２を参照して説明する。本実施形態の周波数ミキサ回
路は、上述した第１の実施形態の周波数ミキサ回路にお
けるトランジスタに電界効果型トランジスタ（ＦＥＴ）
を用いたものであり、他の回路構成は図１に示した周波
数ミキサ回路と全く同様である。従って、同様の部分に
は同様の参照符号を付してある。即ち、ソースが共通接
続された、第１〜第４の４個の電解効果型トランジスタ
（Ｔｒ１〜Ｔｒ４）の第１、第２の電解効果型トランジ
スタのドレインは共通接続され、第１の負荷（Ｒ1 ）を
介して、電圧源に接続され、第３、第４の電解効果型ト
ランジスタのドレインは共通接続され、第２の負荷（Ｒ
2 ）を介して電圧源に接続される。さらに、ソースが共
通接続された第５〜第８の４個の電解効果型トランジス
タ（Ｔｒ５〜Ｔｒ８）も同様に、第５、第６の電解効果
型トランジスタのドレインは第１の負荷に、第７、第８
の電解効果型トランジスタのドレインは第２の負荷に接
続される。差動対を構成する第９、第１０の電解効果型
トランジスタの共通ソースは電流源を介して接地され、
第９の電解効果型トランジスタのドレインは第１〜第４
の電解効果型トランジスタのソースに、第１０の電解効
果型トランジスタのドレインは、第５〜第８の電解効果
型トランジスタのソースに接続される。第１、第８のゲ
ート、第３、第６のゲート、第２、第７のゲート、第
４、第５のゲートはそれぞれ共通接続され、容量を介し
て、それぞれローカル信号、ローカル信号、相補ローカ
ル信号、相補ローカル信号が入力される。第１、第８の
共通ゲート及び第４、第５の共通ゲートには、高抵抗を
介して第１のＡＧＣ電圧が与えられ、第２、第７の共通
ゲート第３、第６の共通ゲートには、高抵抗を介して、
第２のＡＧＣ電圧が与えられ、さらに、第９、第１０電
解効果型トランジスタのゲートには、それぞれ、入力信
号と相補入力信号が入力される。
【００２２】図２に示した周波数ミキサ回路は、図１に
示した周波数ミキサ回路におけるトランジスタに電界効
果型トランジスタ（ＦＥＴ）を用いたものであり、回路
動作は図１に示した周波数ミキサ回路と略同様なので、
説明は省略する。この第２の実施形態に係る電界効果型
トランジスタ（ＦＥＴ）を用いた周波数ミキサ回路にお
いても、第１の実施形態に係る周波数ミキサ回路と同様
の特性が得られる。
示した周波数ミキサ回路におけるトランジスタに電界効
果型トランジスタ（ＦＥＴ）を用いたものであり、回路
動作は図１に示した周波数ミキサ回路と略同様なので、
説明は省略する。この第２の実施形態に係る電界効果型
トランジスタ（ＦＥＴ）を用いた周波数ミキサ回路にお
いても、第１の実施形態に係る周波数ミキサ回路と同様
の特性が得られる。
【００２３】
【発明の効果】本発明によれば、ローカル信号入力用ト
ランジスタはスイッチングして使用し、ミキシングされ
た出力信号と、相補出力信号とを、ＶAGC 電位を調整す
ることで打ち消し合う方法による自動利得制御が可能な
ので、ローカル入力信号の振幅に依存しない安定したＡ
ＧＣ機能付き周波数ミキサ回路が得られる。
ランジスタはスイッチングして使用し、ミキシングされ
た出力信号と、相補出力信号とを、ＶAGC 電位を調整す
ることで打ち消し合う方法による自動利得制御が可能な
ので、ローカル入力信号の振幅に依存しない安定したＡ
ＧＣ機能付き周波数ミキサ回路が得られる。
【００２４】また、上記と同様の理由により相補信号で
打ち消すことで無限小までのゲインリダクションが得ら
れるので、広範囲にわたりＡＧＣレンジをとることが可
能となる。
打ち消すことで無限小までのゲインリダクションが得ら
れるので、広範囲にわたりＡＧＣレンジをとることが可
能となる。
【図１】本発明の第１の実施形態に係る周波数ミキサ回
路を示す回路図である。
路を示す回路図である。
【図２】本発明の第２の実施形態に係る周波数ミキサ回
路を示す回路図である。
路を示す回路図である。
【図３】従来の周波数ミキサ回路を示す回路図である。
Ｔｒ１〜Ｔｒ８ ローカル信号入力用トランジスタ Ｔｒ９，Ｔｒ１０ 信号入力用トランジスタ Ｒ1 第１の負荷抵抗 Ｒ2 第２の負荷抵抗 ＶAGC1 第１のＡＧＣ制御電圧 ＶAGC2 第２のＡＧＣ制御電圧
Claims (2)
- 【請求項１】 エミッタが共通接続された第１乃至第４
の４個のトランジスタの第１、第２のトランジスタのコ
レクタは共通接続され第１の負荷を介して電圧源に接続
され、第３、第４のトランジスタのコレクタは共通接続
され第２の負荷を介して電圧源に接続され、更に、エミ
ッタが共通接続された第５乃至第８の４個のトランジス
タの第５、第６のトランジスタのコレクタは第１の負荷
に、第７、第８のトランジスタのコレクタは第２の負荷
に接続され、差動対を構成する第９、第１０のトランジ
スタの共通エミッタは電流源を介して接地され、第９の
トランジスタのコレクタは第１乃至第４のトランジスタ
のエミッタに、第１０のトランジスタのコレクタは第５
乃至第８のトランジスタのエミッタに接続され、第１、
第８のトランジスタのベース、第３、第６のトランジス
タのベース、第２、第７のトランジスタのベース、第
４、第５のトランジスタのベースはそれぞれ共通接続さ
れ、容量を介して、それぞれローカル信号、ローカル信
号、相補ローカル信号、相補ローカル信号が入力される
周波数ミキサ回路であって、第１、第８の共通ベース及
び第４、第５の共通ベースには、高抵抗を介して第１の
ＡＧＣ電圧が与えられ、第２、第７の共通ベース、第
３、第６の共通ベースには高抵抗を介して、第２のＡＧ
Ｃ電圧が与えられ、更に、第９、第１０トランジスタの
ベースには、それぞれ、入力信号と相補入力信号が入力
されることを特徴とする周波数ミキサ回路。 - 【請求項２】 ソースが共通接続された第１乃至第４の
４個の電界効果型トランジスタの第１、第２の電界効果
型トランジスタのドレインは共通接続され第１の負荷を
介して電圧源に接続され、第３、第４の電界効果型トラ
ンジスタのドレインは共通接続され第２の負荷を介して
電圧源に接続され、更に、ソースが共通接続された第５
乃至第８の４個の電界効果型トランジスタの第５、第６
の電界効果型トランジスタのドレインは第１の負荷に、
第７、第８の電界効果型トランジスタのドレインは第２
の負荷に接続され、差動対を構成する第９、第１０の電
界効果型トランジスタの共通ソースは電流源を介して接
地され、第９の電界効果型トランジスタのドレインは第
１乃至第４の電界効果型トランジスタのソースに、第１
０の電界効果型トランジスタのドレインは第５乃至第８
の電界効果型トランジスタのソースに接続され、第１、
第８の電界効果型トランジスタのゲート、第３、第６の
電界効果型トランジスタのゲート、第２、第７の電界効
果型トランジスタのゲート、第４、第５の電界効果型ト
ランジスタのゲートはそれぞれ共通接続され、容量を介
して、それぞれローカル信号、ローカル信号、相補ロー
カル信号、相補ローカル信号が入力される周波数ミキサ
回路であって、第１、第８の共通ゲート及び第４、第５
の共通ゲートには、高抵抗を介して第１のＡＧＣ電圧が
与えられ、第２、第７の共通ゲート、第３、第６の共通
ゲートには高抵抗を介して、第２のＡＧＣ電圧が与えら
れ、更に、第９、第１０の電界効果型トランジスタのゲ
ートには、それぞれ、入力信号と相補入力信号が入力さ
れることを特徴とする周波数ミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8226497A JP2977022B2 (ja) | 1996-08-28 | 1996-08-28 | 周波数ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8226497A JP2977022B2 (ja) | 1996-08-28 | 1996-08-28 | 周波数ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070417A JPH1070417A (ja) | 1998-03-10 |
| JP2977022B2 true JP2977022B2 (ja) | 1999-11-10 |
Family
ID=16846042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8226497A Expired - Fee Related JP2977022B2 (ja) | 1996-08-28 | 1996-08-28 | 周波数ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2977022B2 (ja) |
-
1996
- 1996-08-28 JP JP8226497A patent/JP2977022B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1070417A (ja) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929710A (en) | Cascode single-ended to differential converter | |
| US4459555A (en) | MOS Differential amplifier gain control circuit | |
| JP2990147B2 (ja) | 利得可変増幅回路 | |
| US6242963B1 (en) | Differential mixer with improved linearity | |
| US20060135109A1 (en) | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal | |
| JPH0563466A (ja) | マイクロホーン用高入力インピーダンス・低ノイズ増幅器 | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| US5990741A (en) | Variable gain amplifier | |
| JPH0582082B2 (ja) | ||
| JP2003078355A (ja) | ミキサ回路 | |
| US5113147A (en) | Wide-band differential amplifier using gm-cancellation | |
| JP2638494B2 (ja) | 電圧／電流変換回路 | |
| JP2884869B2 (ja) | 周波数ミキサ回路 | |
| US5977818A (en) | Multi-input transistor circuit and multi-input transconductance circuit | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| JP2977022B2 (ja) | 周波数ミキサ回路 | |
| US6278299B1 (en) | Voltage to current converter | |
| JPS645370Y2 (ja) | ||
| JPS6132842B2 (ja) | ||
| US6163235A (en) | Active load circuit with low impedance output | |
| JPH06204762A (ja) | 演算増幅器及びその駆動方法 | |
| JPH06120747A (ja) | 差動増幅器 | |
| JPS61131606A (ja) | 差動増幅回路 | |
| JPH08222960A (ja) | オーバーラップした入力信号レンジを有する低供給電圧ミキサ | |
| US6867653B2 (en) | Apparatus and method for converting a fully-differential class-AB input signal to a rail-to-rail single ended output signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990811 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |