JP4403827B2

JP4403827B2 - 周波数変換回路、ｉｃおよび受信機

Info

Publication number: JP4403827B2
Application number: JP2004049011A
Authority: JP
Inventors: 大和岡信
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-02-25
Filing date: 2004-02-25
Publication date: 2010-01-27
Anticipated expiration: 2024-02-25
Also published as: JP2005244397A

Description

この発明は、スーパーヘテロダイン方式の受信機などに使用できる周波数変換回路、ＩＣおよび受信機に関する。

スーパーヘテロダイン方式の受信機においては、目的とする受信周波数の受信信号を、その受信周波数に対応した周波数の局部発振信号により中間周波信号に周波数変換している。

図７および図８は、そのような周波数変換回路の一例を示す。すなわち、図７に示す周波数変換回路においては、ＭＯＳ−ＦＥＴ（Ｑ71〜Ｑ74）によりミキサ回路７１が構成され、１対の平衡な受信信号±ＳRXがＦＥＴ（Ｑ71〜Ｑ74）のゲートに供給されるとともに、局部発振回路７３から１対の平衡な局部発振信号±ＳLOがＦＥＴ（Ｑ71〜Ｑ74）のソースに供給される。

この結果、ＦＥＴ（Ｑ71〜Ｑ74）は可変抵抗器として作用し、ＦＥＴ（Ｑ71〜Ｑ74）のドレインからは、信号±ＳRXと信号±ＳLOとの乗算出力が平衡に取り出される。この乗算出力が１対のローパスフィルタ７２Ａ、７２Ｂに供給されて不要な高周波成分が除去され、１対の平衡な中間周波信号±ＳIFが取り出される。

そして、このとき、ＦＥＴ（Ｑ71〜Ｑ74）のゲートバイアスおよび局部発振信号±ＳLOのレベルを適切に設定すると、良好な直線性と必要な利得とを得ることができる。

また、図８に示す周波数変換回路は、ミキサ回路８１がトランジスタＱ81〜Ｑ88によりダブルバランス型に構成される。そして、受信信号±ＳRXがトランジスタＱ81、Ｑ82のベースに供給され、局部発振信号±ＳLOがトランジスタＱ85〜Ｑ88のベースに供給され、トランジスタＱ85〜Ｑ88のコレクタから信号±ＳRXと信号±ＳLOとの乗算出力が取り出される。そして、この乗算出力がカレントミラー回路８２Ａ〜８２Ｃを通じてローパスフィルタ８３に供給され、不平衡な中間周波信号ＳIFが取り出される。

なお、先行技術文献として例えば以下のものがある。
特開平７−１１１４２２号公報

ところで、スーパーヘテロダイン方式の受信機において、そのトータルの性能を向上させるには、周波数変換回路は、低雑音、低歪み、低消費電力であることが要求される。

しかし、図７に示す周波数変換回路は、ＦＥＴ（Ｑ71〜Ｑ74）のドレイン・ソース間抵抗の変化を利用しているので、ＦＥＴ（Ｑ71〜Ｑ74）の特性のばらつき、温度変化、製造のばらつきなどにより、直線性や利得が変化し、常に最適な条件で動作させることが非常に困難である。

また、図８に示す周波数変換回路は、消費電流とノイズが直線性の拡大とトレードオフの関係にあり、低雑音で大きなダイナミックレンジを得ようとすると、消費電流が大きくなってしまう。

この発明は、以上のような問題点を解決しようとするものである。

この発明においては、
第１〜第４のＭＯＳ−ＦＥＴがそれらのドレイン・ソース間によりブリッジ接続されて構成されたスイッチング回路と、
１対の平衡な受信信号を、上記スイッチング回路の入力端の一方となる上記第１および第２のＭＯＳ−ＦＥＴの接続点と、上記入力端の他方となる上記第３および第４のＭＯＳ−ＦＥＴの接続点とにそれぞれ供給する第１の１対の抵抗器と、
上記スイッチング回路の出力端の一方となる上記第１および第３のＭＯＳ−ＦＥＴの接続点と、上記出力端の他方となる上記第２および第４のＭＯＳ−ＦＥＴの接続点とにそれぞれ接続されてスパイク電流をバイパスする１対のコンデンサと、
１対のローパスフィルタと、
バイアス電源と
を有し、
上記１対のローパスフィルタは、
１対のオペアンプと、
この１対のオペアンプのそれぞれに直流負帰還をかける第２の１対の抵抗器と
を有して構成されるとともに、
上記１対のコンデンサを含むことによりアクティブフィルタに構成され、
上記第１および第３のＭＯＳ−ＦＥＴの接続点と、上記第２および第４のＭＯＳ−ＦＥＴの接続点とが、上記１対のオペアンプの入力端にそれぞれ接続され、
上記バイアス電源の出力電圧が、上記第１の１対の抵抗器を流れる上記１対の受信信号にそのバイアス電圧として供給されるとともに、
上記１対のオペアンプに基準電圧として供給され、
所定の周波数の１対の平衡な矩形波状の局部発振信号が、上記第１および第４のＭＯＳ−ＦＥＴのゲートと、上記第２および第３のＭＯＳ−ＦＥＴのゲートとにドライブ電圧として供給されて上記スイッチング回路において上記１対の平衡な受信信号がスイッチングされ、
このスイッチングにより上記１対のローパスフィルタから上記１対の平衡な受信信号の周波数変換出力が平衡に取り出される
ようにした周波数変換回路
とするものである。

この発明によれば、ＦＥＴをオンオフすることにより抵抗器を切り換えて受信信号の周波数変換を実現しているので、ＦＥＴに直流電流の流れることがない。したがって、周波数変換回路における動作電流の消費がなく、受信機の低消費電力化に効果的である。

また、ＦＥＴのオン抵抗は歪みの原因となるが、大きな受信信号が供給されても、ＦＥＴに加わるドレイン・ソース間電圧は、抵抗器により小さくなるので、低歪みの周波数変換をすることができる。

さらに、低雑音化にはＦＥＴのオン抵抗の小さいことが重要となるが、局部発振信号であるドライブ電圧を電源電圧を基準とする矩形波電圧としているので、ＦＥＴのオン抵抗を小さくして低雑音化を実現することができる。

図１は、この発明による周波数変換回路の一例を示し、この周波数変換回路は、スイッチング回路１１と、１対のローパスフィルタ１２Ａ、１２Ｂとから構成される。

この場合、スイッチング回路１１は、ＮチャンネルのＭＯＳ−ＦＥＴ（Ｑ11〜Ｑ14）がブリッジ接続されたブリッジ接続回路により構成される。すなわち、ＦＥＴ（Ｑ11、Ｑ12）のドレインが互いに接続され、ＦＥＴ（Ｑ13、Ｑ14）のドレインが互いに接続されるとともに、ＦＥＴ（Ｑ11、Ｑ13）のソースが互いに接続され、ＦＥＴ（Ｑ12、Ｑ14）のソースが互いに接続される。また、ＦＥＴ（Ｑ11、Ｑ14）のゲートが互いに接続され、ＦＥＴ（Ｑ12、Ｑ13）のゲートが互いに接続されるとともに、それらの基板ゲートはソースにそれぞれ接続される。

そして、アンテナ同調回路１３から１対の平衡な受信信号±ＳRXが取り出され、そのうちの一方の受信信号＋ＳRXが抵抗器Ｒ11を通じてＦＥＴ（Ｑ11、Ｑ12）のドレインに供給され、他方の受信信号−ＳRXが抵抗器Ｒ12を通じてＦＥＴ（Ｑ13、Ｑ14）のドレインに供給される。

なお、図１においては、アンテナ同調回路１３は等価回路により示しているものであり、符号ＳGは受信信号±ＳRXの信号源、符号ＲGはその出力インピーダンスである。実際には、信号源ＳGは、アンテナ同調コイルの出力コイルとすることができ、あるいは１対の高周波アンプとすることができる。また、抵抗器Ｒ11、Ｒ12の値は、ＦＥＴ（Ｑ11〜Ｑ14）のオン抵抗の数倍以上、例えば２倍とされる。

さらに、局部発振回路１４から１対の平衡な局部発振信号±ＳLOが取り出され、そのうちの一方の局部発振信号＋ＳLOがＦＥＴ（Ｑ11、Ｑ14）のゲートに供給され、他方の局部発振信号−ＳLOがＦＥＴ（Ｑ12、Ｑ13）のゲートに供給される。この場合、例えば図３に示すように、局部発振信号±ＳLOは、デューティーレシオが50％で、電源電圧ＶDDを基準とし、後述する電圧（ＶTH＋ＶS）あるいはこれ以下で近い値まで変化する矩形波電圧とされる。

そして、ＦＥＴ（Ｑ12、Ｑ14）のソースと接地との間にコンデンサＣ11が接続され、ＦＥＴ（Ｑ11、Ｑ13）のソースと接地との間にコンデンサＣ12が接続される。

さらに、ＦＥＴ（Ｑ12、Ｑ14）のソースが抵抗器Ｒ13を通じてオペアンプＱ15の反転入力端に接続される。このオペアンプＱ15は、アクティブタイプのローパスフィルタ１２Ａを構成するためのものであり、その出力端と反転入力端との間にコンデンサＣ13が接続されるとともに、オペアンプＱ15の出力端と抵抗器Ｒ13の入力側との間に抵抗器Ｒ15が接続される。同様に、ＦＥＴ（Ｑ11、Ｑ13）のソースが抵抗器Ｒ14を通じてオペアンプＱ16の反転入力端に接続され、このオペアンプＱ16に、コンデンサＣ14および抵抗器Ｒ16が接続されてアクティブタイプのローパスフィルタ１２Ｂが構成される。

また、バイアス電源１５から所定のバイアス電圧ＶSが取り出され、このバイアス電圧ＶSが、アンテナ同調回路１３を通じて抵抗器Ｒ11、Ｒ12の入力側に供給されるとともに、オペアンプＱ15、Ｑ16の非反転入力端に供給される。

なお、この周波数変換回路は、図示はしないが、アンテナ同調回路および局部発振回路の共振回路を除いて、他の受信回路と一体に１チップＩＣされる。

このような構成によれば、ＦＥＴ（Ｑ11〜Ｑ14）は局部発振信号±ＳLOによりオンオフ制御されるので、この周波数変換回路は図２に示すような等価回路により表すことができる。すなわち、ＦＥＴ（Ｑ11、Ｑ12）は、互いに逆相の局部発振信号±ＳLOによりオンオフされるので、切り換えスイッチ回路Ｓ12として表すことができ、ＦＥＴ（Ｑ13、Ｑ14）も同様に切り換えスイッチ回路Ｓ34として表すことができる。

また、このとき、ＦＥＴ（Ｑ11、Ｑ14）は局部発振信号＋ＳLOによりオンオフされ、ＦＥＴ（Ｑ12、Ｑ13）は局部発振信号−ＳLOによりオンオフされるので、スイッチ回路Ｓ12が実線で示すように切り換えられているとき、スイッチ回路Ｓ34も実線で示すように切り換えられていることになる。また、スイッチ回路Ｓ12が破線で示すように切り換えられているとき、スイッチ回路Ｓ34も破線で示すように切り換えられていることになる。

さらに、抵抗器Ｒ21、Ｒ22は、同調回路１３の出力インピーダンスＲG、ＲGと、抵抗器Ｒ11、Ｒ12と、ＦＥＴ（Ｑ12、Ｑ11）、（Ｑ14、Ｑ13）のオン抵抗との直列抵抗を示すことができる。また、抵抗器Ｒ23、Ｒ24は、抵抗器Ｒ15、Ｒ16と抵抗器Ｒ13、Ｒ14との直列抵抗を示すことができる。したがって、図２に示す等価回路が得られる。

また、オペアンプＱ15には、抵抗器Ｒ15、Ｒ13を通じて100％の直流負帰還がかかるので、オペアンプＱ15の反転入力端および出力端の直流電位は、その非反転入力端の直流電位ＶSに等しい。オペアンプＱ16についても同様である。したがって、ＦＥＴ（Ｑ11〜Ｑ14）の対接地のドレイン電位およびソース電位は、どちらも電位ＶSであり、ドレイン・ソース間には直流電位差は生じていないことになる。

そして、スイッチ回路Ｓ12、Ｓ34は局部発振信号±ＳLOにより切り換えられるので、スイッチ回路Ｓ12からは受信信号＋ＳRXと受信信号−ＳRXとを局部発振信号±ＳLOによりスイッチングした出力が取り出され、スイッチ回路Ｓ34からは受信信号−ＳRXと受信信号＋ＳRXとを局部発振信号±ＳLOによりスイッチングした出力が取り出される。なお、このとき、受信信号±ＳRXに対するスイッチ回路Ｓ12、Ｓ34の切り換えは、互いに逆になるので、それらのスイッチング出力は互いに逆相になる。つまり、平衡出力となる。

そして、スイッチ回路Ｓ12のスイッチング出力がオペアンプＱ15に供給されるが、このとき、オペアンプＱ15と、抵抗器Ｒ21、Ｒ13、Ｒ15と、コンデンサＣ11、Ｃ13とにより２次のローパスフィルタ１２Ａが構成され、このローパスフィルタ１２Ａによりスイッチ回路Ｓ12のスイッチング出力に含まれる高周波成分が除去されるので、オペアンプＱ15からは中間周波信号＋ＳIFが得られる。同様にして２次のローパスフィルタ１２Ｂが構成され、オペアンプＱ16からは中間周波信号−ＳIFが得られる。つまり、オペアンプＱ15、Ｑ16からは１対の平衡な中間周波信号±ＳIFが得られる。

なお、この場合、局部発振信号±ＳLOの周波数を受信信号±ＳRXの周波数に等しくすれば、いわゆるダイレクトコンバージョンとなり、出力信号±ＳIFは受信信号±ＳRXを変調しているベースバンド信号となる。

こうして、図１に示す周波数変換回路によれば、受信信号±ＳRXの周波数変換が行われるが、この場合、図２にも示すように、周波数変換は、ＦＥＴ（Ｑ11〜Ｑ14）をオンオフすることにより抵抗器Ｒ21、Ｒ22を切り換えているだけであり、ＦＥＴ（Ｑ11〜Ｑ14）に直流電流の流れることがない。したがって、この周波数変換回路においては動作電流の消費がなく、受信機の低消費電力化に効果的である。しかも、この周波数変換回路は図２の等価回路により表すことができるので、（４／π）×（Ｒ23／２×Ｒ21）〔倍〕の電圧利得を得ることができる。

また、ＦＥＴ（Ｑ11〜Ｑ14）のオン抵抗は、ドレイン・ソース間電圧に対してノンリニアな抵抗であり、歪みの原因となるが、上述の周波数変換回路においては、大きな受信信号±ＳRXが供給されても、ＦＥＴ（Ｑ11〜Ｑ14）に加わるドレイン・ソース間電圧は、抵抗器Ｒ11、Ｒ12により小さくなるので、低歪みの周波数変換をすることができる。具体的には、抵抗器Ｒ11、Ｒ12の値をＦＥＴ（Ｑ11〜Ｑ14）の２倍以上とすれば、低歪みにすることができる。

さらに、ミキサ回路１１において発生するノイズは抵抗器Ｒ21、Ｒ22によるものが主となるので、低雑音化にはＦＥＴ（Ｑ11〜Ｑ14）のオン抵抗の小さいことが重要となるが、上述の周波数変換回路によれば、以下の理由によりＦＥＴ（Ｑ11〜Ｑ14）のオン抵抗を小さくして低雑音化を実現することができる。

すなわち、電源電圧を単一にするため、バイアス電圧ＶSが必要となるが、その結果、ＦＥＴ（Ｑ11〜Ｑ14）のドレインおよびソースの電位は、バイアス電圧ＶSが基準となる。この結果、ＦＥＴ（Ｑ11〜Ｑ14）のゲート電圧ＶG対ドレイン電流ＩDの特性が、図４の曲線Ａにより示す本来の特性から曲線Ｂにより示す特性に移動し、このとき、ゲートカットオフ電圧も本来の電圧ＶTHから電圧（ＶTH＋ＶS）に移動する。

したがって、ＦＥＴ（Ｑ11〜Ｑ14）にある大きさのゲート電圧ＶG1を供給したときのオン抵抗は、本来の特性Ａにおけるオン抵抗よりも大きくなってしまい、この結果、低雑音化に反してしまう。

しかし、上述の周波数変換回路においては、図４に波形Ｃ（図３の波形と同じ）により示すように、局部発振信号±ＳLOは、電源電圧ＶDDを基準とする矩形波電圧なので、ＦＥＴ（Ｑ11〜Ｑ14）をオンにするとき、そのゲートには常に最大の電圧が印加されることになり、ＦＥＴ（Ｑ11〜Ｑ14）のオン抵抗の最小化に有効となる。

そして、ＦＥＴ（Ｑ11〜Ｑ14）は、基板ゲートがソースに接続されてソースおよびドレインと等しい電位とされているので、また、抵抗器Ｒ11、Ｒ12の出力側にＦＥＴ（Ｑ11〜Ｑ14）を接続して大きなコモンモード成分（同相成分）がＦＥＴ（Ｑ11〜Ｑ14）に供給されないようにしているので、ＦＥＴ（Ｑ11〜Ｑ14）の実効的なオン抵抗を小さくすることができる。

また、局部発振信号±ＳLOによりＦＥＴ（Ｑ11〜Ｑ14）をスイッチングしているが、その局部発振信号±ＳLOとして、図４に波形Ｄとして示すように、接地電位を基準にして電源電圧ＶDDまで変化する矩形波電圧を使用する場合には、バイアス電圧ＶSにより、ＦＥＴ（Ｑ11〜Ｑ14）のオフ期間がオン期間よりも長くなり、ＦＥＴ（Ｑ11〜Ｑ14）の出力における信号＋ＳIFと信号−ＳIFとの対象性が崩れてしまう。

しかし、上述の周波数変換回路においては、図４に波形Ｃとして示すように、ＦＥＴ（Ｑ11〜Ｑ14）をスイッチングする局部発振信号±ＳLOの振幅を小さくしているので、ＦＥＴ（Ｑ11〜Ｑ14）のオフ期間が無駄に長くなることがない。

また、一般に、ＦＥＴをスイッチングに使用した場合、ゲートに供給されるスイッチング電圧は数Ｖになり、このゲート電位の変化および周波数に応じたスパイク電流が、ゲートと他の電極との間の容量を充放電するように流れる。しかし、上述の周波数変換回路においては、ＦＥＴ（Ｑ11〜Ｑ14）をスイッチングする局部発振信号±ＳLOの振幅を小さくしているので、スパイク電流を軽減することができる。

さらに、上記のスパイク電流はそのパルス幅は小さいので、スイッチング回路１１の次段に接続するアンプが高速のものではないときには、そのアンプが正常に動作しなくなってしまう。しかし、上述の周波数変換回路においては、ＦＥＴ（Ｑ11〜Ｑ14）の出力側にコンデンサＣ11、Ｃ12が接続されているので、さらに、抵抗器Ｒ13、Ｒ14およびコンデンサＣ13、Ｃ14が積分回路として作用するので、ＦＥＴ（Ｑ11〜Ｑ14）のスイッチングにより生じたスパイク電流は、コンデンサＣ11、Ｃ12と、抵抗器Ｒ13、Ｒ14およびコンデンサＣ13、Ｃ14の積分回路とにより吸収される。したがって、オペアンプＱ15、Ｑ16はそれほど高速のものではなくても正常に動作する。

また、スパイク電流を除去するコンデンサＣ11、Ｃ13、Ｃ12、Ｃ14および抵抗器Ｒ13、Ｒ14は、抵抗器Ｒ11、Ｒ15、Ｒ12、Ｒ16およびオペアンプＱ15、Ｑ16とともに、２次のローパスフィルタ１２Ａ、１２Ｂを構成しているので、部品点数の削減をも達成している。さらに、ミキサ回路１１を含んでＩＣ化する場合、部品点数が少なく、回路規模も小さいので、ＩＣ化が容易である。

さらに、オペアンプＱ15、Ｑ16の周波数特性は、中間周波数とフィルタとしての特性を考慮した周波数帯域でよく、したがって、ＧＢ積の小さな低ノイズのオペアンプを使用することができる。また、オペアンプＱ15、Ｑ16としてＧＢ積の小さいものを使用できるので、その消費電力を小さくすることができる。

さらに、図８に示すミキサ回路においては、電源電圧ＶDDに対してトランジスタが４段のスタックとなるが、図１のミキサ回路１１においては、電源電圧に対して多段スタックとはならないので、低電圧で動作させることができる。

図５および図６は、局部発振信号±ＳLOによりＦＥＴ（Ｑ11〜Ｑ14）をスイッチングドライブするためのドライブ回路の例を示す。すなわち、図５に示すドライブ回路においては、トランジスタＱ51、Ｑ52、カレントミラー回路５２および抵抗器Ｒ51、Ｒ52により差動アンプ５１が構成される。

そして、トランジスタＱ51、Ｑ52のベースに１対の局部発振信号±ＳLOが供給され、トランジスタＱ51、Ｑ52のコレクタから１対の平衡な局部発振電圧が取り出され、この局部発振電圧がスイッチング回路１１にスイッチング用のドライブ電圧として供給される。

この場合、トランジスタＱ51、Ｑ52がオフとなったときには、そのコレクタ電位は電源電位ＶDDとなるので、スイッチング回路１１に供給されるドライブ電圧は、図３に示すように、電源電圧ＶDDを基準とする矩形波電圧となる。また、カレントミラー回路５２の出力電流を設定することにより、ドライブ電圧の谷点の電圧、すなわち、トランジスタＱ51あるいはＱ52がオンしたときのドライブ電圧を電圧（ＶTH＋ＶS）以下でこれに近い値とすることができる。

図６に示すドライブ回路においては、ＦＥＴ（Ｑ61、Ｑ62）がコンプリメンタリ接続６１とされるとともに、ＦＥＴ（Ｑ64、Ｑ66）がコンプリメンタリ接続６２とされる。そして、１対の局部発振信号±ＳLOが、これらコンプリメンタリ接続６１、６２およびソースフォロワのＦＥＴ（Ｑ63、Ｑ64）を通じてＦＥＴ（Ｑ67、Ｑ68）に供給される。

このＦＥＴ（Ｑ67、Ｑ68）は、カレントミラー回路６４および抵抗器Ｒ61、Ｒ62とともに、差動アンプ６３を構成しているものであり、ＦＥＴ（Ｑ67、Ｑ68）のドレインから１対の平衡な局部発振電圧が取り出され、この局部発振電圧がスイッチング回路１１にスイッチング用のドライブ電圧として供給される。

そして、このドライブ回路においても、ＦＥＴ（Ｑ67、Ｑ68）がオフとなったときには、そのドレイン電位は電源電位ＶDDとなるので、スイッチング回路１１に供給されるドライブ電圧は、図３に示すように、電源電圧ＶDDを基準とする矩形波電圧となる。また、カレントミラー回路６４の出力電流を設定することにより最適なドライブ電圧とすることができる。

なお、上述においては、ＦＥＴ（Ｑ11〜Ｑ14）のドレインが抵抗器Ｒ11、Ｒ12に接続され、ソースがローパスフィルタ１２Ａ、１２Ｂに接続されるとしたが、ドレインとソースとを逆にすることもできる。また、ＦＥＴ（Ｑ11〜Ｑ14）がＰチャンネルの場合には、局部発振信号±ＳLOであるドライブ電圧は、ソース電位を基準として変化する矩形波電圧とすればよい。

さらに、上述においては、回路１３をアンテナ同調回路として説明したが、目的とする受信周波数の受信信号を提供するものであれば、高周波アンプや段間同調回路などであってもよい。

・略語の一覧
ＦＥＴ：Field Effect Transistor
ＧＢ積：Gain Bandwidth product
ＭＯＳ−ＦＥＴ：Metal Oxide Semiconductor type ＦＥＴ
オペアンプ：Operational Amplifier

この発明の一形態を示す接続図である。図１の回路を説明するための等価回路図である。図１の回路を説明するための波形図である。図１の回路を説明するための特性図である。この発明に使用できる回路の一形態を示す接続図である。この発明に使用できる回路の他の形態を示す接続図である。この発明を説明するための接続図である。この発明を説明するための接続図である。

符号の説明

１１…スイッチング回路、１２Ａおよび１２Ｂ…ローパスフィルタ、１３…アンテナ同調回路、１４…局部発振回路、Ｑ11〜Ｑ14…ＭＯＳ−ＦＥＴ、Ｑ15およびＱ16…オペアンプ

Claims

第１〜第４のＭＯＳ−ＦＥＴがそれらのドレイン・ソース間によりブリッジ接続されて構成されたスイッチング回路と、
１対の平衡な受信信号を、上記スイッチング回路の入力端の一方となる上記第１および第２のＭＯＳ−ＦＥＴの接続点と、上記入力端の他方となる上記第３および第４のＭＯＳ−ＦＥＴの接続点とにそれぞれ供給する第１の１対の抵抗器と、
上記スイッチング回路の出力端の一方となる上記第１および第３のＭＯＳ−ＦＥＴの接続点と、上記出力端の他方となる上記第２および第４のＭＯＳ−ＦＥＴの接続点とにそれぞれ接続されてスパイク電流をバイパスする１対のコンデンサと、
１対のローパスフィルタと、
バイアス電源と
を有し、
上記１対のローパスフィルタは、
１対のオペアンプと、
この１対のオペアンプのそれぞれに直流負帰還をかける第２の１対の抵抗器と
を有して構成されるとともに、
上記１対のコンデンサを含むことによりアクティブフィルタに構成され、
上記第１および第３のＭＯＳ−ＦＥＴの接続点と、上記第２および第４のＭＯＳ−ＦＥＴの接続点とが、上記１対のオペアンプの入力端にそれぞれ接続され、
上記バイアス電源の出力電圧が、上記第１の１対の抵抗器を流れる上記１対の受信信号にそのバイアス電圧として供給されるとともに、
上記１対のオペアンプに基準電圧として供給され、
所定の周波数の１対の平衡な矩形波状の局部発振信号が、上記第１および第４のＭＯＳ−ＦＥＴのゲートと、上記第２および第３のＭＯＳ−ＦＥＴのゲートとにドライブ電圧として供給されて上記スイッチング回路において上記１対の平衡な受信信号がスイッチングされ、
このスイッチングにより上記１対のローパスフィルタから上記１対の平衡な受信信号の周波数変換出力が平衡に取り出される
ようにした周波数変換回路。
第１〜第４のＭＯＳ−ＦＥＴがそれらのドレイン・ソース間によりブリッジ接続されて構成されたブリッジ接続回路と、
１対の平衡な受信信号を、上記第１および第２のＭＯＳ−ＦＥＴの接続点と、上記第３および第４のＭＯＳ−ＦＥＴの接続点とにそれぞれ供給する第１の１対の抵抗器と、
上記第１および第３のＭＯＳ−ＦＥＴの接続点と、上記第２および第４のＭＯＳ−ＦＥＴの接続点とにそれぞれ接続されてスパイク電流をバイパスする第１の１対のコンデンサと、
１対のローパスフィルタと、
バイアス電源と
を有し、
上記１対のローパスフィルタは、
１対のオペアンプを有し、
上記第１および第３のＭＯＳ−ＦＥＴの接続点と、上記第２および第４のＭＯＳ−ＦＥＴの接続点とが、第２の１対の抵抗器を通じて上記１対のオペアンプの反転入力端にそれぞれ接続され、
上記１対のオペアンプの出力端が、第２の１対のコンデンサを通じて上記オペアンプの上記反転入力端に接続されるとともに、
第３の１対の抵抗器を通じて上記第２の１対の抵抗器の入力側に接続され、
上記１対のオペアンプ、上記第１の１対のコンデンサ、上記第２の１対のコンデンサ、上記第２の１対の抵抗器、および上記第３の１対の抵抗器により、上記１対のローパスフィルタはアクティブタイプの２次のローパスフィルタに構成され、
上記バイアス電源の出力電圧が、上記第１の１対の抵抗器を流れる上記１対の受信信号にそのバイアス電圧として供給されるとともに、
上記１対のオペアンプの非反転入力端に基準電圧として供給され、
所定の周波数の１対の平衡な矩形波状の局部発振信号が、上記第１および第４のＭＯＳ−ＦＥＴのゲートと、上記第２および第３のＭＯＳ−ＦＥＴのゲートとにドライブ電圧として供給されて上記ブリッジ接続回路において上記１対の平衡な受信信号がスイッチングされ、
このスイッチングにより上記１対のローパスフィルタから上記１対の平衡な受信信号の周波数変換出力が平衡に取り出される
ようにした周波数変換回路。
請求項１あるいは請求項２に記載の周波数変換回路において、
上記第１の１対の抵抗器の値を上記第１〜第４のＭＯＳ−ＦＥＴのオン抵抗の２倍以上とする
ようにした周波数変換回路。
請求項１、請求項２あるいは請求項３に記載の周波数変換回路において、
上記第１〜第４のＭＯＳ−ＦＥＴがＮチャンネルであり、
上記第１〜第４のＭＯＳ−ＦＥＴのゲートに供給される１対の平衡な局部発振信号が、電源電圧を基準として変化するとともに、
上記電源電圧と、上記第１〜第４のＭＯＳ−ＦＥＴのゲートカットオフ電圧よりも低い値との間で変化する矩形波電圧である
ようにした周波数変換回路。
請求項１、請求項２あるいは請求項３に記載の周波数変換回路において、
上記第１〜第４のＭＯＳ−ＦＥＴがＰチャンネルであり、
上記第１〜第４のＭＯＳ−ＦＥＴのゲートに供給される１対の平衡な局部発振信号が、接地電圧を基準として変化するとともに、
電源電圧と、上記第１〜第４のＭＯＳ−ＦＥＴのゲートカットオフ電圧よりも高い値との間で変化する矩形波電圧である
ようにした周波数変換回路。
請求項１、請求項２、請求項３、請求項４あるいは請求項５に記載の周波数変換回路において、
上記第１〜第４のＭＯＳ−ＦＥＴの基板ゲートを、その出力側の電極に接続する
ようにした周波数変換回路。
４つのＭＯＳ−ＦＥＴのドレイン・ソース間がブリッジ接続されて構成されたブリッジ接続回路と、
１対の平衡な受信信号を、上記ブリッジ接続の一方の対向する１対の接続点に供給する第１の１対の抵抗器と、
上記ブリッジ接続の他方の対向する１対の接続点と接地との間に接続されてスパイク電流をバイパスする第１の１対のコンデンサと、
１対のローパスフィルタと、
バイアス電源と
が同一の半導体チップに形成されるとともに、
上記１対のローパスフィルタは、
１対のオペアンプと、
上記第１および第３のＭＯＳ−ＦＥＴの接続点と、上記第２および第４のＭＯＳ−ＦＥＴの接続点と、上記１対のオペアンプの反転入力端との間に接続された第２の１対の抵抗器と、
上記１対のオペアンプの出力端と、その反転入力端との間に接続されたに第２の１対のコンデンサと、
上記１対のオペアンプの出力端と、上記第２の１対の抵抗器の入力側との間に接続された第３の１対の抵抗器と
が上記同一の半導体チップに形成されるとともに、
上記１対のオペアンプ、上記第１の１対のコンデンサ、上記第２の１対のコンデンサ、上記第２の１対の抵抗器、および上記第３の１対の抵抗器により、上記１対のローパスフィルタはアクティブタイプの２次のローパスフィルタに構成され、
上記バイアス電源の出力電圧が、上記第１の１対の抵抗器を通じる上記１対の受信信号にそのバイアス電圧として供給されるとともに、
上記１対のオペアンプの非反転入力端に基準電圧として供給され、
所定の周波数の１対の平衡な矩形波状の局部発振信号が、上記第１および第４のＭＯＳ−ＦＥＴのゲートと、上記第２および第３のＭＯＳ−ＦＥＴのゲートとにドライブ電圧として供給されて上記ブリッジ接続回路において上記１対の平衡な受信信号がスイッチングされ、
このスイッチングにより上記１対のローパスフィルタから上記１対の平衡な受信信号の周波数変換出力が平衡に取り出される
ようにした周波数変換回路を有するＩＣ。
少なくとも周波数変換回路が１チップＩＣにＩＣ化されたスーパーヘテロダイン方式の受信機であって、
上記１チップＩＣは、
４つのＭＯＳ−ＦＥＴのドレイン・ソース間がブリッジ接続されて構成されたブリッジ接続回路と、
１対の平衡な受信信号を、上記ブリッジ接続の一方の対向する１対の接続点に供給する第１の１対の抵抗器と、
上記ブリッジ接続の他方の対向する１対の接続点と接地との間に接続されてスパイク電流をバイパスする第１の１対のコンデンサと、
１対のローパスフィルタと、
バイアス電源と
が同一の半導体チップに形成されるとともに、
上記１対のローパスフィルタは、
１対のオペアンプと、
上記第１および第３のＭＯＳ−ＦＥＴの接続点と、上記第２および第４のＭＯＳ−ＦＥＴの接続点と、上記１対のオペアンプの反転入力端との間に接続された第２の１対の抵抗器と、
上記１対のオペアンプの出力端と、その反転入力端との間に接続されたに第２の１対のコンデンサと、
上記１対のオペアンプの出力端と、上記第２の１対の抵抗器の入力側との間に接続された第３の１対の抵抗器と
が上記同一の半導体チップに形成されるとともに、
上記１対のオペアンプ、上記第１の１対のコンデンサ、上記第２の１対のコンデンサ、上記第２の１対の抵抗器、および上記第３の１対の抵抗器により、上記１対のローパスフィルタはアクティブタイプの２次のローパスフィルタに構成され、
上記バイアス電源の出力電圧が、上記第１の１対の抵抗器を通じる上記１対の受信信号にそのバイアス電圧として供給されるとともに、
上記１対のオペアンプの非反転入力端に基準電圧として供給され、
所定の周波数の１対の平衡な矩形波状の局部発振信号が、上記第１および第４のＭＯＳ−ＦＥＴのゲートと、上記第２および第３のＭＯＳ−ＦＥＴのゲートとにドライブ電圧として供給されて上記ブリッジ接続回路において上記１対の平衡な受信信号がスイッチングされ、
このスイッチングにより上記１対のローパスフィルタから上記１対の平衡な受信信号の周波数変換出力が平衡に取り出される
ようにした受信機。