JP3039834B2 - ラインドライバ回路 - Google Patents
ラインドライバ回路Info
- Publication number
- JP3039834B2 JP3039834B2 JP6063592A JP6359294A JP3039834B2 JP 3039834 B2 JP3039834 B2 JP 3039834B2 JP 6063592 A JP6063592 A JP 6063592A JP 6359294 A JP6359294 A JP 6359294A JP 3039834 B2 JP3039834 B2 JP 3039834B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- type transistor
- control input
- line driver
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体回路を用いるラ
インドライバ回路に関する。
インドライバ回路に関する。
【０００２】
【従来の技術】情報化時代の発展に伴い、各種データ通
信装置間でメタリック線路を介してディジタル情報の送
受信を行うため、“１”／“０”のディジタル信号をベ
ースバンド信号として線路に送出するラインドライバ回
路が多く用いられている。
信装置間でメタリック線路を介してディジタル情報の送
受信を行うため、“１”／“０”のディジタル信号をベ
ースバンド信号として線路に送出するラインドライバ回
路が多く用いられている。
【０００３】これらの回路は、原理的には論理値“１”
の信号には＋５Ｖを、“０”の信号には−５Ｖを対応さ
せて矩形波電圧を線路に送出することで実現できるが、
実際には、メタリック線路のインダクタンス成分（Ｌ成
分）により符号切替の瞬間にオーバシュートやアンダシ
ュートが発生し、その結果信号復調時の誤動作や不要高
調波成分の増加等の不都合が生じる。このため、実際の
装置では、適当なローパスフィルタ（ＬＰＦ）により帯
域制限（積分）を行ってから線路に信号を送出する等の
手段をとっている。
の信号には＋５Ｖを、“０”の信号には−５Ｖを対応さ
せて矩形波電圧を線路に送出することで実現できるが、
実際には、メタリック線路のインダクタンス成分（Ｌ成
分）により符号切替の瞬間にオーバシュートやアンダシ
ュートが発生し、その結果信号復調時の誤動作や不要高
調波成分の増加等の不都合が生じる。このため、実際の
装置では、適当なローパスフィルタ（ＬＰＦ）により帯
域制限（積分）を行ってから線路に信号を送出する等の
手段をとっている。
【０００４】従来のドライバ回路の構成例を図３に示
し、その信号波形例を図４に示す。
し、その信号波形例を図４に示す。
【０００５】この従来例回路は、ディジタル信号入力端
子１が接続される抵抗２と一端が共通電位に接続された
コンデンサ３とを介して演算増幅器４の正相入力端子が
接続され、演算増幅器４の出力端子はスイッチ５に接続
され、信号出力端子６により伝送線路７に接続される構
成となっている。
子１が接続される抵抗２と一端が共通電位に接続された
コンデンサ３とを介して演算増幅器４の正相入力端子が
接続され、演算増幅器４の出力端子はスイッチ５に接続
され、信号出力端子６により伝送線路７に接続される構
成となっている。
【０００６】この回路では、ディジタル信号入力端子１
に、例えば図４（ａ）に示すような論理“１”＝＋５
Ｖ、論理“０”＝−５Ｖの繰り返し矩形波信号を入力す
ると、抵抗２とコンデンサ３で構成されるローパスフィ
ルタにより帯域制限（積分）され、信号出力端子６に
は、図４（ｂ）に示すようななめらかな波形が出力され
る。スイッチ５は、ドライバが信号を送出しないときに
演算増幅器４と伝送線路７とを切り離し、信号出力端子
６をハイインピーダンスにするためのものである。
に、例えば図４（ａ）に示すような論理“１”＝＋５
Ｖ、論理“０”＝−５Ｖの繰り返し矩形波信号を入力す
ると、抵抗２とコンデンサ３で構成されるローパスフィ
ルタにより帯域制限（積分）され、信号出力端子６に
は、図４（ｂ）に示すようななめらかな波形が出力され
る。スイッチ５は、ドライバが信号を送出しないときに
演算増幅器４と伝送線路７とを切り離し、信号出力端子
６をハイインピーダンスにするためのものである。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来技術では、演算増幅器４は、±５Ｖの入力に対して線
形に動作するように高バイアスを常時かけておいて、Ａ
級増幅動作をしなければならず、電流が常時消費される
ため、低電力化が困難であった。また演算増幅器４その
ものも送出するパルスの周波数が高くなったり、線路の
駆動電力が大きくなったりすると、所要特性の実現が難
しくなる欠点があった。特に、これらの回路を例えばＣ
ＭＯＳプロセス等のＬＳＩ回路として実現するには相当
の困難があった。
来技術では、演算増幅器４は、±５Ｖの入力に対して線
形に動作するように高バイアスを常時かけておいて、Ａ
級増幅動作をしなければならず、電流が常時消費される
ため、低電力化が困難であった。また演算増幅器４その
ものも送出するパルスの周波数が高くなったり、線路の
駆動電力が大きくなったりすると、所要特性の実現が難
しくなる欠点があった。特に、これらの回路を例えばＣ
ＭＯＳプロセス等のＬＳＩ回路として実現するには相当
の困難があった。
【０００８】さらにスイッチ５は、伝送線路７と直列に
挿入されているため、駆動電流を十分通過させるだけの
電流容量をもったものが必要であった。
挿入されているため、駆動電流を十分通過させるだけの
電流容量をもったものが必要であった。
【０００９】本発明の目的は、これらと同じ動作をする
ラインドライバ機能をより簡単な構成でかつＣＭＯＳプ
ロセス等のＬＳＩ回路として容易に実現することができ
るラインドライバ回路を提供することにある。
ラインドライバ機能をより簡単な構成でかつＣＭＯＳプ
ロセス等のＬＳＩ回路として容易に実現することができ
るラインドライバ回路を提供することにある。
【００１０】また本発明の他の目的は、ラインドライバ
回路を低消費電力化でき高い周波数でも動作するライン
ドライバ回路を提供することにある。
回路を低消費電力化でき高い周波数でも動作するライン
ドライバ回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明は、抵抗、コンデ
ンサ、Ｐ型半導体素子、ｎ型半導体素子各１個とこれら
を接続する３個のスイッチのみからなる簡易な構成のド
ライバ回路によりこれらの問題を解決するものである。
ンサ、Ｐ型半導体素子、ｎ型半導体素子各１個とこれら
を接続する３個のスイッチのみからなる簡易な構成のド
ライバ回路によりこれらの問題を解決するものである。
【００１２】すなわち、本発明は、第一導電型トランジ
スタの制御入力端子と第二導電型トランジスタの制御入
力端子とが接続されこの両トランジスタの出力端子が接
続されたインバータアンプと、このインバータアンプの
制御入力端子と出力端子との間に接続されたコンデンサ
と、信号入力端子と前記インバータアンプの制御入力端
子との間に接続された抵抗とを備えたことを特徴とす
る。
スタの制御入力端子と第二導電型トランジスタの制御入
力端子とが接続されこの両トランジスタの出力端子が接
続されたインバータアンプと、このインバータアンプの
制御入力端子と出力端子との間に接続されたコンデンサ
と、信号入力端子と前記インバータアンプの制御入力端
子との間に接続された抵抗とを備えたことを特徴とす
る。
【００１３】このラインドライバ回路は、前記抵抗と前
記第一導電型トランジスタの制御入力端子、前記第二導
電型トランジスタの制御入力端子、および前記コンデン
サの一端との間にそれぞれスイッチが設けられ、信号不
送出時には、前記第一導電型トランジスタおよび第二導
電型トランジスタの制御入力端子に接続されたスイッチ
により各トランジスタがオフとなるようなバイアス電圧
または電流が供給され、前記コンデンサの一端に設けら
れたスイッチによりコンデンサが切り離されることが好
ましい。
記第一導電型トランジスタの制御入力端子、前記第二導
電型トランジスタの制御入力端子、および前記コンデン
サの一端との間にそれぞれスイッチが設けられ、信号不
送出時には、前記第一導電型トランジスタおよび第二導
電型トランジスタの制御入力端子に接続されたスイッチ
により各トランジスタがオフとなるようなバイアス電圧
または電流が供給され、前記コンデンサの一端に設けら
れたスイッチによりコンデンサが切り離されることが好
ましい。
【００１４】また、上述のラインドライバ回路を二つ備
え、その一つのラインドライバ回路は入力信号がインバ
ータ回路を介して前記抵抗に与えられ、この二つライン
ドライバ回路の出力信号端子は対線線路のそれぞれの線
路に接続されることが好ましい。
え、その一つのラインドライバ回路は入力信号がインバ
ータ回路を介して前記抵抗に与えられ、この二つライン
ドライバ回路の出力信号端子は対線線路のそれぞれの線
路に接続されることが好ましい。
【００１５】
【作用】一対のｐ型トランジスタとｎ型トランジスタと
スイッチとの組み合わせからなるインバータアンプの入
出力間に接続されたコンデンサと信号入力端子に直列に
接続された抵抗とによって入力信号を積分し、従来のド
ライバ回路と同等の動作特性を実現する。インバータア
ンプはＣＭＯＳ回路で構成でき、低消費電力化ととも
に、ラインドライバ回路のＣＭＯＳ回路化が可能とな
る。また高い周波数での動作が可能である。
スイッチとの組み合わせからなるインバータアンプの入
出力間に接続されたコンデンサと信号入力端子に直列に
接続された抵抗とによって入力信号を積分し、従来のド
ライバ回路と同等の動作特性を実現する。インバータア
ンプはＣＭＯＳ回路で構成でき、低消費電力化ととも
に、ラインドライバ回路のＣＭＯＳ回路化が可能とな
る。また高い周波数での動作が可能である。
【００１６】
【実施例】次に本発明の一実施例を図面を参照して説明
する。
する。
【００１７】この実施例は、ＣＭＯＳ半導体回路を使用
してラインドライバ回路を実現した回路である。この回
路構成を説明する。
してラインドライバ回路を実現した回路である。この回
路構成を説明する。
【００１８】ｐ型トランジスタ１７とｎ型トランジスタ
１８（いずれもＦＥＴである）はインバータアンプを構
成する相補型トランジスタであり、各トランジスタの出
力（ドレイン：Ｄ）は、信号出力端子１９に接続されて
いる。なお、それぞれのトランジスタ１７、１８のソー
スはそれぞれの電源端子に接続されている。各トランジ
スタ１７、１８の制御電極（ゲート：Ｇ）はそれぞれス
イッチ１３、１５を介して抵抗１２と接続され、また信
号出力端子１９と抵抗１２との間はスイッチ１４を介し
てコンデンサ１６が接続されている。このスイッチ１
３、１４、１５は、通常の動作時には抵抗１２とゲート
および抵抗１２とコンデンサとが接続されるように設定
されている。
１８（いずれもＦＥＴである）はインバータアンプを構
成する相補型トランジスタであり、各トランジスタの出
力（ドレイン：Ｄ）は、信号出力端子１９に接続されて
いる。なお、それぞれのトランジスタ１７、１８のソー
スはそれぞれの電源端子に接続されている。各トランジ
スタ１７、１８の制御電極（ゲート：Ｇ）はそれぞれス
イッチ１３、１５を介して抵抗１２と接続され、また信
号出力端子１９と抵抗１２との間はスイッチ１４を介し
てコンデンサ１６が接続されている。このスイッチ１
３、１４、１５は、通常の動作時には抵抗１２とゲート
および抵抗１２とコンデンサとが接続されるように設定
されている。
【００１９】この本実施例回路の動作を説明する。ディ
ジタル信号入力端子１１に、図４（ａ）に示すような
“１”／“０”の矩形波信号が入力されると、抵抗１２
とコンデンサ１６とｐ型トランジスタ１７およびｎ型ト
ランジスタ１８からなるインバータアンプとにより波形
は積分され、図４（ａ）の反対位相となるなめらかな出
力波形が得られる。この場合、出力波形の位相はインバ
ータアンプによって反転されるため、図４（ａ）とは反
対位相となる。
ジタル信号入力端子１１に、図４（ａ）に示すような
“１”／“０”の矩形波信号が入力されると、抵抗１２
とコンデンサ１６とｐ型トランジスタ１７およびｎ型ト
ランジスタ１８からなるインバータアンプとにより波形
は積分され、図４（ａ）の反対位相となるなめらかな出
力波形が得られる。この場合、出力波形の位相はインバ
ータアンプによって反転されるため、図４（ａ）とは反
対位相となる。
【００２０】ラインドライバ回路の不使用時には、スイ
ッチ１３およびスイッチ１５はゲートＧが抵抗１２と切
り離されてソースＳと接続されるように制御され、また
スイッチ１４はオフとなるように制御される。これによ
り各トランジスタ１７、１８はオフになり、コンデンサ
１６も切り離されるので、信号出力端子１９はハイイン
ピーダンスとすることができる。
ッチ１３およびスイッチ１５はゲートＧが抵抗１２と切
り離されてソースＳと接続されるように制御され、また
スイッチ１４はオフとなるように制御される。これによ
り各トランジスタ１７、１８はオフになり、コンデンサ
１６も切り離されるので、信号出力端子１９はハイイン
ピーダンスとすることができる。
【００２１】具体的なスイッチ素子としては、たとえば
ｐ型トランジスタとｎ型トランジスタのドレインＤおよ
びソースＳを並列に接続したＣＭＯＳスイッチなどが使
用可能である。
ｐ型トランジスタとｎ型トランジスタのドレインＤおよ
びソースＳを並列に接続したＣＭＯＳスイッチなどが使
用可能である。
【００２２】以上ＣＭＯＳ回路を使用した場合を例とし
て、本発明の実施例を説明したが、それ以外のバイポー
ラ回路等を使用した場合にも同様に構成できる。またこ
れらＣＭＯＳ回路とバイポーラ回路の混成や個別部品で
構成しても同様であることはもちろんである。
て、本発明の実施例を説明したが、それ以外のバイポー
ラ回路等を使用した場合にも同様に構成できる。またこ
れらＣＭＯＳ回路とバイポーラ回路の混成や個別部品で
構成しても同様であることはもちろんである。
【００２３】また、実施例の説明図では不平衡線路を直
接駆動する形で説明したが、線路との間にトランスを挿
入して平衡線路を駆動することができる。また、より高
い駆動電圧を必要とする場合には、例えば図２に示す別
の実施例のように本発明のドライバ回路を２組用意し、
インバータ２１を用いることで逆位相の信号を入力して
出力を差動形式で駆動することが可能である。
接駆動する形で説明したが、線路との間にトランスを挿
入して平衡線路を駆動することができる。また、より高
い駆動電圧を必要とする場合には、例えば図２に示す別
の実施例のように本発明のドライバ回路を２組用意し、
インバータ２１を用いることで逆位相の信号を入力して
出力を差動形式で駆動することが可能である。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
比較的簡易な構成と従来と同様のラインドライバ機能と
特性を実現できるので、装置の小型化と経済化を図るこ
とができる。
比較的簡易な構成と従来と同様のラインドライバ機能と
特性を実現できるので、装置の小型化と経済化を図るこ
とができる。
【００２５】また従来の演算増幅器を用いたドライバ回
路とは異なり、アンプ出力段に貫通電流が流れる、すな
わちアンプが線形動作をするのは出力電圧が中間電位付
近にあるごく短時間のみであることから、省電力化に大
きな効果がある。
路とは異なり、アンプ出力段に貫通電流が流れる、すな
わちアンプが線形動作をするのは出力電圧が中間電位付
近にあるごく短時間のみであることから、省電力化に大
きな効果がある。
【００２６】またトランジスタ２個のみからなるインバ
ータアンプを使用しているため、アンプの設計が容易と
なり、たとえば同じＣＭＯＳプロセスを使用した場合、
従来の演算増幅器を使用したものに比べてより高い周波
数まで動作するドライバ回路が容易に実現できる利点が
ある。
ータアンプを使用しているため、アンプの設計が容易と
なり、たとえば同じＣＭＯＳプロセスを使用した場合、
従来の演算増幅器を使用したものに比べてより高い周波
数まで動作するドライバ回路が容易に実現できる利点が
ある。
【００２７】また信号出力端子をハイインピーダンスに
するためのスイッチにはドライバの出力電流は直接流れ
ないため、従来構成と比べてはるかに小型の素子が使用
可能であり、電力損失も小さい利点がある。
するためのスイッチにはドライバの出力電流は直接流れ
ないため、従来構成と比べてはるかに小型の素子が使用
可能であり、電力損失も小さい利点がある。
【００２８】さらに逆位相の信号を出力する二つのライ
ンドライバ回路を用いることで平衡線路を差動形式の高
い駆動電圧で駆動することができる。
ンドライバ回路を用いることで平衡線路を差動形式の高
い駆動電圧で駆動することができる。
【図１】本発明の一実施例を示す構成図。
【図２】本発明の他の実施例を示す構成図。
【図３】従来のラインドライバの構成を示す図。
【図４】ラインドライバの入出力波形例を説明する図。
１、１１ ディジタル信号入力端子 ２、１２ 抵抗 ３、１６ コンデンサ ４ 演算増幅器 ５、１３、１４、１５ スイッチ ６、１９ 信号出力端子 ７、２０、２２ 伝送線路 １７ ｐ型トランジスタ １８ ｎ型トランジスタ ２１ インバータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野村 哲也 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (72)発明者 木村 忠勝 東京都武蔵野市吉祥寺本町１丁目14番５ 号 エヌ・ティ・ティ・エレクトロニク ステクノロジー株式会社内 (56)参考文献 特開 平２−266714（ＪＰ，Ａ) 特開 平２−119443（ＪＰ，Ａ) 特開 平７−7402（ＪＰ，Ａ) 特開 平３−212701（ＪＰ，Ａ) 特開 昭59−127434（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 25/00 H03K 19/00
Claims (2)
- 【請求項１】 第一導電型トランジスタの制御入力端子
と第二導電型トランジスタの制御入力端子とが接続され
この両トランジスタの出力端子が接続されたインバータ
アンプと、 このインバータアンプの制御入力端子と出力端子との間
に接続されたコンデンサと、 信号入力端子と前記インバータアンプの制御入力端子と
の間に接続された抵抗とを備え、 前記インバータアンプとコンデンサと抵抗とが積分回路
を構成し、 前記抵抗と前記第一導電型トランジスタの制御入力端
子、前記第二導電型トランジスタの制御入力端子、およ
び前記コンデンサの一端との間にそれぞれスイッチが設
けられ、 信号不送出時には、前記第一導電型トランジスタおよび
第二導電型トランジスタの制御入力端子に接続されたス
イッチにより各トランジスタがオフとなるようなバイア
ス電圧または電流が供給され、前記コンデンサの一端に
設けられたスイッチによりコンデンサが切り離され、前
記出力端子をハイインピーダンス状態にすることを特徴
とするラインドライバ回路。 - 【請求項２】 請求項１記載のラインドライバ回路を二
つ備え、その一つのラインドライバ回路は入力信号がイ
ンバータ回路を介して前記抵抗に与えられ、この二つラ
インドライバ回路の出力信号端子は対線線路のそれぞれ
の線路に接続されるラインドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6063592A JP3039834B2 (ja) | 1994-03-31 | 1994-03-31 | ラインドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6063592A JP3039834B2 (ja) | 1994-03-31 | 1994-03-31 | ラインドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273806A JPH07273806A (ja) | 1995-10-20 |
| JP3039834B2 true JP3039834B2 (ja) | 2000-05-08 |
Family
ID=13233700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6063592A Expired - Lifetime JP3039834B2 (ja) | 1994-03-31 | 1994-03-31 | ラインドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039834B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4596243B2 (ja) * | 2004-09-02 | 2010-12-08 | ソニー株式会社 | 信号出力装置及び映像表示装置 |
-
1994
- 1994-03-31 JP JP6063592A patent/JP3039834B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07273806A (ja) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808853A (en) | Tristate output circuit with selectable output impedance | |
| TWI294214B (en) | High frequency switching circuit and semiconductor device | |
| JP3699764B2 (ja) | ドライバ回路装置及びインターフェース | |
| EP1318601A2 (en) | Voltage mode differential driver and method | |
| EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
| US5384493A (en) | Hi-speed and low-power flip-flop | |
| JPH07118666B2 (ja) | 携帯無線装置 | |
| JPH024075A (ja) | 伝送システム | |
| US5767721A (en) | Switch circuit for FET devices having negative threshold voltages which utilize a positive voltage only | |
| JPH06120810A (ja) | 低電圧差動回路 | |
| US5994921A (en) | Universal sender device | |
| JP3438079B2 (ja) | 集積回路増幅装置 | |
| US6664851B1 (en) | Selectable single mode or differential mode operation in a single amplifier | |
| JPH0685641A (ja) | マイクロ波スイッチ | |
| US5309036A (en) | Driver circuit for an attachment unit interface used in a network system | |
| JP3039834B2 (ja) | ラインドライバ回路 | |
| JP2920043B2 (ja) | 相補形ｆｅｔを用いたドライバ装置 | |
| KR100885337B1 (ko) | 스위치 모드 회로에서 출력 임피던스 정합을 위한 회로 및방법 | |
| CN115208374A (zh) | 一种宽阈值的mmic正电压控制单刀双掷开关 | |
| JP2679495B2 (ja) | 半導体回路 | |
| JPH05335917A (ja) | トランスファーゲート及びこれを用いたダイナミック型分周回路 | |
| US6992525B2 (en) | Arrangement in a pulse amplifier | |
| JP2800380B2 (ja) | 出力バツフア回路 | |
| US6198306B1 (en) | CMOS waveshaping buffer | |
| US5063343A (en) | Current pump structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |