JP3438079B2 - 集積回路増幅装置 - Google Patents
集積回路増幅装置Info
- Publication number
- JP3438079B2 JP3438079B2 JP02909894A JP2909894A JP3438079B2 JP 3438079 B2 JP3438079 B2 JP 3438079B2 JP 02909894 A JP02909894 A JP 02909894A JP 2909894 A JP2909894 A JP 2909894A JP 3438079 B2 JP3438079 B2 JP 3438079B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- transistors
- electrodes
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
Description
【０００１】
【産業上の利用分野】本発明は、集積回路による増幅器
に関し、特に、高速バイポーラプロセスに組み込まれる
プリスカラに適用可能なプリアンプ回路に関する。上記
の回路は、ECLロジック（エミッタ結合論理）、CMLロジ
ック（電流モード論理）および制限増幅器の差動クロッ
ク（またはデータ）バッファー、あるいはアクティブミ
キサー回路等のLOドライバ（局部発振器駆動装置）とし
ても適用可能である。
に関し、特に、高速バイポーラプロセスに組み込まれる
プリスカラに適用可能なプリアンプ回路に関する。上記
の回路は、ECLロジック（エミッタ結合論理）、CMLロジ
ック（電流モード論理）および制限増幅器の差動クロッ
ク（またはデータ）バッファー、あるいはアクティブミ
キサー回路等のLOドライバ（局部発振器駆動装置）とし
ても適用可能である。
【０００２】
【従来の技術】これらの回路技術は、低電圧プリスカラ
のプリアンプにおいて、消費電力の低減のために開発さ
れた。
のプリアンプにおいて、消費電力の低減のために開発さ
れた。
【０００３】
【発明が解決しようとする課題】しかしながら上記の適
用において、ローレベル高周波（RF）入力信号の増幅に
は、第一の分周回路を駆動するに適当な駆動クロック信
号を規定する必要がある。
用において、ローレベル高周波（RF）入力信号の増幅に
は、第一の分周回路を駆動するに適当な駆動クロック信
号を規定する必要がある。
【０００４】
【課題を解決するための手段】本発明によれば集積回路
増幅装置は、差動カスコード段の出力が入力にそれぞれ
接続された一対のエミッタフォロワに接続された前記差
動カスコード段を有し、エミッタフォロワのそれぞれの
エミッタ回路にトランジスタスイッチング手段が備えら
れ、差動カスコード段から得られた信号に基づいてトラ
ンジスタスイッチング手段が制御される。
増幅装置は、差動カスコード段の出力が入力にそれぞれ
接続された一対のエミッタフォロワに接続された前記差
動カスコード段を有し、エミッタフォロワのそれぞれの
エミッタ回路にトランジスタスイッチング手段が備えら
れ、差動カスコード段から得られた信号に基づいてトラ
ンジスタスイッチング手段が制御される。
【０００５】
【作用】したがって、本発明の集積回路増幅装置によれ
ば、差動カスコード段の出力が入力に接続され、それぞ
れのエミッタ回路に備えられたトランジスタスイッチン
グ手段が差動カスコード段から得られた信号に基づいて
制御されるため、出力段をエミッタフォロワの単極駆動
回路に構成することができる。
ば、差動カスコード段の出力が入力に接続され、それぞ
れのエミッタ回路に備えられたトランジスタスイッチン
グ手段が差動カスコード段から得られた信号に基づいて
制御されるため、出力段をエミッタフォロワの単極駆動
回路に構成することができる。
【０００６】
【実施例】次に添付図面を参照して本発明による集積回
路増幅装置の実施例を詳細に説明する。図１および図２
は本発明の集積回路増幅装置の２つの実施例を示す。
路増幅装置の実施例を詳細に説明する。図１および図２
は本発明の集積回路増幅装置の２つの実施例を示す。
【０００７】本回路の基本原理は図１に示されている。
図１から本発明のプリアンプが２つの部分により構成さ
れることが分かる。入力は差動カスコード段であり、ト
ランジスタＱ1ないしＱ4により編成され、主電圧増幅器
を提供している。そしてローインピーダンスの出力駆動
段は、スイッチされたプルダウン電流とトランジスタＱ
7とＱ8のエミッタフォロワにより構成されている。
図１から本発明のプリアンプが２つの部分により構成さ
れることが分かる。入力は差動カスコード段であり、ト
ランジスタＱ1ないしＱ4により編成され、主電圧増幅器
を提供している。そしてローインピーダンスの出力駆動
段は、スイッチされたプルダウン電流とトランジスタＱ
7とＱ8のエミッタフォロワにより構成されている。
【０００８】省電力は、エミッタフォロワ・プルダウン
電流のスイッチングにより得られる。これはこの部分に
おける消費電力の半分を節約する直接的な結果を生じ
る。この電力の大きさ（絶対値）は要求される負出力旋
回レートを供給するのに十分なほどに選択される。プル
ダウン電流のスイッチングにより、ここでのエミッタフ
ォロワトランジスタは、正方向変換においてのみ負荷
（出力端子における）を駆動する電流を供給するだけで
よい。従来はエミッターフォロワは負荷を駆動しプルダ
ウン電流を抑圧する必要があった。エミッタフォロワの
この負荷減少化から得られる利益は、先のカスコード段
の駆動の必要性を減少し、その消費電力を削減すること
である。
電流のスイッチングにより得られる。これはこの部分に
おける消費電力の半分を節約する直接的な結果を生じ
る。この電力の大きさ（絶対値）は要求される負出力旋
回レートを供給するのに十分なほどに選択される。プル
ダウン電流のスイッチングにより、ここでのエミッタフ
ォロワトランジスタは、正方向変換においてのみ負荷
（出力端子における）を駆動する電流を供給するだけで
よい。従来はエミッターフォロワは負荷を駆動しプルダ
ウン電流を抑圧する必要があった。エミッタフォロワの
この負荷減少化から得られる利益は、先のカスコード段
の駆動の必要性を減少し、その消費電力を削減すること
である。
【０００９】従来は、他の回路は電流を減少化するエミ
ッタフォロワのテール電流を切替えるためのものとして
提案されている。この提案の新規性は、スイッチングト
ランジスタＱ5およびＱ6のベース駆動を与えるカスケー
ドトランジスタＱ3およびＱ4のエミッタに現れる信号の
利用にある。なお、これらのトランジスタの正規のバイ
アス状態を形成するために、付加的な電力を消費するバ
イアス回路が要求されない。
ッタフォロワのテール電流を切替えるためのものとして
提案されている。この提案の新規性は、スイッチングト
ランジスタＱ5およびＱ6のベース駆動を与えるカスケー
ドトランジスタＱ3およびＱ4のエミッタに現れる信号の
利用にある。なお、これらのトランジスタの正規のバイ
アス状態を形成するために、付加的な電力を消費するバ
イアス回路が要求されない。
【００１０】この駆動の電流スイッチングトランジスタ
への利用の他の利点は、この信号通路における遅延時間
の減少、つまり回路全体の応答速度の改善にある。エミ
ッタプルダウン電流のスイッチングの遅延と主信号通路
内での遅延の調和により、改善された性能を実際に得る
ことができる。これは、駆動制限抵抗Ｒ5およびＲ6によ
るトランジスタＱ5およびＱ6のスイッチングの遅延によ
って達成される。
への利用の他の利点は、この信号通路における遅延時間
の減少、つまり回路全体の応答速度の改善にある。エミ
ッタプルダウン電流のスイッチングの遅延と主信号通路
内での遅延の調和により、改善された性能を実際に得る
ことができる。これは、駆動制限抵抗Ｒ5およびＲ6によ
るトランジスタＱ5およびＱ6のスイッチングの遅延によ
って達成される。
【００１１】実施例のＱ3およびＱ4のエミッタ端子での
差動電圧は、特にローレベル入力信号では、電流スイッ
チングトランジスタＱ5およびＱ6を完全にスイッチさせ
るのに不十分である。これらのトランジスタを駆動する
ためのより大きな信号は、抵抗Ｒ1およびＲ2を設置する
ことにより発生される。これらの抵抗が、比較的低い値
（コレクタ抵抗Ｒ3およびＲ4と比較して）が確保される
ため、トランジスタＱ1およびＱ2周辺のミラー効果によ
り損失が最小となる。
差動電圧は、特にローレベル入力信号では、電流スイッ
チングトランジスタＱ5およびＱ6を完全にスイッチさせ
るのに不十分である。これらのトランジスタを駆動する
ためのより大きな信号は、抵抗Ｒ1およびＲ2を設置する
ことにより発生される。これらの抵抗が、比較的低い値
（コレクタ抵抗Ｒ3およびＲ4と比較して）が確保される
ため、トランジスタＱ1およびＱ2周辺のミラー効果によ
り損失が最小となる。
【００１２】潜在的にアクティブトランジスタＱ3、Ｑ
4、Ｑ7およびＱ8は、不確定なエミッタ電圧において完
全な切り替えが可能である。これは抵抗Ｒ7およびＲ8ま
たは交互に低値の対グランド電流源（図２の出力段に示
されるように）の設置により達せられる。これらの強化
はトランジスタの最大出力増幅度および復帰時間（OFF
からONへの時間）の制御を補助し、結果として超過周波
数および非同期駆動波形の性能改善が達せられる。
4、Ｑ7およびＱ8は、不確定なエミッタ電圧において完
全な切り替えが可能である。これは抵抗Ｒ7およびＲ8ま
たは交互に低値の対グランド電流源（図２の出力段に示
されるように）の設置により達せられる。これらの強化
はトランジスタの最大出力増幅度および復帰時間（OFF
からONへの時間）の制御を補助し、結果として超過周波
数および非同期駆動波形の性能改善が達せられる。
【００１３】図２は、プリスカラ回路実施例におけるバ
イアスおよびカスケードされた２つのプリアンプ段を示
している。抵抗Ｒ20、Ｒ21、Ｒ29およびＲ30は容量負荷
の駆動時に付加ダンピング特性を改善するために加えら
れている。
イアスおよびカスケードされた２つのプリアンプ段を示
している。抵抗Ｒ20、Ｒ21、Ｒ29およびＲ30は容量負荷
の駆動時に付加ダンピング特性を改善するために加えら
れている。
【００１４】
【発明の効果】以上の説明より明かなように、本発明の
集積回路増幅装置は、差動カスコード段の出力が入力に
接続され、それぞれのエミッタ回路内に備えられたトラ
ンジスタスイッチング手段が差動カスコード段から得ら
れた信号に基づいて制御され、出力段をエミッタフォロ
ワの単極駆動回路に構成することが可能となる。この構
成によれば電源の消費量が低減され、また応答時間を短
縮することができる。
集積回路増幅装置は、差動カスコード段の出力が入力に
接続され、それぞれのエミッタ回路内に備えられたトラ
ンジスタスイッチング手段が差動カスコード段から得ら
れた信号に基づいて制御され、出力段をエミッタフォロ
ワの単極駆動回路に構成することが可能となる。この構
成によれば電源の消費量が低減され、また応答時間を短
縮することができる。
【図１】本発明の集積回路増幅装置の実施例であり、基
本構成を説明するための回路図である。
本構成を説明するための回路図である。
【図２】本発明の集積回路増幅装置の他の実施例であ
り、図１の応用例を示した回路図である。
り、図１の応用例を示した回路図である。
Ｑ1、Ｑ2、Ｑ3、Ｑ4、Ｑ5、Ｑ6、Ｑ7、Ｑ8、Ｑ9、Ｑ10
トランジスタ Ｒ1、Ｒ2、Ｒ3、Ｒ4、Ｒ5、Ｒ6、Ｒ7、Ｒ8、Ｒ9、Ｒ10
抵抗
トランジスタ Ｒ1、Ｒ2、Ｒ3、Ｒ4、Ｒ5、Ｒ6、Ｒ7、Ｒ8、Ｒ9、Ｒ10
抵抗
フロントページの続き
(56)参考文献 特開 昭63−33911（ＪＰ，Ａ)
特開 昭63−76510（ＪＰ，Ａ)
特開 平１−185006（ＪＰ，Ａ)
特開 昭56−132006（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 3/45
H03F 1/02
H03F 3/50
Claims (5)
- 【請求項１】 差動カスコード段の出力が入力にそれぞ
れ接続された一対のエミッタフォロワに接続された前記
差動カスコード段を有し、 前記エミッタフォロワのそれぞれのエミッタ回路にトラ
ンジスタスイッチング手段が備えられ、前記差動カスコ
ード段から得られた信号に基づいて前記トランジスタス
イッチング手段が制御されることを特徴とする集積回路
増幅装置。 - 【請求項２】 それぞれのエミッタ電極が合わされて接
続され、バイアス電流源と接続され、差動増幅段を形成
する第１および第２のバイポーラトランジスタと、 前記第１および第２のトランジスタのコレクタ電極と、
エミッタ電極とがそれぞれ接続された第３および第４の
バイポーラトランジスタと、 前記第３および第４のそれぞれのトランジスタのコレク
タ回路と、増幅器の差動出力との間でエミッタフォロワ
として接続された第５および第６のバイポーラトランジ
スタと、 コレクタ電極が前記第５および第６のトランジスタのエ
ミッタ回路にそれぞれ接続され、ベース電極が前記第２
および第１のトランジスタのそれぞれのコレクタ回路と
接続された第７および第８のパイポーラトランジスタと
により構成されていることを特徴とする集積回路増幅装
置。 - 【請求項３】 前記第７および第８のトランジスタのエ
ミッタ電極は相互に接続され、かつ、バイアス電源と接
続されていることを特徴とする請求項２記載の集積回路
増幅装置。 - 【請求項４】 前記第３および第４のトランジスタのそ
れぞれのエミッタ電極間に抵抗手段が接続され、かつ前
記第５および第６のトランジスタのそれぞれのエミッタ
電極間に抵抗手段が接続されていることを特徴とする請
求項２または３記載の集積回路増幅装置。 - 【請求項５】 前記第１のトランジスタのコレクタ電極
と前記第３のトランジスタのエミッタ電極との間に抵抗
負荷手段が接続され、かつ前記第２のトランジスタのコ
レクタ電極と前記第４のトランジスタのエミッタ電極と
の間に抵抗負荷手段が接続され、前記第７および第８の
トランジスタのそれぞれのベース電極が、前記第２およ
び第１のトランジスタのコレクタ電極とそれぞれ接続さ
れていることを特徴とする請求項２または３記載の集積
回路増幅装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB939303138A GB9303138D0 (en) | 1993-02-17 | 1993-02-17 | Integrated circuit amplifiers |
| GB9303138.3 | 1993-02-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722870A JPH0722870A (ja) | 1995-01-24 |
| JP3438079B2 true JP3438079B2 (ja) | 2003-08-18 |
Family
ID=10730555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02909894A Expired - Fee Related JP3438079B2 (ja) | 1993-02-17 | 1994-02-01 | 集積回路増幅装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5440271A (ja) |
| EP (1) | EP0620638B1 (ja) |
| JP (1) | JP3438079B2 (ja) |
| KR (1) | KR100301083B1 (ja) |
| DE (1) | DE69418644T2 (ja) |
| GB (2) | GB9303138D0 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878971A (ja) * | 1994-06-30 | 1996-03-22 | Fujitsu Ltd | 出力回路および演算増幅器 |
| US5585755A (en) * | 1995-08-21 | 1996-12-17 | Thomson Consumer Electronics, Inc. | Audio differential bus receiver for audio/video interconnection |
| US5886577A (en) * | 1997-07-28 | 1999-03-23 | Motorola, Inc. | Apparatus for efficient current amplification |
| US6445250B1 (en) * | 2000-05-12 | 2002-09-03 | National Semiconductor Corporation | Circuit topology for better supply immunity in a cascaded Gm/Gm amplifier |
| JP2003298365A (ja) * | 2002-03-29 | 2003-10-17 | New Japan Radio Co Ltd | 高周波アンプ回路 |
| US6812796B2 (en) * | 2003-02-18 | 2004-11-02 | 02Micro International Limited | Inter-stage coupling in multistage amplifiers |
| US7049858B2 (en) * | 2003-09-18 | 2006-05-23 | Micrel, Inc. | Reducing transient current caused by capacitance during high speed switching |
| US7602246B2 (en) * | 2004-06-02 | 2009-10-13 | Qualcomm, Incorporated | General-purpose wideband amplifier |
| US7466200B2 (en) * | 2004-10-06 | 2008-12-16 | Agere Systems Inc. | Composite output stage for hard disk drive preamplifier |
| US7218174B2 (en) * | 2005-02-14 | 2007-05-15 | Semiconductor Components Industries, L.L.C. | Delay circuit and method therefor |
| FR2887710B1 (fr) * | 2005-06-28 | 2007-09-07 | Atmel Grenoble Soc Par Actions | Commutateur de courant a paire differentielle de transistors alimente par une faible tension vcc |
| JP2007081603A (ja) * | 2005-09-13 | 2007-03-29 | New Japan Radio Co Ltd | 差動増幅回路 |
| US8536947B2 (en) | 2008-12-19 | 2013-09-17 | Qualcomm Incorporated | Class AB amplifier with resistive level-shifting circuitry |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3843934A (en) * | 1973-01-31 | 1974-10-22 | Advanced Micro Devices Inc | High speed transistor difference amplifier |
| US4479094A (en) * | 1982-05-26 | 1984-10-23 | Raytheon Company | Differential amplifier |
| US4616189A (en) * | 1985-04-26 | 1986-10-07 | Triquint Semiconductor, Inc. | Gallium arsenide differential amplifier with closed loop bias stabilization |
| FR2592538B1 (fr) * | 1985-12-31 | 1988-02-12 | Radiotechnique Compelec | Etage amplificateur differentiel pour hautes frequences et amplificateur le comportant. |
| JPH01280906A (ja) * | 1988-05-07 | 1989-11-13 | Iwatsu Electric Co Ltd | 直流増幅器 |
| JP2763130B2 (ja) * | 1989-03-30 | 1998-06-11 | 株式会社東芝 | ヘテロ接合バイポーラトランジスタ集積回路 |
| US5202645A (en) * | 1991-12-12 | 1993-04-13 | National Semiconductor Corporation | Stabilized transient response of a cascode CMOS amplifier |
-
1993
- 1993-02-17 GB GB939303138A patent/GB9303138D0/en active Pending
-
1994
- 1994-01-12 GB GB9400454A patent/GB2275382B/en not_active Expired - Fee Related
- 1994-01-17 DE DE69418644T patent/DE69418644T2/de not_active Expired - Fee Related
- 1994-01-17 EP EP94300319A patent/EP0620638B1/en not_active Expired - Lifetime
- 1994-02-01 JP JP02909894A patent/JP3438079B2/ja not_active Expired - Fee Related
- 1994-02-02 US US08/191,281 patent/US5440271A/en not_active Expired - Lifetime
- 1994-02-16 KR KR1019940002742A patent/KR100301083B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69418644D1 (de) | 1999-07-01 |
| GB2275382A (en) | 1994-08-24 |
| GB2275382B (en) | 1996-11-13 |
| EP0620638A2 (en) | 1994-10-19 |
| KR940020692A (ko) | 1994-09-16 |
| US5440271A (en) | 1995-08-08 |
| JPH0722870A (ja) | 1995-01-24 |
| KR100301083B1 (ko) | 2001-10-22 |
| EP0620638A3 (en) | 1995-07-19 |
| DE69418644T2 (de) | 1999-10-07 |
| EP0620638B1 (en) | 1999-05-26 |
| GB9303138D0 (en) | 1993-03-31 |
| GB9400454D0 (en) | 1994-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| US5196742A (en) | Low voltage differential circuit | |
| JP3438079B2 (ja) | 集積回路増幅装置 | |
| JPH07263955A (ja) | 電流制御発振器用バッファステージ | |
| JPH0993055A (ja) | 演算増幅器 | |
| US5825228A (en) | Low quiescent power, high output power rail-to rail amplifier output stages and methods for using same | |
| US5359241A (en) | ECL circuit | |
| JP2765346B2 (ja) | バイモス増幅装置 | |
| JP3492891B2 (ja) | 出力回路装置 | |
| JP3082690B2 (ja) | 演算増幅回路 | |
| JP2534346B2 (ja) | 高速論理回路 | |
| US6545517B2 (en) | Frequency splitter circuit | |
| JPH0738341A (ja) | マルチプライヤ | |
| JP3200021B2 (ja) | 出力回路装置 | |
| JP3583359B2 (ja) | 論理レベル変換回路 | |
| JP2638252B2 (ja) | 高速バス回路 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP3380927B2 (ja) | オペアンプ | |
| JP3156616B2 (ja) | トランジスタ回路 | |
| JP2933022B2 (ja) | フリップフロップ回路 | |
| JPH06268456A (ja) | 差動増幅器 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JP2589577Y2 (ja) | スイッチ回路 | |
| JPS6367021A (ja) | 高周波分周器 | |
| SU1334357A1 (ru) | Усилитель мощности |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |