JP2763130B2 - ヘテロ接合バイポーラトランジスタ集積回路 - Google Patents
ヘテロ接合バイポーラトランジスタ集積回路Info
- Publication number
- JP2763130B2 JP2763130B2 JP1079401A JP7940189A JP2763130B2 JP 2763130 B2 JP2763130 B2 JP 2763130B2 JP 1079401 A JP1079401 A JP 1079401A JP 7940189 A JP7940189 A JP 7940189A JP 2763130 B2 JP2763130 B2 JP 2763130B2
- Authority
- JP
- Japan
- Prior art keywords
- heterojunction bipolar
- bipolar transistor
- integrated circuit
- collector
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、ヘテロ接合バイポーラトランジスタ集積回
路に係り、特に化合物系のヘテロ接合バイポーラトラン
ジスタを用い、スイッチングあるいは増幅動作を行うヘ
テロ接合バイポーラトランジスタ集積回路の高速化に関
する。
路に係り、特に化合物系のヘテロ接合バイポーラトラン
ジスタを用い、スイッチングあるいは増幅動作を行うヘ
テロ接合バイポーラトランジスタ集積回路の高速化に関
する。
（従来の技術） バイポーラトランジスタの素子動作を高速化させるた
め、ヘテロエミッタ構造をとることが提案されている。
め、ヘテロエミッタ構造をとることが提案されている。
異種の半導体材料を接合させて形成されるヘテロ接合
を利用したヘテロ接合バイポーラトランジスタは、従来
の単一材料を用いて作られるホモ接合バイポーラトラン
ジスタと比べて多くの利点がある。
を利用したヘテロ接合バイポーラトランジスタは、従来
の単一材料を用いて作られるホモ接合バイポーラトラン
ジスタと比べて多くの利点がある。
その１つは、エミッタ領域の不純物濃度対ベース領域
の不純物濃度の比が小さくても、バンドギャップの違い
を利用することにより、エミッタ注入効率を高くするこ
とができる点である。
の不純物濃度の比が小さくても、バンドギャップの違い
を利用することにより、エミッタ注入効率を高くするこ
とができる点である。
この結果、ベース層の不純物濃度を高くすることがで
きるため、ベース抵抗を低くすることができると同時
に、少数キャリアの蓄積効果を低減でき、またベース層
を薄くすることができる。
きるため、ベース抵抗を低くすることができると同時
に、少数キャリアの蓄積効果を低減でき、またベース層
を薄くすることができる。
同様に、エミッタ層の不純物濃度を低くすることがで
きるため、エミッタ容量を低減することができる。
きるため、エミッタ容量を低減することができる。
従って、ヘテロ接合バイポーラトランジスタは非常に
高い遮断周波数fTをもつことができる。
高い遮断周波数fTをもつことができる。
このような利点により、ヘテロ接合バイポーラトラン
ジスタは、従来のホモ接合バイポーラトランジスタに比
べて、高周波特性、スイッチング特性に優れ、マイクロ
波用トランジスタ、高速論理回路用トランジスタ、高速
アナログ集積回路用トランジスタとして極めて有望であ
る。
ジスタは、従来のホモ接合バイポーラトランジスタに比
べて、高周波特性、スイッチング特性に優れ、マイクロ
波用トランジスタ、高速論理回路用トランジスタ、高速
アナログ集積回路用トランジスタとして極めて有望であ
る。
このヘテロ接合バイポーラトランジスタは、第２図に
コレクタ・エミッタ電圧VCEと遮断周波数fTとの関係を
測定した結果を示すように、遮断周波数fTは、コレクタ
・エミッタ電圧VCE依存性が高く、コレクタ・エミッタ
電圧VCEが大きくなると遮断周波数fTが急激に低下す
る。
コレクタ・エミッタ電圧VCEと遮断周波数fTとの関係を
測定した結果を示すように、遮断周波数fTは、コレクタ
・エミッタ電圧VCE依存性が高く、コレクタ・エミッタ
電圧VCEが大きくなると遮断周波数fTが急激に低下す
る。
従って、ヘテロ接合バイポーラトランジスタのバイア
ス条件の変動は回路特性に大きく作用することになる。
ス条件の変動は回路特性に大きく作用することになる。
ところで、このようなヘテロ接合バイポーラトランジ
スタを用いた回路として、従来第３図に示すようにECL
（Emiter Coupled Logic）回路からなる基本ゲートがあ
る。
スタを用いた回路として、従来第３図に示すようにECL
（Emiter Coupled Logic）回路からなる基本ゲートがあ
る。
このECL回路は、第１および第２のヘテロ接合バイポ
ーラトランジスタTr1およびTr2によって差動トランジス
タ対を構成し、これが増幅およびスイッチングの機能を
もつ。
ーラトランジスタTr1およびTr2によって差動トランジス
タ対を構成し、これが増幅およびスイッチングの機能を
もつ。
そして、これらのトランジスタに入力される電圧Vin
は通常エミッタフォロワを介して入力されるため、トラ
ンジスタのオン電圧VonからVonに論理振幅VLSを加えた
値の間、すなわち Von≦Vcc−Vin≦Von＋VLSとなる。
は通常エミッタフォロワを介して入力されるため、トラ
ンジスタのオン電圧VonからVonに論理振幅VLSを加えた
値の間、すなわち Von≦Vcc−Vin≦Von＋VLSとなる。
代表的なヘテロ接合バイポーラトランジスタであるガ
リウムヒ素GaAs/アルミニウムガリウムヒ素AlGaAs系の
ヘテロ接合バイポーラトランジスタのオン電圧Vonはほ
ぼ1.5Vであるため、コレクタ・エミッタ電圧VCEは3V〜3
V＋VLSVとなる。この値を、第２図に示した遮断周波数f
T特性曲線上でみると明らかなように、ECL回路では、遮
断周波数fTがかなり小さい領域、具体的にはトランジス
タのとり得る最大遮断周波数の60％程度の領域で使用し
ていることになる。
リウムヒ素GaAs/アルミニウムガリウムヒ素AlGaAs系の
ヘテロ接合バイポーラトランジスタのオン電圧Vonはほ
ぼ1.5Vであるため、コレクタ・エミッタ電圧VCEは3V〜3
V＋VLSVとなる。この値を、第２図に示した遮断周波数f
T特性曲線上でみると明らかなように、ECL回路では、遮
断周波数fTがかなり小さい領域、具体的にはトランジス
タのとり得る最大遮断周波数の60％程度の領域で使用し
ていることになる。
このように、従来のECL回路では、遮断周波数fTの高
いヘテロ接合バイポーラトランジスタを用いていなが
ら、ヘテロ接合バイポーラトランジスタが本来持つ“高
遮断周波数特性”を十分に生かすことができないという
問題があった。
いヘテロ接合バイポーラトランジスタを用いていなが
ら、ヘテロ接合バイポーラトランジスタが本来持つ“高
遮断周波数特性”を十分に生かすことができないという
問題があった。
（発明が解決しようとする課題） このように、ECL回路のようにトランジスタのコレク
タ・エミッタ電圧VCEが比較的高い回路では、ヘテロ接
合バイポーラトランジスタが本来持つ“高遮断周波数特
性”を十分に生かすことができないという問題があっ
た。
タ・エミッタ電圧VCEが比較的高い回路では、ヘテロ接
合バイポーラトランジスタが本来持つ“高遮断周波数特
性”を十分に生かすことができないという問題があっ
た。
すなわち、トランジスタのコレクタ・エミッタ電圧V
CEが比較的高い領域で用いられる回路では、ヘテロ接合
バイポーラトランジスタに印加されるコレクタ・エミッ
タ電圧VCEがわずかに変化しても遮断周波数は大きく低
下することになり、ヘテロ接合バイポーラトランジスタ
の本来持つ“高遮断周波数特性”を十分に生かすことが
できないという問題があった。
CEが比較的高い領域で用いられる回路では、ヘテロ接合
バイポーラトランジスタに印加されるコレクタ・エミッ
タ電圧VCEがわずかに変化しても遮断周波数は大きく低
下することになり、ヘテロ接合バイポーラトランジスタ
の本来持つ“高遮断周波数特性”を十分に生かすことが
できないという問題があった。
本発明は、前記実情に鑑みてなされたもので、ヘテロ
接合バイポーラトランジスタの持つ“高遮断周波数特
性”を十分に生かし、高速および高周波性能の優れた集
積回路を提供することを目的とする。
接合バイポーラトランジスタの持つ“高遮断周波数特
性”を十分に生かし、高速および高周波性能の優れた集
積回路を提供することを目的とする。
（課題を解決するための手段） そこで、本発明では、ヘテロ接合バイポーラトランジ
スタ集積回路において、スイッチングあるいは増幅動作
をする差動トランジスタ対を構成する各ヘテロ接合バイ
ポーラトランジスタのコレクタ側に、ベース電位を所定
の固定電位に固定すると共にコレクタを各々負荷抵抗に
接続したトランジスタのエミッタを接続するようにして
いる。
スタ集積回路において、スイッチングあるいは増幅動作
をする差動トランジスタ対を構成する各ヘテロ接合バイ
ポーラトランジスタのコレクタ側に、ベース電位を所定
の固定電位に固定すると共にコレクタを各々負荷抵抗に
接続したトランジスタのエミッタを接続するようにして
いる。
望ましくは、この固定電位は、次式を満たすようにす
る。
る。
VA＝Vin＋VCEO（式） ここで、Vinは入力電位、VCEOは遮断周波数が最適と
なる電圧とする。
なる電圧とする。
（作用） 上記構成により、スイッチングあるいは増幅動作を行
うトランジスタ対のコレクタ・エミッタ電圧VCEは、固
定することができ、遮断周波数を所望の値に維持するこ
とができる。
うトランジスタ対のコレクタ・エミッタ電圧VCEは、固
定することができ、遮断周波数を所望の値に維持するこ
とができる。
また、固定電圧VAをVin＋VCEOとすることにより、コ
レクタエミッタ電圧VCEは、ほぼVCE＝VA−Vin＝（Vin＋
VCEO）−Vin＝VCEOとなって遮断周波数が最適となる電
圧を維持することができ、常に遮断周波数が最適となる
領域で使用でき、高速および高周波性能を呈するものと
なる。
レクタエミッタ電圧VCEは、ほぼVCE＝VA−Vin＝（Vin＋
VCEO）−Vin＝VCEOとなって遮断周波数が最適となる電
圧を維持することができ、常に遮断周波数が最適となる
領域で使用でき、高速および高周波性能を呈するものと
なる。
（実施例） 以下、本発明の一実施例について、図面を参照しつ
つ、詳細に説明する。
つ、詳細に説明する。
第１図は、本発明実施例のECL回路の等価回路を示す
図である。
図である。
このECL回路は、第２図に示した従来のECL回路の基本
ゲートに、差動増幅器を構成する対をなす２つのガリウ
ムヒ素GaAs/アルミニウムガリウムヒ素AlGaAs系の第１
および第２のヘテロ接合バイポーラトランジスタTr1,Tr
2のコレクタ端子にベース電位を固定電位VAに固定して
なる第８および第９のトランジスタTr8,Tr9を挿入した
ことを特徴とするものである。他部については、従来例
のECL回路と全く同様である。Tr3,Tr4,Tr5,Tr6,Tr7はト
ランジスタ、ＲLは負荷抵抗であり、第８および第９の
トランジスタTr8,Tr9のコレクタ端子は、この負荷抵抗
ＲLに接続されている。
ゲートに、差動増幅器を構成する対をなす２つのガリウ
ムヒ素GaAs/アルミニウムガリウムヒ素AlGaAs系の第１
および第２のヘテロ接合バイポーラトランジスタTr1,Tr
2のコレクタ端子にベース電位を固定電位VAに固定して
なる第８および第９のトランジスタTr8,Tr9を挿入した
ことを特徴とするものである。他部については、従来例
のECL回路と全く同様である。Tr3,Tr4,Tr5,Tr6,Tr7はト
ランジスタ、ＲLは負荷抵抗であり、第８および第９の
トランジスタTr8,Tr9のコレクタ端子は、この負荷抵抗
ＲLに接続されている。
このECL回路では、VCC＞VEEとすると、第１および第
２のヘテロ接合バイポーラトランジスタTr1,Tr2のコレ
クタ側の電位は、ほぼVA−Vonとなる。一方、第１およ
び第２のヘテロ接合バイポーラトランジスタTr1,Tr2の
エミッタ側の電位は、ほぼVin−Vonとなる。従って、第
１および第２のヘテロ接合バイポーラトランジスタTr1,
Tr2のコレクタエミッタ電圧VCEは、ほぼ（VA−Von）−
（Vin−Von）＝VA−Vinとなる。
２のヘテロ接合バイポーラトランジスタTr1,Tr2のコレ
クタ側の電位は、ほぼVA−Vonとなる。一方、第１およ
び第２のヘテロ接合バイポーラトランジスタTr1,Tr2の
エミッタ側の電位は、ほぼVin−Vonとなる。従って、第
１および第２のヘテロ接合バイポーラトランジスタTr1,
Tr2のコレクタエミッタ電圧VCEは、ほぼ（VA−Von）−
（Vin−Von）＝VA−Vinとなる。
従って、第８および第９のトランジスタTr8,Tr9のベ
ース電位を固定電圧VA＝Vin＋VCEOに（ここでVCEOは遮
断周波数が最適となる電圧）に固定するようにすれば、
常に第１および第２のヘテロ接合バイポーラトランジス
タTr1,Tr2のコレクタエミッタ電圧VCEは、ほぼVCE＝VA
−Vin＝（Vin＋VCEO）−Vin＝VCEOとなって遮断周波数
が最適となる電圧を維持することができる。
ース電位を固定電圧VA＝Vin＋VCEOに（ここでVCEOは遮
断周波数が最適となる電圧）に固定するようにすれば、
常に第１および第２のヘテロ接合バイポーラトランジス
タTr1,Tr2のコレクタエミッタ電圧VCEは、ほぼVCE＝VA
−Vin＝（Vin＋VCEO）−Vin＝VCEOとなって遮断周波数
が最適となる電圧を維持することができる。
この値VCEOは、第３図からわかるように、0.8から2.0
Vであり、従って固定電位VAを入力電位Vinよりも0.8か
ら2.0V高く設定することによって、常に第１および第２
のヘテロ接合バイポーラトランジスタTr1,Tr2のコレク
タエミッタ電圧VCEは、VCE＝VCEOとなって遮断周波数を
最適に維持することができ、最大性能を引き出すことが
できる。
Vであり、従って固定電位VAを入力電位Vinよりも0.8か
ら2.0V高く設定することによって、常に第１および第２
のヘテロ接合バイポーラトランジスタTr1,Tr2のコレク
タエミッタ電圧VCEは、VCE＝VCEOとなって遮断周波数を
最適に維持することができ、最大性能を引き出すことが
できる。
このECL回路によれば、従来例のECL回路の約1.7倍の
遮断周波数を得ることが可能となる。
遮断周波数を得ることが可能となる。
また、常に第１および第２のヘテロ接合バイポーラト
ランジスタTr1,Tr2のコレクタ電位を一定の値に維持す
ることができるため、充放電に起因する遅延時間をなく
すことができ、動作の高速化をはかることができる。
ランジスタTr1,Tr2のコレクタ電位を一定の値に維持す
ることができるため、充放電に起因する遅延時間をなく
すことができ、動作の高速化をはかることができる。
なお、前記実施例では、ベースをGaAs、エミッタをAl
GaAsで形成した場合について説明したが、ベース領域・
エミッタ領域を他の半導体の組合せ、たとえば、InGaAs
とInP,InAlAsとInAlAs,GeとGaAs,SiとGaP等の組み合わ
せで形成する場合にも、適用可能であることはいうまで
もない。
GaAsで形成した場合について説明したが、ベース領域・
エミッタ領域を他の半導体の組合せ、たとえば、InGaAs
とInP,InAlAsとInAlAs,GeとGaAs,SiとGaP等の組み合わ
せで形成する場合にも、適用可能であることはいうまで
もない。
以上説明してきたように、本発明のヘテロ接合バイポ
ーラトランジスタ集積回路によれば、スイッチングある
いは増幅動作をする差動トランジスタ対を構成する各ヘ
テロ接合バイポーラトランジスタのコレクタ側に、トラ
ンジスタを接続し、常に遮断周波数特性が最適値となる
固定電位に維持するようにしているため、各ヘテロ接合
バイポーラトランジスタの遮断周波数が最適となるよう
に設定でき、高速および高周波性能を呈するものとな
る。
ーラトランジスタ集積回路によれば、スイッチングある
いは増幅動作をする差動トランジスタ対を構成する各ヘ
テロ接合バイポーラトランジスタのコレクタ側に、トラ
ンジスタを接続し、常に遮断周波数特性が最適値となる
固定電位に維持するようにしているため、各ヘテロ接合
バイポーラトランジスタの遮断周波数が最適となるよう
に設定でき、高速および高周波性能を呈するものとな
る。
第１図は本発明の一実施例のヘテロ接合バイポーラトラ
ンジスタ集積回路を示す図、第２図はヘテロ接合バイポ
ーラトランジスタのコレクタ・エミッタ電圧VCEと遮断
周波数fTとの関係を測定した結果を示す図、第３図は従
来例のヘテロ接合バイポーラトランジスタ集積回路を示
す図である。 Tr1〜Tr……トランジスタ、Rl……負荷抵抗。
ンジスタ集積回路を示す図、第２図はヘテロ接合バイポ
ーラトランジスタのコレクタ・エミッタ電圧VCEと遮断
周波数fTとの関係を測定した結果を示す図、第３図は従
来例のヘテロ接合バイポーラトランジスタ集積回路を示
す図である。 Tr1〜Tr……トランジスタ、Rl……負荷抵抗。
Claims (2)
- 【請求項１】第１種半導体からなるエミッタ領域と、前
記第１種半導体よりもバンドギャップの狭い第２種半導
体からなり、前記エミッタ領域とpn接合を形成するベー
ス領域と、前記第１種半導体または第２種半導体からな
り前記ベース領域とpn接合を形成するコレクタ領域とを
有してなる２個のヘテロ接合バイポーラトランジスタか
らなる差動トランジスタ対を具備してなるヘテロ接合バ
イポーラトランジスタ集積回路において、 前記差動トランジスタ対の各トランジスタのコレクタ側
に、ベースを所定の電位に固定すると共にコレクタを各
々負荷抵抗に接続したトランジスタのエミッタを接続す
るようにしたことを特徴とするヘテロ接合バイポーラト
ランジスタ集積回路。 - 【請求項２】前記ベース電位は、次式に示す電位に維持
されるようにしたことを特徴とする請求項（１）記載の
ヘテロ接合バイポーラトランジスタ集積回路。 VA＝Vin＋VCEO（式） VA :ベース固定電位 Vin:入力電位、 VCEO:遮断周波数が最適となる電圧
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1079401A JP2763130B2 (ja) | 1989-03-30 | 1989-03-30 | ヘテロ接合バイポーラトランジスタ集積回路 |
| DE1990628726 DE69028726T2 (de) | 1989-03-30 | 1990-03-30 | Integrierter Schaltkreis aus bipolaren Transistoren mit Heteroübergang |
| EP19900303447 EP0390593B1 (en) | 1989-03-30 | 1990-03-30 | Heterojunction bipolar transistor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1079401A JP2763130B2 (ja) | 1989-03-30 | 1989-03-30 | ヘテロ接合バイポーラトランジスタ集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02257716A JPH02257716A (ja) | 1990-10-18 |
| JP2763130B2 true JP2763130B2 (ja) | 1998-06-11 |
Family
ID=13688836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1079401A Expired - Fee Related JP2763130B2 (ja) | 1989-03-30 | 1989-03-30 | ヘテロ接合バイポーラトランジスタ集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0390593B1 (ja) |
| JP (1) | JP2763130B2 (ja) |
| DE (1) | DE69028726T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9303138D0 (en) * | 1993-02-17 | 1993-03-31 | Plessey Semiconductors Ltd | Integrated circuit amplifiers |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297046U (ja) * | 1976-01-19 | 1977-07-20 | ||
| JPS60113525A (ja) * | 1983-11-24 | 1985-06-20 | Sharp Corp | Ｅｃｌゲ−ト回路 |
-
1989
- 1989-03-30 JP JP1079401A patent/JP2763130B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-30 EP EP19900303447 patent/EP0390593B1/en not_active Expired - Lifetime
- 1990-03-30 DE DE1990628726 patent/DE69028726T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0390593A2 (en) | 1990-10-03 |
| EP0390593B1 (en) | 1996-10-02 |
| DE69028726D1 (de) | 1996-11-07 |
| EP0390593A3 (en) | 1992-09-16 |
| JPH02257716A (ja) | 1990-10-18 |
| DE69028726T2 (de) | 1997-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150185A (en) | Semiconductor device | |
| US6791126B2 (en) | Heterojunction bipolar transistor with zero conduction band discontinuity | |
| EP0279587B1 (en) | Comparator circuit | |
| JPH0637104A (ja) | 半絶縁性燐化インジュウム基体上に形成されたアンチモン化合物ベースを含むｎｐｎ型ヘテロ接合バイポーラトランジスタ | |
| JP2763130B2 (ja) | ヘテロ接合バイポーラトランジスタ集積回路 | |
| JP3087370B2 (ja) | 高速論理回路 | |
| Oka et al. | Advanced performance of small-scaled InGaP/GaAs HBT's with f/sub T/over 150 GHz and f/sub max/over 250 GHz | |
| JPH0870114A (ja) | 共鳴トンネルバイポーラトランジスタ | |
| US7397109B2 (en) | Method for integration of three bipolar transistors in a semiconductor body, multilayer component, and semiconductor arrangement | |
| US4839612A (en) | High-frequency power amplifier having heterojunction bipolar transistor | |
| US6459103B1 (en) | Negative-differential-resistance heterojunction bipolar transistor with topee-shaped current-voltage characteristics | |
| JP2001144101A (ja) | 変成へテロ接合バイポーラ・トランジスタ | |
| JP3030070B2 (ja) | 半導体装置 | |
| JP3282115B2 (ja) | ヘテロ接合トランジスタ | |
| Sokolich et al. | High-speed and low-power InAlAs/InGaAs heterojunction bipolar transistors for dense ultra high speed digital applications | |
| US5155572A (en) | Vertical isolated-collector PNP transistor structure | |
| US5654662A (en) | Inverted BJT current sources/sinks in RF circuits and methods | |
| Farley et al. | High speed AlGaAs/GaAs complementary HBT technology realized by multiple MBE growth and merged processing | |
| CN215734222U (zh) | 逻辑电平控制电路 | |
| JPH0669220A (ja) | ヘテロ接合ＧａＡｓ系バイポーラトランジスタ | |
| JP2003309128A (ja) | ダブルヘテロ接合バイポーラ・トランジスタ | |
| KR100337942B1 (ko) | 이중 이종접합 쌍극성 트랜지스터 | |
| JPH03105925A (ja) | 半導体装置 | |
| JP2705969B2 (ja) | 半導体装置 | |
| JP3249997B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |